陣列基板及其制造方法
【專利摘要】陣列基板及其制造方法。一種陣列基板包括：氧化物半導體層；蝕刻阻止件，其包括將氧化物半導體層的兩個側(cè)面中的每一個側(cè)面露出的第一接觸孔；彼此隔開的源極和漏極，氧化物半導體層位于源極與漏極之間；包括接觸孔的第一鈍化層，接觸孔將氧化物半導體層的兩個端部中的每一個端部以及源極和漏極的分別與氧化物半導體層的兩個端部相對的每一個端部露出；以及連接圖案，其在所述第二接觸孔處與源極和漏極中的每一個以及氧化物半導體層相接觸。
【專利說明】陣列基板及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種陣列基板，更具體地，涉及一種陣列基板及其制造方法。
【背景技術】
[0002]最近，隨著面向信息社會的到來，被配置為處理和顯示大量信息的顯示裝置的領域已得到快速發(fā)展。具體地，液晶顯示器(IXD)或有機發(fā)光二極管(OLED)最近已經(jīng)被開發(fā)為具有諸如厚度薄、重量輕和功耗低的出色性能的平板顯示器(FPD)，并且已經(jīng)取代了常規(guī)的陰極射線管(CRT)。
[0003]在IXD中，有源矩陣(AM)型IXD可以具有好的分辨率和實現(xiàn)移動圖像的能力，AM型LCD包括具有用作能夠控制各像素的導通/截止電壓的開關元件的TFT的陣列基板。
[0004]圖1是示出根據(jù)相關技術的IXD或OLED的陣列基板中的包括薄膜晶體管的像素區(qū)域的截面圖。
[0005]如圖1所示，多個選通線(未示出)和多個數(shù)據(jù)線33在陣列基板11上彼此交叉以限定多個像素區(qū)域P。在各個像素區(qū)域P的開關區(qū)域TrA中形成柵極15。在柵極15上整個形成柵絕緣層18，并且在柵絕緣層18上形成半導體層28，所述半導體層28包括本征非晶硅的有源層22和摻雜非晶硅的歐姆接觸層26。
[0006]源極36和漏極38與柵極15相對應地形成在歐姆接觸層26上，并且彼此隔開。順序地堆疊在開關區(qū)域TrA處的柵極15、柵絕緣層18、半導體層28、源極36和漏極38形成薄膜晶體管Tr。
[0007]此外，在源極36和漏極38上整個形成鈍化層42，鈍化層42包括露出漏極38的漏接觸孔45。在鈍化層42上的各像素區(qū)域P中形成像素電極50，并且像素電極50通過漏接觸孔45與漏極38相接觸。數(shù)據(jù)線33的下面形成半導體圖案29，并且半導體圖案29具有第一圖案27和第二圖案23的雙層結(jié)構(gòu)，其中，第一圖案27和第二圖案23由分別與歐姆接觸層26和有源層22相同的材料制成。
[0008]在形成在開關區(qū)域TrA中的薄膜晶體管Tr的半導體層28中，有源層22具有形成歐姆接觸層26的第一厚度tl以及歐姆接觸層26被去除并被露出的第二厚度t2。這種厚度差異是由制造方法所導致的，并且由于在源極36和漏極38之間的部分處厚度減小，所以薄膜晶體管Tr的性能劣化。
[0009]為了解決該問題，開發(fā)了圖2中示出的薄膜晶體管，該薄膜晶體管不需要歐姆接觸層，并且具有單層的氧化物半導體層79。
[0010]圖2是示出根據(jù)相關技術的包括具有氧化物半導體層的薄膜晶體管的陣列基板的像素區(qū)域的截面圖。
[0011]參照圖2，薄膜晶體管Tr包括基板71上的柵極73、柵絕緣層75、氧化物半導體層77、源極81、漏極83以及蝕刻阻止件79。鈍化層85位于薄膜晶體管Tr上，并且具有將漏極83露出的漏接觸孔87。像素電極89位于鈍化層85上，并且通過漏接觸孔87與漏極83相接觸。[0012]由于不需要歐姆接觸層，所以在干法蝕刻中不需要露出氧化物半導體層77 (露出氧化物半導體層是為了形成彼此隔開的摻雜非晶硅的歐姆接觸層)，并且可以防止薄膜晶體管Tr的性能劣化。
[0013]此外，氧化物半導體層77的載流子遷移率比利用非晶硅的半導體層的載流子遷移率大幾倍到十倍，這對于驅(qū)動晶體管而言是有利的。
[0014]然而，當氧化物半導體層77暴露于蝕刻溶液以對金屬層構(gòu)圖時，因為和金屬層沒有蝕刻選擇性而使得氧化物半導體層77被去除，或者因為破壞了氧化物半導體層77的分子結(jié)構(gòu)而導致薄膜晶體管Tr的性能劣化。
[0015]此外，當氧化物半導體層77暴露于蝕刻溶液時，薄膜晶體管Tr的操作可靠性下降，具體地，在BTS (偏置溫度應力)測試中，閾值電壓的變化率隨著時間的過去而極大地改變，因此顯示區(qū)域中的屬性分布或分散很大，使得顯示質(zhì)量受到不利的影響。
[0016]為了解決問題，為了使半導體77的中心部分(即，溝道部分)不暴露于與蝕刻溶液(在形成源極81和漏極83的構(gòu)圖工藝中，所述蝕刻溶液與源極81和漏極83的金屬材料發(fā)生反應)，在半導體層77的中心部分形成用無機絕緣材料制成的蝕刻阻止件79。
[0017]然而，因為蝕刻阻止件79，包括具有氧化物半導體層和蝕刻阻止件79的薄膜晶體管Tr的陣列基板71需要在氧化物半導體層77與源極81和漏極83之間進行接觸的裕度(margin)。因此，源極81和漏極83需要被形成得相對長，因此與柵極73的交疊區(qū)域增大，并且寄生電容增大。此外，需要一個掩模工序來形成蝕刻阻止件79，因此用6個(或5個)掩模工序來制造陣列基板。
[0018]掩模工序包括光刻膠沉積、曝光、顯影、蝕刻和剝離這五個步驟，因此掩模工序復雜，需要多種溶液。因此，隨著掩模工序數(shù)量的增加，生產(chǎn)時間增加，生產(chǎn)率降低，誤差率增高,并且生產(chǎn)成本增加。
[0019]因此，需要減少用于圖2中示出的陣列基板的寄生電容和掩模工序的數(shù)量。

【發(fā)明內(nèi)容】

[0020]因此，本發(fā)明致力于一種基本上解決了由于相關技術的局限性和缺點所導致的一個或更多個問題的陣列基板及其制造方法。
[0021]本發(fā)明的優(yōu)點在于提供一種可以減小寄生電容和掩模工序的數(shù)量的陣列基板及其制造方法。
[0022]本發(fā)明的附加特征和優(yōu)點將在下面的描述中描述且將從描述中部分地顯現(xiàn)，或者可以通過本發(fā)明的實踐來了解。通過書面的說明書及其權(quán)利要求以及附圖中特別指出的結(jié)構(gòu)可以實現(xiàn)和獲得本發(fā)明的這些和其它優(yōu)點。
[0023]通過獨立權(quán)利要求的特征來實現(xiàn)上述目的。在從屬權(quán)利要求中提供了進一步改進。
[0024]本發(fā)明的主要思想在于分別在氧化物半導體層與源極和漏極之間提供導電連接圖案。由此，由于源極和漏極不需要與氧化物半導體層直接接觸，所以一方面可以減小漏極和源極之間的交疊，另一方面可以減小漏極和柵極之間的交疊，從而降低寄生電容。通過附加連接圖案來實現(xiàn)接觸。此外，通過使用設置在氧化物半導體層上的蝕刻阻止件，防止了氧化物半導體層的損壞。[0025]為了解決所述目的，提供了一種陣列基板，該陣列基板包括:柵極，其連接到選通線；柵絕緣層，其位于所述柵極上；氧化物半導體層，其位于所述柵絕緣層上，并且露出所述柵絕緣層的兩個側(cè)面；蝕刻阻止件，其位于所述氧化物半導體層上以及整個所述基板上，所述蝕刻阻止件包括第一接觸孔，所述第一接觸孔將所述氧化物半導體層的兩個側(cè)面中的各個側(cè)面露出；源極、漏極和像素電極，它們位于所述蝕刻阻止件上，其中，所述源極和所述漏極彼此隔開，所述氧化物半導體層位于所述源極和所述漏極之間，其中，所述像素電極連接到所述漏極；第一鈍化層，其位于所述源極、所述漏極和所述像素電極上以及整個所述基板上，所述第一鈍化層包括第二接觸孔，所述第二接觸孔完全與所述第一接觸孔交疊并且具有比所述第一接觸孔大的面積，所述第二接觸孔將所述源極和所述漏極的分別與所述氧化物半導體層的兩個端部相對的兩個端部中的各個端部露出；以及連接圖案，其分別與所述氧化物半導體層以及所述源極和所述漏極相接觸。
[0026]優(yōu)選地，一種陣列基板包括:選通線，其位于包括像素區(qū)域的基板上；柵極，其連接到所述選通線；柵絕緣層，其位于所述選通線和所述柵極上；氧化物半導體層，其位于所述柵絕緣層上并與所述柵極相對應，并且將所述柵絕緣層的兩個側(cè)面露出；蝕刻阻止件，其位于所述氧化物半導體層上以及整個所述基板上，所述蝕刻阻止件包括第一接觸孔，所述第一接觸孔將所述氧化物半導體層的兩個側(cè)面中的各個側(cè)面露出；數(shù)據(jù)線、源極、漏極和像素電極，它們位于所述蝕刻阻止件上，其中，所述數(shù)據(jù)線與所述選通線交叉以限定所述像素區(qū)域，其中，所述源極和所述漏極彼此隔開，所述氧化物半導體層位于所述源極和所述漏極之間，其中，所述像素電極在所述顯示區(qū)域中并連接到所述漏極；第一鈍化層，其位于所述數(shù)據(jù)線、所述源極、所述漏極和所述像素電極上以及整個所述基板上，所述第一鈍化層包括第二接觸孔，所述第二接觸孔完全與所述第一接觸孔交疊并且具有比所述第一接觸孔大的面積，所述第二接觸孔將所述源極和所述漏極的分別與所述氧化物半導體層的兩個端部相對的兩個端部中的各個端部露出；以及連接圖案，其在所述第二接觸孔處分別與所述源極和所述漏極中的每一個以及所述氧化物半導體層相接觸。
[0027]優(yōu)選地，所述第一接觸孔還將所述柵絕緣層的一部分露出。此外，在所述第一接觸孔的區(qū)域中，所述氧化物半導體層和所述蝕刻阻止件在相同的平面上，其中，所述蝕刻阻止件的設置在所述氧化物半導體層上的部分與所述蝕刻阻止件的分別覆蓋所述柵絕緣層的外部邊緣的部分垂直地偏移。更詳細地，在被蝕刻阻止件部分和第一鈍化層部分覆蓋的氧化物半導體層的左側(cè)和右側(cè)上存在兩個第一接觸孔。
[0028]優(yōu)選地，所述基板還可以包括第二鈍化層，所述第二鈍化層位于所述連接圖案上以及優(yōu)選地在整個所述基板上。此外，公共電極可以位于所述第二鈍化層上。所述公共電極在所述像素區(qū)域中可以具有條形開口。由此，實現(xiàn)了臺階層的平坦化。此外，實現(xiàn)了更好的絕緣。
[0029]優(yōu)選地，所述數(shù)據(jù)線、所述源極和所述漏極均可以包括優(yōu)選地用透明導電材料制成的下層和優(yōu)選地用金屬材料制成的上層。由此，可以改善這些電極的電阻。此外，可以減少掩模工序。
[0030]優(yōu)選地，所述像素電極可以是優(yōu)選從所述漏極的下層開始的所述漏極的延伸，以減少處理工序的數(shù)量。
[0031 ] 優(yōu)選地，所述柵絕緣層、所述柵極和所述選通線被一起構(gòu)圖，并且具有相同的平面形狀，以進一步減少掩|吳工序。
[0032]優(yōu)選地，所述選通線和所述數(shù)據(jù)線的端部可分別設置有柵焊盤電極和數(shù)據(jù)焊盤電極，其中，柵焊盤接觸孔延伸穿過所述柵焊盤電極上的所述柵絕緣層、所述蝕刻阻止件、所述第一鈍化層和所述第二鈍化層。優(yōu)選地，數(shù)據(jù)焊盤接觸孔延伸穿過所述數(shù)據(jù)焊盤電極上的所述第一鈍化層和所述第二鈍化層。優(yōu)選地，柵輔助焊盤電極可以至少位于所述柵焊盤接觸孔中。所述柵輔助焊盤電極可以與所述柵焊盤電極相接觸。數(shù)據(jù)輔助焊盤電極可以至少位于所述數(shù)據(jù)焊盤接觸孔中，并且與所述數(shù)據(jù)焊盤電極相接觸。因此，利用上面提到的處理步驟，所述柵焊盤電極和所述數(shù)據(jù)焊盤電極也裝配有用于連接到驅(qū)動電路的連接圖案。
[0033]所述目的還通過一種制造陣列基板的方法來實現(xiàn)，該方法包括以下步驟:在基板上形成柵極，在所述柵極上形成柵絕緣層，在所述柵絕緣層上與所述柵極相對應地形成島狀的氧化物半導體層；在所述氧化物半導體層上以及在整個所述基板上形成蝕刻阻止件；在所述蝕刻阻止件上形成源極、漏極和像素電極，其中，所述源極和所述漏極彼此隔開，所述氧化物半導體層位于所述源極和所述漏極之間，其中，所述像素電極連接到所述漏極；在所述源極、所述漏極和所述像素電極上以及在整個所述基板上形成第一鈍化層；形成第一分離區(qū)域和第二分離區(qū)域，所述第一分離區(qū)域位于形成有彼此相對的所述氧化物半導體層的端部和所述源極的端部的地方，并且所述第二分離區(qū)域位于形成有彼此相對的所述氧化物半導體層的另一端部和所述漏極的端部的地方，至少在所述第一分離區(qū)域和所述第二分離區(qū)域中形成導電材料層以形成連接圖案，所述連接圖案分別在第一接觸孔和第二接觸孔將所述氧化物半導體層連接到所述源極和所述漏極。
[0034]優(yōu)選地，形成所述第一分離區(qū)域和所述第二分離區(qū)域的步驟包括:在所述第一鈍化層上與所述柵極相對應地形成包括所述第一分離區(qū)域和所述第二分離區(qū)域的第一光刻膠圖案，在所述第一分離區(qū)域形成有彼此相對的氧化物半導體層的端部和所述源極的端部，在所述第二分離區(qū)域形成有彼此相對的所述氧化物半導體層的另一端部和所述漏極的端部，其中，所述第一分離區(qū)域和所述第二分離區(qū)域通過去除所述第一分離區(qū)域和所述第二分離區(qū)域處的第一光刻膠而形成；去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一鈍化層和所述蝕刻阻止件以形成將所述氧化物半導體層的所述端部和所述源極的所述端部露出的第一接觸孔以及將所述氧化物半導體層的所述另一端部和所述漏極的所述端部露出的第二接觸孔；在所述第一光刻膠圖案上以及在整個所述基板上形成導電材料層；以及選擇性地去除所述導電材料層以形成連接圖案，所述連接圖案用于分別在所述第一接觸孔和所述第二接觸孔將所述氧化物半導體層連接到所述源極和所述漏極。
[0035]另選地，形成所述第一鈍化層的步驟包括:在所述源極和所述漏極上以及在整個所述基板上形成所述第一鈍化層，并且所述第一鈍化層具有基本平坦的表面；在所述第一鈍化層上與所述柵極相對應地形成所述第一光刻膠圖案，并且所述第一光刻膠圖案包括形成有彼此相對的所述氧化物半導體層的端部和所述源極的端部的所述第一分離區(qū)域以及形成有彼此相對的所述氧化物半導體層的另一端部和所述漏極的端部的所述第二分離區(qū)域，其中，所述第一分離區(qū)域和第二分離區(qū)域通過去除所述第一分離區(qū)域和第二分離區(qū)域處的所述第一光刻膠而形成；去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一鈍化層和所述蝕刻阻止件，以形成將所述氧化物半導體層的所述端部和所述源極的所述端部露出的第一接觸孔以及將所述氧化物半導體層的所述另一端部和所述漏極的所述端部露出的第二接觸孔；去除所述第一光刻膠以露出所述第一鈍化層；在所述第一光刻膠圖案上以及在整個所述基板上形成導電材料層；在所述導電材料層上以及在整個所述基板上形成有機層，所述有機層包括位于所述第一接觸孔和所述第二接觸孔處的部分，所述部分比所述有機層的其它部分厚；執(zhí)行灰化，整體以相同的速度減小所述有機層的厚度，使得所述第一鈍化層上的所述導電材料層的表面露出，并且所述有機層保留在所述第一接觸孔和所述第二接觸孔處并成為有機圖案；去除所述第一鈍化層上的所述導電材料層以分別在所述第一接觸孔和所述第二接觸孔處形成連接圖案；以及執(zhí)行剝離以去除所述有機圖案。
[0036]在另一方面，一種制造基板的方法包括以下步驟:在包括像素區(qū)域的基板上形成選通線，形成連接到所述選通線的柵極，在所述選通線和所述柵極上形成柵絕緣層，在所述柵絕緣層上與所述柵極相對應地形成島狀的氧化物半導體層；在所述氧化物半導體層上以及在整個所述基板上形成蝕刻阻止件；在所述蝕刻阻止件上形成數(shù)據(jù)線、源極、漏極和像素電極，其中，所述數(shù)據(jù)線與所述選通線交叉以限定所述像素區(qū)域，其中，所述源極和所述漏極彼此隔開，并且所述氧化物半導體層位于所述源極和所述漏極之間，其中，所述像素電極在所述像素區(qū)域中并連接到所述漏極；在所述數(shù)據(jù)線、所述源極、所述漏極和所述像素電極上以及在整個所述基板上形成第一鈍化層；在所述第一鈍化層上與所述柵極相對應地形成第一光刻膠圖案，所述第一光刻膠圖案包括形成有所述氧化物半導體層的端部和與氧化物半導體層的端部相對的所述源極的端部的所述第一分離區(qū)域以及形成有所述氧化物半導體層的另一端部和與氧化物半導體層的所述另一端部相對的所述漏極的端部的所述第二分離區(qū)域，其中，所述第一分離區(qū)域和所述第二分離區(qū)域通過去除所述第一分離區(qū)域和所述第二分離區(qū)域處的第一光刻膠而形成；去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一鈍化層和所述蝕刻阻止件以形成將所述氧化物半導體層的所述端部和所述源極的所述端部露出的第一接觸孔和將所述氧化物半導體層的所述另一端部和所述漏極的所述端部露出的第二接觸孔；在所述第一光刻膠圖案上以及在整個所述基板上形成導電材料層；選擇性地去除所述導電材料層以形成連接圖案，所述連接圖案分別在所述第一接觸孔和所述第二接觸孔將所述氧化物半導體層連接到所述源極和所述漏極。
[0037]在另一方面，一種制造基板的方法包括以下步驟:在包括像素區(qū)域的基板上形成選通線，形成連接到所述選通線的柵極，在所述選通線和所述柵極上形成柵絕緣層，在所述柵絕緣層上與柵極相對應地形成島狀的氧化物半導體層；在所述氧化物半導體層上以及在整個所述基板上形成蝕刻阻止件；在所述蝕刻阻止件上形成數(shù)據(jù)線、源極、漏極和像素電極，其中，所述數(shù)據(jù)線與所述選通線交叉以限定所述像素區(qū)域，其中，所述源極和所述漏極彼此隔開，所述氧化物半導體層位于所述源極和所述漏極之間，其中，所述像素電極在所述像素區(qū)域中并連接到所述漏極；在所述數(shù)據(jù)線、所述源極、所述漏極和所述像素電極上以及在整個所述基板上形成第一鈍化層；在所述第一鈍化層上與所述柵極相對應地形成第一光刻膠圖案，所述第一光刻膠圖案包括形成有所述氧化物半導體層的端部和與氧化物半導體層的端部相對的所述源極的端部的所述第一分離區(qū)域以及形成有所述氧化物半導體層的另一端部和與氧化物半導體層的所述另一端部相對的所述漏極的端部的所述第二分離區(qū)域，其中，所述第一分離區(qū)域和所述第二分離區(qū)域通過去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一光刻膠而形成；去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一鈍化層和所述蝕刻阻止件以形成將所述氧化物半導體層的所述端部和所述源極的所述端部露出的第一接觸孔和將所述氧化物半導體層的所述另一端部和所述漏極的所述端部露出的第二接觸孔；去除所述第一光刻膠圖案以露出所述第一鈍化層；在所述第一鈍化層上以及在整個所述基板上形成導電材料層；在所述導電材料層以及在整個所述基板上形成有機層，所述有機層包括位于所述第一接觸孔和所述第二接觸孔處的部分，所述部分比所述有機層的其它部分厚；執(zhí)行灰化，整體上以相同的速度減小所述有機層的厚度，使得所述第一鈍化層上的所述導電材料層的表面露出，并且所述有機層保留在所述第一接觸孔和所述第二接觸孔處并成為有機圖案；去除所述第一鈍化層上的所述導電材料層以分別在所述第一接觸孔和所述第二接觸孔形成連接圖案；以及執(zhí)行剝離以去除所述有機圖案。通過利用根據(jù)本實施方式的鈍化層，已經(jīng)在提供連接圖案的工序中實現(xiàn)了臺階結(jié)構(gòu)的平坦化。
[0038]優(yōu)選地，形成所述柵極、所述柵絕緣層和所述氧化物半導體層的步驟可以至少包括以下步驟的一個步驟:在所述基板上依次形成第一金屬層、第一絕緣層、氧化物半導體材料層；在所述氧化物半導體材料層上形成分別具有第一厚度和第二厚度的第二光刻膠圖案和第三光刻膠圖案，所述第二厚度小于所述第一厚度；利用所述第二光刻膠圖案和所述第三光刻膠圖案對所述氧化物半導體材料層、所述第一絕緣層和所述第一金屬層進行蝕刻以形成所述柵極、所述柵絕緣層、以及與所述柵極具有相同平面形狀的所述氧化物半導體圖案；執(zhí)行灰化以去除所述第三光刻膠圖案；去除通過去除所述第三光刻膠圖案而露出的所述氧化物半導體圖案，以形成將所述柵絕緣層的兩側(cè)露出的島狀的氧化物半導體圖案；以及執(zhí)行剝離以去除所述第二光刻膠圖案。
[0039]在優(yōu)選實施方式中，在所述蝕刻阻止件上形成所述源極、所述漏極和所述像素電極的步驟可以至少包括以下步驟中的一個步驟:在所述蝕刻阻止件上形成透明導電材料層和第二金屬層；在所述第二金屬層上形成分別具有第三厚度和第四厚度的第四光刻膠圖案和第五光刻膠圖案，所述第四厚度小于所述第三厚度；利用第四光刻膠圖案和第五光刻膠圖案對所述第二金屬層和所述透明導電材料層進行蝕刻，以形成所述源極和所述漏極以及像素圖案，所述源極和所述漏極各包括透明導電材料的下層和第二金屬的上層，所述像素圖案在所述像素區(qū)域中并且具有與所述漏極相同的結(jié)構(gòu)；執(zhí)行灰化以去除所述第五光刻膠圖案；去除通過去除所述第五光刻膠圖案而露出的所述像素圖案的所述上層，以形成用透明導電材料制成的所述像素電極；以及執(zhí)行剝離以去除所述第四光刻膠圖案。
[0040]優(yōu)選地，當形成所述連接圖案時，執(zhí)行剝離以去除形成有所述導電材料層的所述第一光刻膠圖案，由此將所述第一光刻膠層上的所述導電材料層一起去除。
[0041]優(yōu)選地，形成所述漏極圖案的步驟可以包括:在所述導電材料層上形成有機層，其中，所述有機層填充所述第一分離區(qū)域和所述第二分離區(qū)域，并且所述有機層在所述第一分離區(qū)域和所述第二分離區(qū)域的部分比所述有機層的其它部分厚；執(zhí)行灰化以相同的速度整體減小所述有機層的厚度，使得所述第一光刻膠圖案上的所述導電材料層的表面露出，并且所述有機層保留在所述第一分離區(qū)域和所述第二分離區(qū)域處并成為有機圖案；去除所述第一光刻膠圖案上的所述導電材料層，以分別在所述第一分離區(qū)域和所述第二分離區(qū)域形成連接圖案；并且執(zhí)行剝離以去除所述第一光刻膠圖案和所述有機圖案。
[0042]優(yōu)選地，該方法還可以包括:在所述連接圖案上形成第二鈍化層；在所述像素電極上的區(qū)域中的所述第二鈍化層上形成公共電極，所述公共電極具有條形開口。[0043]在優(yōu)選實施方式中，所述方法還包括以下步驟中的至少一個步驟:在包括像素區(qū)域的所述基板上形成選通線；在所述選通線的端部形成柵焊盤電極；在所述蝕刻阻止件上形成數(shù)據(jù)線；在所述數(shù)據(jù)線的端部形成數(shù)據(jù)焊盤電極，其中，所述數(shù)據(jù)線與所述選通線交叉以限定所述像素區(qū)域。
[0044]另外，形成所述第二鈍化層的步驟可以包括形成將所述柵焊盤電極露出的柵焊盤接觸孔和將所述數(shù)據(jù)焊盤電極露出的數(shù)據(jù)焊盤接觸孔，其中，形成所述公共電極的步驟包括在通過所述數(shù)據(jù)焊盤接觸孔和所述數(shù)據(jù)焊盤接觸孔分別與所述柵焊盤電極和所述數(shù)據(jù)焊盤電極相接觸的所述第二鈍化層上形成柵輔助焊盤電極并形成數(shù)據(jù)輔助焊盤電極。
[0045]將理解，以上總體描述和下面的詳細描述是示例性和說明性的，并且意在提供要求保護的本發(fā)明的進一步解釋。
【專利附圖】

【附圖說明】
[0046]附圖被包括以提供對本發(fā)明的進一步理解，并結(jié)合到本說明書中且構(gòu)成本說明書的一部分，附圖示出了本發(fā)明的實施方式，且與描述一起用于解釋本發(fā)明的原理。
[0047]在附圖中:
[0048]圖1是示出根據(jù)相關技術的IXD或OLED的陣列基板中的包括薄膜晶體管的像素區(qū)域的截面圖；
[0049]圖2是示出根據(jù)相關技術的包括具有氧化物半導體層的薄膜晶體管的陣列基板的像素區(qū)域的截面圖。
[0050]圖3是示出根據(jù)本發(fā)明實施方式的包括具有氧化物半導體層的薄膜晶體管的陣列基板的截面圖；
[0051]圖4A至圖4P是示出根據(jù)本發(fā)明實施方式的利用氧化物半導體層制造包括薄膜晶體管的陣列基板的方法的截面圖；
[0052]圖5A和圖5B是示出根據(jù)本發(fā)明另一實施方式的形成連接圖案的方法的截面圖；以及
[0053]圖6A至圖6F是示出根據(jù)本發(fā)明另一實施方式的形成連接圖案的方法的截面圖?！揪唧w實施方式】
[0054]現(xiàn)在將對本發(fā)明的示出的實施方式作出詳細闡述，所述本發(fā)明的示出的實施方式在附圖中不出。
[0055]圖3是示出根據(jù)本發(fā)明實施方式的包括具有氧化物半導體層的薄膜晶體管的陣列基板的截面圖。為了說明的目的，把像素區(qū)域P中形成有薄膜晶體管Tr的區(qū)域限定為開關區(qū)域TrA。
[0056]參照圖3，在由透明玻璃或塑料制成的絕緣基板101上形成選通線(未示出)。所述選通線可以具有使用例如鋁(Al)、鋁合金(例如，AINd)、銅(Cu)、銅合金、鑰(Mo)或鑰鈦合金(MoTi)的低電阻金屬材料的單層結(jié)構(gòu)，或者具有使用上述金屬材料中的兩種或更多種的多層結(jié)構(gòu)。
[0057]在開關區(qū)域TrA中形成柵極105。柵極105可以形成為選通線的一部分，或者從選通線延伸。[0058]在本實施方式中，給出了具有單層結(jié)構(gòu)的選通線和柵極105的示例。
[0059]在選通線和柵極105上形成由諸如二氧化硅(SiO2)或氮化硅(SiNx)的絕緣材料制成的柵絕緣層110。
[0060]在本實施方式中，柵絕緣層110因為選通線和柵極105而具有平面形狀，并且直接形成在選通線和柵極105上。
[0061 ] 在開關區(qū)域TrA中，在柵極105上的柵絕緣層110上形成用銦鎵鋅氧化物(IGZ0)、鋅錫氧化物(ZTO)或鋅銦氧化物(ZIO)制成的島狀的氧化物半導體層120。氧化物半導體層120具有小于柵極105的面積，并且與柵極105的中心部分相對應地形成，因此柵絕緣層110被露出到氧化物半導體層120的外部。
[0062]在具有氧化物半導體層120的基板101上完全地形成由諸如二氧化硅(SiO2)或氮化硅(SiNx)的無機絕緣材料制成的蝕刻阻止件123。
[0063]蝕刻阻止件123包括在氧化物半導體層120中的接觸孔124，接觸孔124露出了相對于氧化物半導體層120的中心的氧化物半導體層120的兩個側(cè)面中的各個側(cè)面。
[0064]在蝕刻阻止件123上形成與選通線交叉以限定像素區(qū)域P的數(shù)據(jù)線(未示出)，并且在蝕刻阻止件123上形成彼此隔開的源極133和漏極136。
[0065]在像素區(qū)域P中的蝕刻阻止件123上形成與漏極136相接觸并由諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)的透明導電材料制成的像素電極140。像素電極在像素區(qū)域P中具有板形。
[0066]彼此相對的源極和漏極的端部與位于源極和漏極下面的蝕刻阻止件123的相應邊緣基本一致，并且與氧化物半導體層120的對應的兩個端部或側(cè)面隔開。
[0067]盡管在附圖中沒有示出，但源極133的另一端部連接到數(shù)據(jù)線。
[0068]數(shù)據(jù)線、源極133和漏極136可以具有各自的下層133a和136a以及各自的上層133b和136b，其中，所述下層133a和136a中的每一個由與像素電極140相同的材料制成，并且所述上層133b和136b可以具有使用諸如鋁(Al)、鋁合金(例如，AINd)、銅(Cu)、銅合金、鑰(Mo)或鑰鈦合金(MoTi)的低電阻金屬材料的單層結(jié)構(gòu)，或者具有使用上述金屬材料中的兩種或更多種的多層結(jié)構(gòu)。
[0069]這樣，數(shù)據(jù)線與源極133和漏極136具有由下層133a和136a以及上層133b和136b構(gòu)成的多層。在實施方式中，給出了數(shù)據(jù)線、源極133和漏極136具有雙層結(jié)構(gòu)的示例。
[0070]在數(shù)據(jù)線以及源極133和漏極136上形成第一鈍化層143。
[0071]第一鈍化層143包括將氧化物半導體層120的兩個端部以及源極133和漏極136的與氧化物半導體層120的所述兩個端部相對的相應端部露出的兩個接觸孔。
[0072]連接圖案153a和153b形成在第一鈍化層143的相應接觸孔處，并且由諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)的透明導電材料來制成。連接圖案153a與源極133的端部和氧化物半導體層120的相應端部相接觸，并且連接圖案153b與漏極136的端部和氧化物半導體層120的相應端部相接觸。
[0073]第二鈍化層158完全地形成在具有連接圖案153a和153b的基板101上。
[0074]第二鈍化層158包括將位于選通線的端部的柵焊盤電極107露出的柵焊盤接觸孔160和將位于數(shù)據(jù)線的端部的數(shù)據(jù)焊盤電極(未示出)露出的數(shù)據(jù)焊盤接觸孔(未示出)。[0075]公共電極165形成在像素區(qū)域P中的第二鈍化層158上，由諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)的透明導電材料制成，并且包括條形開口 op。
[0076]在焊盤部分PA中，形成與柵焊盤電極107相接觸的柵輔助焊盤和與數(shù)據(jù)焊盤電極相接觸的數(shù)據(jù)輔助焊盤電極。
[0077]包括上述構(gòu)造的陣列基板101是用于邊緣場開關(FFS)模式IXD的陣列基板，在所述FFS模式IXD中，像素電極140和具有開口 op的公共電極165產(chǎn)生電場。
[0078]可以用五個掩模來制造陣列基板101。因此，與相關技術的用于FFS模式IXD的陣列基板相比，可以減少兩個或三個掩模工序。
[0079]在這方面，包括氧化物半導體層和島狀蝕刻阻止件的相關技術的陣列基板需要五個或六個掩模工序，一直到形成像素電極為止。另外，為了使用相關技術的陣列基板作為用于FFS模式LCD的陣列基板，還需要形成第二鈍化層(所述第二鈍化層形成在像素電極上，并且具有柵焊盤接觸孔和數(shù)據(jù)焊盤接觸孔)和形成條形公共電極的超過兩個的掩模工序。結(jié)果，相關技術的用于FFS模式LCD的陣列基板需要七個或八個掩模工序。
[0080]然而，本實施方式的陣列基板101可以利用五個掩模工序來制造。因此，可以將掩模數(shù)量減少兩個或三個。
[0081]此外，蝕刻阻止件123形成在基板101的整個表面上，并且源極133和漏極136通過連接圖案153a和153b與氧化物半導體層120連接。因此，與相關技術相比，可以減小源極133和漏極136與柵極105之間的交疊面積。因此，可以減小由于源極133和漏極136與柵極105之間的交疊而導致的寄生電容。
[0082]參照圖4A至圖4P來解釋根據(jù)本發(fā)明實施方式的制造陣列基板的方法。
[0083]圖4A至圖4P是示出根據(jù)本發(fā)明實施方式的制造包括薄膜晶體管的陣列基板的方法的截面圖。為了說明的目的，在附圖中，與像素區(qū)域P—起示出了焊盤部分，在該焊盤部分，形成有位于選通線的端部的柵焊盤電極。
[0084]參照圖4A，在由玻璃或塑料制成的透明基板101上沉積諸如銅(Cu)、銅合金、鋁(Al)、鋁合金(例如，AINd)、鑰(Mo)和鑰鈦合金(MoTi)構(gòu)成的低電阻金屬材料組中選擇的一種或至少兩種，以形成具有單層或多層結(jié)構(gòu)的第一金屬層102。
[0085]然后，在第一金屬層102上沉積諸如二氧化硅(SiO2)或氮化硅(SiNx)的無機絕緣材料，以形成第一絕緣層104。然后，在第一絕緣層104上沉積諸如銦鎵鋅氧化物(IGZ0)、鋅錫氧化物(ZTO)或鋅銦氧化物(ZIO)的氧化物半導體材料，以形成氧化物半導體材料層106。
[0086]然后，在氧化物半導體材料層106上沉積光刻膠以形成第一光刻膠層181，然后利用包括透光區(qū)域TA、遮光區(qū)域BA和半透光區(qū)域HTA的光掩模191對第一光刻膠層181進行曝光。光掩模191可以是衍射掩?；虬肷{(diào)掩模。
[0087]參照圖4B，將第一光刻膠層181顯影以形成具有第一厚度的第一光刻膠圖案181a和具有比第一厚度小的第二厚度的第二光刻膠圖案181b。
[0088]第一光刻膠圖案181a與開關區(qū)域TrA中的形成有島狀的氧化物半導體圖案(圖4P的120)的部分相對應地形成，并且第二光刻膠圖案181b與形成有選通線(未示出)和柵極(圖4P的105)的部分相對應地形成。
[0089]第二光刻膠圖案181b與其中在選通線的端部形成柵焊盤電極(圖4P的107)的部分相對應地形成。
[0090]由于氧化物半導體層被構(gòu)造為與柵極交疊，所以還在柵極和在形成有所述柵極的部分之外的氧化物半導體層之間的交疊部分處形成第一光刻膠圖案181a。
[0091]參照圖4C，通過利用第一光刻膠圖案181a和第二光刻膠圖案181b作為蝕刻掩模，依次或同時地蝕刻氧化物半導體材料層106、第一絕緣層104和第一金屬層102，以在焊盤部分PA中形成選通線和柵極107。
[0092]在同一工序中，形成連接到選通線的柵極105，并且形成具有與柵極105和選通線相同的平面形狀的柵絕緣層110和氧化物半導體圖案112。
[0093]參照圖4D，執(zhí)行灰化以去除第二光刻膠圖案181b，從而露出第一光刻膠圖案181a外的氧化物半導體圖案112。
[0094]通過灰化，第一光刻膠圖案的厚度減小，并且保留在氧化物半導體圖案112的中心部分。
[0095]參照圖4E，去除在第一光刻膠圖案181a的外部露出的氧化物半導體圖案112，以在開關區(qū)域TrA中形成與柵極105的中心部分相對應的島狀氧化物半導體層120。
[0096]在該步驟中，選通線上方的氧化物半導體圖案112全部被去除。因此，氧化物半導體層120可以作為唯一由氧化物半導體材料制成的部件而保留在基板101上。
[0097]選通線和柵焊盤電極107上的柵絕緣層110具有與選通線和柵焊盤電極107相同的平面形狀。
[0098]參照圖4F，執(zhí)行剝離以去除第一光刻膠圖案181a，并因而露出氧化物半導體層120。
[0099]然后，在具有氧化物半導體層的基板101上形成諸如二氧化硅(SiO2)或氮化硅(SiNx)的無機絕緣材料以形成第二絕緣層122。
[0100]然后，參照圖4G，在第二絕緣層122上沉積諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)的透明導電材料，以形成第一透明導電材料層。然后，在第一透明導電材料層(未示出)上沉積從諸如銅(Cu)、銅合金、鋁(Al)、鋁合金(例如，AINd)、鑰(Mo)和鑰鈦合金(MoTi)構(gòu)成的低電阻金屬材料組中選擇的一種或至少兩種，以形成具有單層或多層結(jié)構(gòu)的第二金屬層(未不出)。
[0101]然后，在第二金屬層上形成第二光刻膠層并利用包括透光區(qū)域TA、遮光區(qū)域BA和半透光區(qū)域HTA的光掩模對該第二光刻膠層進行曝光，以形成具有第三厚度的第三光刻膠圖案和具有比第三厚度小的第四厚度的第四光刻膠圖案。
[0102]然后，利用第三光刻膠圖案和第四光刻膠圖案對第二金屬層和第一透明導電材料層進行蝕刻，以形成與選通線交叉的數(shù)據(jù)線(未示出)、位于數(shù)據(jù)線的端部的數(shù)據(jù)焊盤電極、以及其間具有氧化物半導體層120的彼此隔開的源極133和漏極136。
[0103]然后，執(zhí)行灰化以去除第四光刻膠圖案，從而將與像素區(qū)域P的中心部分相對應的第二金屬層露出。第三光刻膠圖案保留在數(shù)據(jù)線以及源極133和漏極136上。
[0104]然后，利用第三光刻膠圖案對第二金屬層進行蝕刻，以在像素區(qū)域P中形成像素電極140。
[0105]像素電極140從漏極136的下層136a延伸，從而電連接到漏極136。
[0106]然后，執(zhí)行剝離以去除位于數(shù)據(jù)線以及源極133和漏極136上的光刻膠，從而將數(shù)據(jù)線以及源極133和漏極136露出。
[0107]數(shù)據(jù)線以及源極133和漏極136包括具有單層或多層結(jié)構(gòu)的下層133a和136a以及上層133b和136b。因此，數(shù)據(jù)線以及源極133和漏極136至少具有雙層結(jié)構(gòu)。
[0108]參照圖4H，在具有源極133和漏極136的基板101上沉積諸如二氧化硅(SiO2)或氮化硅(SiNx)的無機絕緣材料或諸如光亞克力或苯并環(huán)丁烯(BCB)的有機絕緣材料，以形成第一鈍化層143。
[0109]參照圖41，在第一鈍化層143上沉積光刻膠以形成第三光刻膠層(未示出)。然后，利用具有透光區(qū)域和遮光區(qū)域的光掩模對第三光刻膠圖案進行曝光并接著顯影，以形成第五光刻膠圖案195。在該工序中，氧化物半導體層120的兩個端部、源極133和漏極136的與氧化物半導體層120的兩個端部相對的相應端部、以及氧化物半導體層120的兩個端部與源極133和漏極136的相應端部之間的分離區(qū)域露出。
[0110]然后，利用第五光刻膠圖案195對第一鈍化層143和第二絕緣層122進行蝕刻，以將源極133和漏極136的端部以及氧化物半導體層120的端部露出。
[0111]通過該工序，第二絕緣層122變成蝕刻阻止件123，蝕刻阻止件123包括將氧化物半導體層120的兩個端部中的每一個端部都露出的半導體接觸孔124。
[0112]蝕刻阻止件123形成在氧化物半導體層120以及基板101的其它區(qū)域上。
[0113]由于蝕刻阻止件123不具有島的形狀，所以不需要將源極133和漏極136形成得長來保證與露出在蝕刻阻止件123的外部的氧化物半導體層77的接觸裕度。
[0114]因此，可以減小源極133和漏極136與柵極105之間的交疊面積，從而可以減小由于交疊所導致的寄生電容。
[0115]參照圖4J，在第五光刻膠圖案195上沉積諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)的透明導電材料或諸如銅(Cu)、銅合金、鋁(Al)、鋁合金(例如，AINd)、鑰(Mo)和鑰鈦合金(MoTi)的低電阻金屬材料，以形成導電材料層150。
[0116]位于露出在第五光刻膠圖案195的外部的部分(被稱為第一分離區(qū)域Al和第二分離區(qū)域A2)的導電材料層150與源極133和漏極136的端部(所述端部露出在第一鈍化層143的外部)以及氧化物半導體層120的端部(所述端部通過半導體接觸孔124露出)相接觸。
[0117]參照圖4K，在導電材料層150上沉積有機材料以形成有機層198，所述有機層198填充分離區(qū)域Al和A2，并且在整個基板101上。
[0118]有機層198包括在光刻膠圖案195上形成的部分198a以及形成為填充分離區(qū)域Al和A2且在厚度上與部分198a不同的其它部分198b。其它部分198b遠大于部分198a。
[0119]參照圖4L，對有機層198執(zhí)行灰化以減小有機層198的厚度。
[0120]在灰化中，有機層198的厚度以整體相同的速度減小。執(zhí)行灰化直到導電材料層150在第二光刻膠圖案195上的表面被露出為止。因此，有機層198的除了在第一分離區(qū)域Al和第二分離區(qū)域A2處形成的其它部分198b之外的部分被去除。
[0121]由于其它部分198b在第一分離區(qū)域Al和第二分離區(qū)域A2處形成得厚，所以即使當灰化完成時，其它部分198b的厚度減小但其它部分198b仍保留。剩余的其它部分198b變成有機圖案199。
[0122]參照圖4M，對有機圖案199的外部的導電材料層150進行蝕刻，以露出第五光刻膠圖案195。
[0123]在這次蝕刻中，導電材料層150的被有機圖案199覆蓋的部分保留，并且成為與氧化物半導體層120的兩個各端部以及源極133和漏極136的各端部相接觸的連接圖案153a和 153b。
[0124]連接圖案153a和153b形成在形成有相應的半導體接觸孔的區(qū)域。換言之，兩個連接圖案形成在各開關區(qū)域TrA中。連接圖案153a和153b彼此隔開。
[0125]柵極105、柵絕緣層110、氧化物半導體層120、具有半導體接觸孔124的蝕刻阻止件123、源極133和漏極136以及開關區(qū)域TrA中的連接圖案153a和153b形成薄膜晶體管Tr0
[0126]參照圖4N，執(zhí)行剝離以去除第五光刻膠圖案195和有機圖案199，從而將連接圖案153a和153b以及第一鈍化層143露出。
[0127]可以采用參照圖5A和圖5B解釋的利用掀離方法形成連接圖案153a和153b的另
一種方法。
[0128]參照圖5A和圖5B,在第五光刻膠圖案195上形成導電材料層150,然后,不形成如圖4M所示的有機層199，而執(zhí)行剝離以去除第五光刻膠圖案195。因此，執(zhí)行將第五光刻膠圖案195和第五光刻膠圖案195上的導電材料層150 —起去除的掀離工序。
[0129]通過掀離工序，導電材料層150保留在第一分離區(qū)域Al和第二分離區(qū)域A2，并且成為連接圖案153a和153b。
[0130]利用有機圖案199的方法可以比利用掀離工序的方法更穩(wěn)定地形成連接圖案153a 和 153b。
[0131]與利用有機圖案199的方法相比，其它方法具有減少工序的優(yōu)點。然而，當由于導電材料層150導致用于去除第五光刻膠圖案195的剝離溶液沒有滲透第五光刻膠圖案195和第一鈍化層143之間的交界面時，發(fā)生圖案缺陷?？紤]到穩(wěn)定性，利用有機圖案199的方法更優(yōu)選。
[0132]然而，明顯的是，可以通過替代方法來形成連接圖案153a和153b。
[0133]參照圖40，在利用上述方法中的一種方法形成連接圖案153a和153b之后，在連接圖案153a和153b以及第一鈍化層143上沉積諸如二氧化硅(SiO2)或氮化硅(SiNx)的無機絕緣材料或諸如光亞克力的有機絕緣材料，以形成第二鈍化層158。
[0134]然后，對第二鈍化層158執(zhí)行沉積光刻膠、曝光、顯影、蝕刻和剝離的掩模工序，或者對由光亞克力制成的第二鈍化層158執(zhí)行沉積光刻膠、曝光、顯影、蝕刻和剝離的掩模工序。通過該工序?qū)Φ诙g化層158進行構(gòu)圖，因此在焊盤部分PA形成將柵焊盤電極107露出的柵焊盤接觸孔160和將數(shù)據(jù)焊盤電極露出的數(shù)據(jù)焊盤接觸孔(未示出)。
[0135]在對第二鈍化層158進行構(gòu)圖中，還去除柵焊盤電極107上的第一鈍化層143、蝕刻阻止件123和柵絕緣層110以露出柵焊盤電極107，并且還去除數(shù)據(jù)焊盤電極上的第一鈍化層143以露出數(shù)據(jù)焊盤電極。
[0136]參照圖4P，在第二鈍化層158上沉積諸如銦錫氧化物(ΙΤ0)或銦鋅氧化物(ΙΖ0)的透明導電材料，以形成第二透明導電材料層(未示出)，然后在掩模工序中對第二透明導電材料層進行構(gòu)圖以在各像素區(qū)域P中形成包括條形開口 OP的公共電極。在同一工序，在焊盤部分PA形成通過柵焊盤接觸孔160與柵焊盤電極107相接觸的柵輔助焊盤電極167和通過柵焊盤接觸孔與柵焊盤電極相接觸的數(shù)據(jù)輔助焊盤電極(未示出)。
[0137]通過上述工序，可以制造實施方式的陣列基板。
[0138]還可以采用參照圖6A至6F解釋的另一種方法。除了形成連接圖案153a和153b之外，所述另一種方法與上述方法類似。
[0139]參照圖6A，在源極133和漏極136上形成第一鈍化層143，并且執(zhí)行掩模工序，對第一鈍化層143和第二絕緣層(圖4H的122)執(zhí)行構(gòu)圖。因此，形成將源極133和漏極136的端部以及氧化物半導體層120的兩個端部露出的第一接觸孔chi和第二接觸孔ch2。
[0140]第二絕緣層122成為具有將氧化物半導體層120的兩個端部露出的半導體接觸孔124的蝕刻阻止件123。
[0141]在該方法中，優(yōu)選地，由諸如光亞克力或苯并環(huán)丁烯(BCB)的有機絕緣材料來制成第一鈍化層143，以具有基本平坦的表面。
[0142]當?shù)谝烩g化層143由無機絕緣材料來制成時，像素區(qū)域P的中心部分比形成有源極133和漏極136的部分低。在這種情況下，在稍后形成連接圖案153a和153b過程中，連接圖案153a和153b可能不按期望地那樣形成。因此，優(yōu)選地，使用由有機絕緣材料制成的第一鈍化層143，因而第一鈍化層143的表面的位置高于源極133和漏極136，并且第一鈍化層143的表面是平坦的。
[0143]參照圖6B，在第一鈍化層143上沉積諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)的透明導電材料或者諸如銅(Cu)、銅合金、鋁(Al)、鋁合金(例如，AINd)、鑰(Mo)和鑰鈦合金(MoTi)的低電阻金屬材料，以形成導電材料層150。
[0144]導電材料層150與通過第一鈍化層143的接觸孔chi和ch2而露出的源極133和漏極136的端部以及通過半導體接觸孔124而露出的氧化物半導體層120的兩個端部相接觸。
[0145]參照圖6C，在導電材料層150上沉積有機材料以形成填充第一接觸孔chi和第二接觸孔ch2的有機層198。有機層198具有基本平坦的表面，并且有機層198在接觸孔chi和ch2的部分比有機層198的其它部分厚。
[0146]參照圖6D，對有機層198執(zhí)行灰化以減小有機層198的厚度。
[0147]在灰化過程中，有機層198的厚度整體以相同的速度減小。執(zhí)行灰化直到第一鈍化層143上的導電材料層150的表面被露出為止。因此，有機層198的除了形成在第一接觸孔chi和第二接觸孔ch2的部分199之外的部分被去除。
[0148]由于其它部分199在第一接觸孔chi和第二接觸孔ch2處的形成得厚，所以即使當灰化結(jié)束時，部分199的厚度減小，但仍保留。剩余的部分199成為有機圖案199。
[0149]參照圖6E，對有機圖案199外部的導電材料層150進行蝕刻，以露出第一鈍化層143。
[0150]在該蝕刻過程中，導電材料層150的被有機圖案199覆蓋的部分保留并成為與氧化物半導體層120的兩個各端部以及源極133和漏極136的各端部相接觸的連接圖案153a和 153b。
[0151]參照圖6F，通過剝離去除有機圖案199，以露出連接圖案153a和153b。
[0152]在圖6F中示出的工序之后的工序與圖40和圖4P的工序類似，并且省略詳細描述。[0153]如上所述，根據(jù)實施方式，可以利用五個掩模工序來制造陣列基板。因此，可以將掩模工序的數(shù)量減少兩個或三個。
[0154]此外，在基板的整個表面上形成蝕刻阻止件，并且源極和漏極通過連接圖案與氧化物半導體層連接。因此，與相關技術相比，可以減小源極和漏極與柵極之間的交疊面積。因此，可以減小由于源極和漏極與柵極之間的交疊所導致的寄生電容。
[0155]本領域技術人員將清楚，在不脫離本發(fā)明的范圍的情況下，可以做出各種修改和變型。因此，本發(fā)明意在覆蓋落入所附權(quán)利要求及其等同物的范圍內(nèi)所提供的本發(fā)明的修改和變型。
[0156]相關申請的交叉引用
[0157]本申請要求2012年12月10日提交的韓國專利申請N0.10-2012-0142875的優(yōu)先權(quán)，此處以引證的方式并入其全部內(nèi)容，就像在此進行了完整闡述一樣。
【權(quán)利要求】
1.一種陣列基板，該陣列基板包括: 柵極，其連接到選通線； 柵絕緣層，其位于所述柵極上； 氧化物半導體層，其位于所述柵絕緣層上，并且露出所述柵絕緣層的兩個側(cè)面； 蝕刻阻止件，其位于所述氧化物半導體層上以及整個所述基板上，所述蝕刻阻止件包括將所述氧化物半導體層的兩個側(cè)面中的每一個側(cè)面露出的第一接觸孔； 源極、漏極和像素電極，它們位于所述蝕刻阻止件上，其中，所述源極和所述漏極彼此隔開，所述氧化物半導體層位于所述源極和所述漏極之間，其中，所述像素電極連接到所述漏極； 第一鈍化層，其位于所述源極、所述漏極和所述像素電極上以及整個所述基板上，所述第一鈍化層包括完全與所述第一接觸孔交疊的第二接觸孔，所述第二接觸孔的面積大于所述第一接觸孔的面積，所述第二接觸孔將所述源極和所述漏極的分別與所述氧化物半導體層的兩個端部相對的兩個端部中的每一個端部露出；以及 連接圖案，其分別與所述氧化物半導體層以及所述源極和所述漏極相接觸。
2.根據(jù)權(quán)利要求1所述的陣列基板，其中，所述選通線設置在所述基板上，其中，數(shù)據(jù)線設置在所述蝕刻阻止件上，其中，所述數(shù)據(jù)線與所述選通線交叉以限定像素區(qū)域，其中，所述像素電極位于所述像素區(qū)域中。
3.根據(jù)權(quán)利要求1所述的陣列基板，該陣列基板還包括: 第二鈍化層，其位于所述連接圖案上以及整個所述基板上；以及 公共電極，其位于所述第二鈍化層上并在所述像素電極上方的區(qū)域中具有條形開口。
4.根據(jù)權(quán)利要求2所述的陣列基板，其中，所述數(shù)據(jù)線、所述源極和所述漏極都包括由透明導電材料制成的下層和由金屬材料制成的上層。
5.根據(jù)權(quán)利要求4所述的陣列基板，其中，所述像素電極優(yōu)選地從所述漏極的所述下層延伸到所述漏極。
6.根據(jù)權(quán)利要求1所述的陣列基板，其中，所述柵絕緣層、所述柵極和所述選通線被一起構(gòu)圖并具有相同的平面形狀。
7.根據(jù)權(quán)利要求2所述的陣列基板，其中，所述選通線的端部和所述數(shù)據(jù)線的端部分別設置有柵焊盤電極和數(shù)據(jù)焊盤電極，其中，柵焊盤接觸孔延伸穿過所述柵焊盤電極上方的所述柵絕緣層、所述蝕刻阻止件、所述第一鈍化層和所述第二鈍化層，其中，數(shù)據(jù)焊盤接觸孔延伸穿過所述數(shù)據(jù)焊盤電極上方的所述第一鈍化層和所述第二鈍化層，優(yōu)選地，柵輔助焊盤電極至少位于所述柵焊盤接觸孔中并且與所述柵焊盤電極相接觸，并且數(shù)據(jù)輔助焊盤電極至少位于所述數(shù)據(jù)焊盤接觸孔中并且與所述數(shù)據(jù)焊盤電極相接觸。
8.—種制造陣列基板的方法，該方法包括以下步驟: 在基板上形成柵極，在所述柵極上形成柵絕緣層，在所述柵絕緣層上與所述柵極相對應地形成島狀的氧化物半導體層； 在所述氧化物半導體層上以及整個所述基板上形成蝕刻阻止件； 在所述蝕刻阻止件上形成源極、漏極和像素電極，其中，所述源極和所述漏極彼此隔開，所述氧化物半導體層位于所述 源極和所述漏極之間，其中，所述像素電極連接到所述漏極；在所述源極、所述漏極和所述像素電極上以及在整個所述基板上形成第一鈍化層；形成第一分離區(qū)域和第二分離區(qū)域，所述第一分離區(qū)域位于形成有彼此相對的所述氧化物半導體層的端部和所述源極的端部的地方，并且所述第二分離區(qū)域位于形成有彼此相對的所述氧化物半導體層的另一端部和所述漏極的端部的地方， 至少在所述第一分離區(qū)域和所述第二分離區(qū)域中形成導電材料層以形成連接圖案，所述連接圖案分別在第一接觸孔和第二接觸孔將所述氧化物半導體層連接到所述源極和所述漏極。
9.根據(jù)權(quán)利要求8所述的方法，其中，形成所述第一分離區(qū)域和所述第二分離區(qū)域的步驟包括: 在所述第一鈍化層上與所述柵極相對應地形成包括所述第一分離區(qū)域和所述第二分離區(qū)域的第一光刻膠圖案，在所述第一分離區(qū)域，形成有彼此相對的所述氧化物半導體層的端部和所述源極的端部，在所述第二分離區(qū)域，形成有彼此相對的所述氧化物半導體層的另一端部和所述漏極的端部，其中，所述第一分離區(qū)域和所述第二分離區(qū)域通過去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一光刻膠而形成； 去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一鈍化層和所述蝕刻阻止件，以形成將所述氧化物半導體層的所述端部和所述源極的所述端部露出的第一接觸孔以及將所述氧化物半導體層的所述另一端部和所述漏極的所述端部露出的第二接觸孔； 在所述第一光刻膠圖案上以及在整個所述基板上形成導電材料層；以及選擇性地去除所述導電材料層，以形成用于分別在所述第一接觸孔和所述第二接觸孔將所述氧化物半導體層連接到所述源極和所述漏極的連接圖案。
10.根據(jù)權(quán)利要求8所述的方法，其中， 形成所述第一鈍化層的步驟包括:`在所述源極、所述漏極、所述像素電極上以及整個所述基板上形成所述第一鈍化層，并且所述第一鈍化層具有基本平坦的表面； 在所述第一鈍化層上與所述柵極相對應地形成所述第一光刻膠圖案并且所述第一光刻膠圖案包括形成有彼此相對的所述氧化物半導體層的端部和所述源極的端部的所述第一分離區(qū)域以及形成有彼此相對的所述氧化物半導體層的另一端部和所述漏極的端部的所述第二分離區(qū)域，其中，所述第一分離區(qū)域和第二分離區(qū)域通過去除所述第一分離區(qū)域和第二分離區(qū)域處的所述第一光刻膠而形成； 去除所述第一分離區(qū)域和所述第二分離區(qū)域處的所述第一鈍化層和所述蝕刻阻止件，以形成將所述氧化物半導體層的所述端部和所述源極的所述端部露出的第一接觸孔以及將所述氧化物半導體層的所述另一端部和所述漏極的所述端部露出的第二接觸孔； 去除所述第一光刻膠圖案以露出所述第一鈍化層； 在所述第一鈍化層上以及在整個所述基板上形成所述導電材料層； 在所述導電材料層上以及在整個所述基板上形成有機層，所述有機層包括位于所述第一接觸孔和所述第二接觸孔處的部分，所述部分比所述有機層的其它部分厚； 執(zhí)行灰化，整體上以相同的速度減小所述有機層的厚度，使得所述第一鈍化層上的所述導電材料層的表面露出，并且所述有機層保留在所述第一接觸孔和所述第二接觸孔處并成為有機圖案； 去除所述第一鈍化層上的所述導電材料層，以分別在所述第一接觸孔和所述第二接觸孔處形成連接圖案；以及 執(zhí)行剝離以去除所述有機圖案。
11.根據(jù)權(quán)利要求8所述的方法，其中，形成所述柵極、所述柵絕緣層和所述氧化物半導體層的步驟包括: 在所述基板上順序地形成第一金屬層、第一絕緣層、氧化物半導體材料層； 在所述氧化物半導體材料層上形成分別具有第一厚度和第二厚度的第二光刻膠圖案和第三光刻膠圖案，所述第二厚度小于所述第一厚度； 利用所述第二光刻膠圖案和所述第三光刻膠圖案對所述氧化物半導體材料層、所述第一絕緣層和所述第一金屬層進行蝕刻，以形成所述柵極、所述柵絕緣層、以及與所述柵極具有相同平面形狀的所述氧化物半導體圖案； 執(zhí)行灰化以去除所述第三光刻膠圖案； 去除通過去除所述第三光刻膠圖案而露出的所述氧化物半導體圖案，以形成將所述柵絕緣層的兩側(cè)露出的島狀的所述氧化物半導體圖案；以及執(zhí)行剝離以去除所述第二光刻膠圖案。
12.根據(jù)權(quán)利要求8所述的方法，其中，在所述蝕刻阻止件上形成所述源極、所述漏極和所述像素電極的步驟包括: 在所述蝕刻阻止件上形成透明導電材料層和第二金屬層； 在所述第二金屬層上形成分別具有第三厚度和第四厚度的第四光刻膠圖案和第五光刻膠圖案，所述第四厚度`小于所述第三厚度； 利用所述第四光刻膠圖案和所述第五光刻膠圖案對所述第二金屬層和所述透明導電材料層進行蝕刻，以形成所述源極和所述漏極以及像素圖案，所述源極和所述漏極都包括透明導電材料的下層和第二金屬的上層，并且所述像素圖案在像素區(qū)域中并具有與所述漏極相同的結(jié)構(gòu)； 執(zhí)行灰化以去除所述第五光刻膠圖案； 去除通過去除所述第五光刻膠圖案而露出的所述像素圖案的所述上層，以形成由透明導電材料制成的所述像素電極；以及 執(zhí)行剝離以去除所述第四光刻膠圖案。
13.根據(jù)權(quán)利要求8所述的方法，其中，當所述連接圖案形成時，執(zhí)行剝離以去除形成有所述導電材料層的所述第一光刻膠圖案，由此將所述第一光刻膠層上的所述導電材料層一起去除。
14.根據(jù)權(quán)利要求8所述的方法，該方法還包括以下步驟: 在包括像素區(qū)域的所述基板上形成選通線； 在所述選通線的端部形成柵焊盤電極； 在所述蝕刻阻止件上形成數(shù)據(jù)線； 在所述數(shù)據(jù)線的端部形成數(shù)據(jù)焊盤電極，其中，所述數(shù)據(jù)線與所述選通線交叉以限定所述像素區(qū)域。
15.根據(jù)權(quán)利要求14所述的方法，該方法還包括以下步驟:在所述第一鈍化層上形成第二鈍化層，并且形成將所述柵焊盤電極露出的柵焊盤接觸孔和將所述數(shù)據(jù)焊盤電極露出的數(shù)據(jù)焊盤接觸孔，并且在分別通過所述柵焊盤接觸孔和所述數(shù)據(jù)焊盤接觸孔與所述柵焊盤電極和所述數(shù)據(jù)焊盤電極相接觸的所述第二鈍化層上形成柵輔助焊盤電極并形成數(shù)據(jù)輔助焊盤電極 。
【文檔編號】H01L27/32GK103872061SQ201310611602
【公開日】2014年6月18日 申請日期:2013年11月26日 優(yōu)先權(quán)日:2012年12月10日
【發(fā)明者】梁埈榮 申請人:樂金顯示有限公司