半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供了半導(dǎo)體器件及其制造方法。半導(dǎo)體器件可以包括：下部線、交叉下部線的上部線、提供在下部線和上部線之間的交叉點處的選擇元件、以及提供在選擇元件和上部線之間的存儲元件。每個存儲元件可以包括下電極和數(shù)據(jù)存儲層，該下電極具有大于底部寬度的頂部寬度，該數(shù)據(jù)存儲層包括層疊在下電極的頂表面上并且具有圓化的邊緣的多個磁性層。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]發(fā)明構(gòu)思的示例實施方式涉及半導(dǎo)體器件及其制造方法，具體地，涉及包括不通過圖案化工藝形成的導(dǎo)電圖案的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件由于其小尺寸、多功能和/或廉價特性而成為電子工業(yè)中的重要元件。半導(dǎo)體器件包括例如用于儲存數(shù)據(jù)的存儲器件、用于處理數(shù)據(jù)的邏輯器件以及配置為執(zhí)行數(shù)據(jù)存儲和數(shù)據(jù)處理的功能的芯片上系統(tǒng)。
[0003]隨著電子工業(yè)發(fā)展，半導(dǎo)體器件的集成度迅速增大。然而，這引起了各種技術(shù)困難，諸如工藝余量的減小或在單位工藝中越來越多的困難。

【發(fā)明內(nèi)容】

[0004]發(fā)明構(gòu)思的示例實施方式提供了包括彼此分開但是沒有通過圖案化工藝形成的導(dǎo)電圖案的半導(dǎo)體器件。
[0005]發(fā)明構(gòu)思的其它示例實施方式提供了不用圖案化工藝而使得圖案彼此分開的方法。
[0006]根據(jù)發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件可以包括:下部線、交叉下部線的上部線、提供在下部線和上部線之間的交叉點處的多個選擇元件、以及提供在選擇元件和上部線之間的存儲元件。每個存儲元件可以包括下電極和數(shù)據(jù)存儲層，該下電極具有大于其底部寬度的頂部寬度，該數(shù)據(jù)存儲層具有圓化的邊緣并且包括層疊在下電極的頂表面上的多個磁性層。
[0007]在示例實施方式中，可以從下電極的頂表面起測量的數(shù)據(jù)存儲層的厚度可以小于彼此相鄰設(shè)置的下電極之間的最小間隔。
[0008]在示例實施方式中，該器件可以還包括絕緣間隙填充層，其填充彼此相鄰設(shè)置的存儲元件之間的空間并且暴露數(shù)據(jù)存儲層的頂表面。絕緣間隙填充層可以與數(shù)據(jù)存儲層的側(cè)壁直接接觸。
[0009]在示例實施方式中，每個存儲元件可以還包括圍繞下電極的側(cè)壁的絕緣間隔物。
[0010]在示例實施方式中，數(shù)據(jù)存儲層可以包括:主體部分，覆蓋下電極的頂表面；和邊緣部分，從主體部分延伸并且部分地覆蓋絕緣間隔物的側(cè)壁。
[0011]在示例實施方式中，數(shù)據(jù)存儲層的邊緣部分的厚度從下電極的頂表面朝向其底表面減小。
[0012]在示例實施方式中，該器件可以還包括圍繞下電極的下部分的絕緣模制圖案。下電極的頂表面和絕緣模制圖案的頂表面之間的高度差可以大于下電極的頂部寬度。
[0013]在示例實施方式中，下電極的頂部寬度與下電極的頂表面和絕緣模制圖案的頂表面之間的高度差的比率在大約1:2至大約1:5的范圍。
[0014]在示例實施方式中，絕緣模制圖案的頂表面和下電極的側(cè)壁形成大約45至大約90度的角度。
[0015]在示例實施方式中，該器件可以還包括提供在絕緣模制圖案的頂表面上的剩余數(shù)據(jù)存儲層。剩余數(shù)據(jù)存儲層可以由與形成數(shù)據(jù)存儲層的材料相同的材料形成并且可以與數(shù)據(jù)存儲層分開。
[0016]在示例實施方式中，數(shù)據(jù)存儲層的最低點可以位于比下電極的最上表面低的水平。
[0017]在示例實施方式中，數(shù)據(jù)存儲層可以包括:第一磁性層和第二磁性層，提供在下電極上；和隧道勢壘層，插置在第一磁性層和第二磁性層之間。
[0018]在示例實施方式中，第一磁性層可以包括:主體部分，覆蓋下電極的頂表面；和邊緣部分，從主體部分延伸并且至少部分地覆蓋提供在下電極的側(cè)壁上的絕緣間隔物的側(cè)壁。隧道勢壘層和第二磁性層可以提供在第一磁性層的主體部分上，第二磁性層可以與第一磁性層分開。
[0019]在示例實施方式中，數(shù)據(jù)存儲層可以還包括提供在第二磁性層上并且與第一磁性層分開的蓋電極層。
[0020]根據(jù)發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件可以包括:下電極，從絕緣模制圖案的頂表面突出并且具有大于其底部寬度的頂部寬度；分別連接到下電極的數(shù)據(jù)存儲層，每個數(shù)據(jù)存儲層具有圓化邊緣并且包括第一磁性層、第二磁性層和插置在第一磁性層與第二磁性層之間的隧道勢壘層；絕緣間隙填充層，填充彼此相鄰設(shè)置的數(shù)據(jù)存儲層之間以及彼此相鄰設(shè)置的下電極之間的空間，絕緣間隙填充層直接接觸第一磁性層、第二磁性層和隧道勢壘層的側(cè)壁；和上電極，分別連接到數(shù)據(jù)存儲層。
[0021]根據(jù)發(fā)明構(gòu)思的示例實施方式，一種制造半導(dǎo)體器件的方法可以包括:形成從絕緣模制圖案的頂表面突出的下電極，每個下電極具有大于其底部寬度的頂部寬度；沉積多個磁性層以形成位于下電極上的數(shù)據(jù)存儲層而不用圖案化工藝，每個數(shù)據(jù)存儲層具有圓化的邊緣；和形成絕緣間隙填充層，以填充數(shù)據(jù)存儲層之間以及下電極之間的空間并且暴露數(shù)據(jù)存儲層的頂表面。
【專利附圖】

【附圖說明】
[0022]通過下文結(jié)合附圖的簡要描述，將更清楚地理解示例實施方式。附圖表示在此描述的非限制的示例實施方式。
[0023]圖1A和圖1B是平面圖，示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件。
[0024]圖2A至圖2F是沿著圖1A或圖1B的線A_A’截取的截面圖，以示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的制造方法。
[0025]圖3是電路圖，示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的存儲單元陳列。
[0026]圖4是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的平面圖。
[0027]圖5是截面圖，示出沿著圖4的線Ι-I'和ΙΙ-ΙI'截取的垂直截面。
[0028]圖6是圖5的部分A的放大截面圖，更詳細(xì)地示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件。
[0029]圖7A至圖7C是圖6的部分B的放大截面圖，更詳細(xì)地示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的存儲元件。
[0030]圖8是圖5的部分A的放大截面圖，更詳細(xì)地示出根據(jù)發(fā)明構(gòu)思的其它示例實施方式的磁存儲器件。
[0031]圖9是圖5的部分A的放大截面圖，更詳細(xì)地示出根據(jù)發(fā)明構(gòu)思的其它示例實施方式的磁存儲器件。
[0032]圖10至圖16是截面圖，示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的制造方法。
[0033]圖17是示意框圖，示出包括根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體存儲器件的電子系統(tǒng)的一不例。
[0034]圖18是示意框圖，示出包括根據(jù)發(fā)明構(gòu)思的實施方式的半導(dǎo)體存儲器件的存儲卡的一示例。
[0035]圖19是示意框圖，示出包括根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體存儲器件的信息處理系統(tǒng)的一不例。
[0036]應(yīng)當(dāng)注意到，這些圖旨在示出在某些實例實施方式中使用的方法、結(jié)構(gòu)和/或材料的一般特性并對下文所提供的書面描述進(jìn)行補充。然而，這些附圖不是按比例的且可能沒有精確地反映任意給出的實施方式的精確結(jié)構(gòu)特性或性能特性，并且不應(yīng)被解釋為限定或限制示例實施方式所包括的數(shù)值的范圍或者性能。例如，為了清晰，可以縮小或夸大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對厚度和位置。在不同附圖中使用的相似或相同參考數(shù)字旨在表明存在相似或相同的元件或特征。
【具體實施方式】
[0037]現(xiàn)在將參考附圖更充分地描述發(fā)明構(gòu)思的示例實施方式，在附圖中示出示例實施方式。然而，發(fā)明構(gòu)思的示例實施方式可以以許多不同的形式實現(xiàn)且不應(yīng)理解為限于在此闡述的實施方式；而是，提供這些實施方式使得本公開將徹底和完整，這些實施方式將向本領(lǐng)域的一般技術(shù)人員充分地傳達(dá)示例實施方式的構(gòu)思。在附圖中，為了清晰，夸大了層和區(qū)域的厚度。在附圖中相同的附圖標(biāo)記表示相同的元件，因此將省略對它們的描述。
[0038]將理解，當(dāng)元件被稱為“連接到”或“耦接到”另一元件時，它能夠直接連接或耦接到另一元件或者可以存在居間元件。相反，當(dāng)元件被稱為“直接連接到”或“直接耦接到”另一元件時，不存在居間元件。相同的附圖標(biāo)記始終指示相同的元件。如這里所用，術(shù)語“和/或”包括相關(guān)列舉項目的一種或多種的任意和所有組合。用于描述元件或?qū)又g的關(guān)系的其它詞語應(yīng)該以類似的方式解釋(例如，“在……之間”與“直接在……之間”、“相鄰”與“直接相鄰”、“在……上”與“直接在……上”)。
[0039]將理解，雖然術(shù)語“第一”、“第二”等可以用于此來描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語限制。這些術(shù)語只用于區(qū)分一個元件、部件、區(qū)域、層或部分與其它元件、部件、區(qū)域、層或部分。因此，以下討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而不背離示例實施方式的教導(dǎo)。
[0040]在這里為了描述的方便，可以使用空間相對術(shù)語，諸如“下面”、“下方”、“下”、“上方”、“上”等，來描述一個元件或特征和其它元件或特征如圖中所示的關(guān)系。將理解，空間相對術(shù)語旨在包含除了在圖中所繪的方向之外裝置在使用或操作中的不同方向。例如，如果在圖中的裝置被翻轉(zhuǎn)，則被描述為在其它元件或特征“下方”或“下面”的元件可取向為在所述其它元件或特征“上方”。因此，示范性術(shù)語“下方”可以包含下方和上方兩個方向。裝置也可以有其它取向(旋轉(zhuǎn)90度或其它取向)且相應(yīng)地解釋這里所使用的空間相對描述語。
[0041]這里所使用的術(shù)語是只為了描述特別實施方式的目的且不旨在限制示例實施方式。如這里所用，單數(shù)形式“一”和“該”也旨在包括復(fù)數(shù)形式，除非內(nèi)容清楚地指示另外的意思。將進(jìn)一步理解，當(dāng)在此說明書中使用時術(shù)語“包括”和/或“包含”說明所述特征、整體、步驟、操作、元件和/或部件的存在，但是不排除存在或添加一個或更多其它特征、整體、步驟、操作、元件、部件和/或其組。
[0042]參考橫截面圖示在這里描述了發(fā)明構(gòu)思的示例實施方式，該橫截面圖示是示例實施方式的理想實施方式(和中間結(jié)構(gòu))的示意圖。因此，可以預(yù)期由于例如制造技術(shù)和/或公差引起的圖示的形狀的變化。因此，發(fā)明構(gòu)思的示例實施方式不應(yīng)解釋為限于這里所示的特別的區(qū)域形狀，而是包括由于例如由制造引起的形狀的偏離。例如，被示為矩形的注入?yún)^(qū)可以具有圓化或彎曲的特征和/或在其邊緣具有注入濃度的梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。相似地，由注入形成的埋入?yún)^(qū)可以引起埋入?yún)^(qū)和通過其進(jìn)行注入的表面之間的區(qū)域中的某些注入。因此，圖中示出的區(qū)域本質(zhì)上是示意性的且它們的形狀不旨在示出裝置的區(qū)域的實際形狀且不旨在限制示例實施方式的范圍。
[0043]除非另有界定，這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與發(fā)明構(gòu)思的示例實施方式所屬領(lǐng)域內(nèi)的普通技術(shù)人員共同理解的相同的意思。還將理解，諸如那些在通用字典中定義的術(shù)語應(yīng)解釋為與在相關(guān)技術(shù)的背景中的涵義一致的涵義，而不應(yīng)解釋為理想化或過度正式的意義，除非在這里明確地如此界定。
[0044]首先，將參考圖1A和圖1B及圖2A至圖2F描述根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件及其制造方法。
[0045]圖1A和圖1B是平面圖，示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件。圖2A至圖2F是沿著圖1A或圖1B的線A-A’截取的截面圖，以示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的制造方法。
[0046]參考圖1A和圖1B，第一線20可以提供在半導(dǎo)體基板10上以沿著第一方向(Dl)延伸，第二線70可以提供在第一線20上以沿著第二方向(D2)延伸或交叉第一線20。下電極40和導(dǎo)電層50可以分別提供在第一線20和第二線70的交叉點處。在平面圖中，包含下電極40和導(dǎo)電層50的每個堆疊可以與包含下電極40和導(dǎo)電層50的其它堆疊間隔開。在一示例實施方式中，下電極40可以通過均勻的間隔彼此間隔開。在其它實施方式中，下電極40可以設(shè)置為在平面圖中形成Z字形布置。
[0047]參考圖1A、圖1B和圖2A，下部導(dǎo)電元件可以形成在半導(dǎo)體基板10上。在示例實施方式中，下部導(dǎo)電元件可以是沿著第一方向延伸的第一線20。在其它實施方式中，取代第一線20，其它導(dǎo)電結(jié)構(gòu)可以提供在半導(dǎo)體基板10上。
[0048]半導(dǎo)體基板10可以由單晶半導(dǎo)體材料(例如，硅晶片)形成。備選地，半導(dǎo)體基板10可以是絕緣體上娃(SOI)晶片、錯晶片、絕緣體上錯(GOI)晶片、娃-錯晶片和包括外延層(例如，通過選擇性外延生長(SEG)工藝形成)的晶片中的其中一種。
[0049]絕緣模制層30可以形成在半導(dǎo)體基板10上以具有開口 31，每個開口 31暴露相應(yīng)的第一線20的一部分。
[0050]在示例實施方式中，絕緣模制層30可以形成為具有單層結(jié)構(gòu)。備選地，絕緣模制層30可以形成為具有多層結(jié)構(gòu)。例如，絕緣模制層30可以包括一層在另一層上交替層疊并且關(guān)于彼此具有蝕刻選擇性的多個絕緣層。例如，為了控制即將在后續(xù)工藝中形成的下電極40的突出部分的高度，絕緣模制層30可以包括插入其中的蝕刻停止層(例如，圖2F的37)。在其它實施方式中，絕緣模制層30可以由摻雜的絕緣層(例如，磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、硼磷硅酸鹽玻璃(BPSG))形成，絕緣模制層30的下部分和上部分可具有彼此不同的摻雜濃度。
[0051]在示例實施方式中，絕緣模制層30可以形成為具有大約500A至2000A的厚
度。絕緣模制層30可以利用具有優(yōu)良臺階覆蓋性能的沉積工藝形成。例如，絕緣模制層30可以由化學(xué)氣相沉積工藝形成。
[0052]絕緣模制層30可以由例如高密度等離子體(HDP)氧化物、TEOS (正硅酸乙酯)、PE-TEOS (等離子體增強正硅酸乙酯)、O3-TEOS (O3-正硅酸乙酯)、USG (未摻雜的硅酸鹽玻璃)、PSG (磷硅酸鹽玻璃)、BSG (硼硅酸鹽玻璃)、BPSG (硼磷硅酸鹽玻璃)、FSG (氟化物硅酸鹽玻璃)、SOG (旋涂玻璃)、T0SZ (東燃聚硅氮烷(Tonen Silazene)或其任意組合形成。備選地，絕緣模制層30可以由硅氮化物、硅氮氧化物或低k電介質(zhì)形成。
[0053]開口 31的形成可包括在絕緣模制層30上形成掩模圖案(未示出)、和使用掩模圖案作為蝕刻掩模各向異性地蝕刻絕緣模制層30以暴露下部導(dǎo)電元件(即，第一線20)。在示例實施方式中，每個開口 31可以形成為在平面圖中具有孔或溝槽形狀。
[0054]作為各向異性蝕刻工藝的結(jié)果，每個開口 31可以形成為具有小于頂部寬度Wt的底部寬度WB。例如，開口 31的頂部寬度Wt可在大約IOnm至大約60nm的范圍內(nèi)，開口 31的底部寬度Wb可在大約IOnm至大約50nm的范圍內(nèi)。開口 31的頂部寬度Wt可以基本等于或小于開口 31之間的間隔。例如，開口 31的頂部寬度Wt可在大約IOnm至大約60nm的范圍內(nèi)，開口 31之間的間隔可在大約IOnm至大約IOOnm的范圍內(nèi)。
[0055]每個開口 31的寬度可從它的頂端逐漸減小。換句話說，每個開口 31可具有傾斜側(cè)壁。在示例實施方式中，開口 31的側(cè)壁和半導(dǎo)體基板10的頂表面可形成大約45-90度的銳角Θ，或更優(yōu)選地，形成大約60-80度的銳角Θ。另外，開口 31的側(cè)壁與半導(dǎo)體基板10的頂表面之間的角度Θ可隨著絕緣模制層30的厚度增大而減小。
[0056]此后，絕緣間隔物33可以形成在絕緣模制層30的開口 31的側(cè)壁上。
[0057]絕緣間隔物33可由相對于絕緣模制層30具有蝕刻選擇性的絕緣材料形成。絕緣間隔物33可以由例如SiON、SiO2, Si3N4, SiCN和SiC中的至少一種形成。
[0058]絕緣間隔物33的形成可包括在提供有開口 31的絕緣模制層30上共形地沉積間隔物層、和執(zhí)行回蝕工藝以從絕緣模制層30的頂表面和開口 31的底表面去除間隔物層。在一些示例實施方式中，間隔物層的沉積厚度可以小于開口 31的底部寬度Wb的一半。根據(jù)發(fā)明構(gòu)思的示例實施方式，下電極40和導(dǎo)電層50之間的接觸面積可以根據(jù)間隔物33的沉積厚度而改變。
[0059]參考圖2B，下電極40可以形成為填充提供有絕緣間隔物33的開口 31。下電極40的形成可包括在絕緣模制層30上沉積導(dǎo)電層以填充開口 31，然后平坦化該導(dǎo)電層。在示例實施方式中，導(dǎo)電層的沉積可以使用具有優(yōu)良臺階覆蓋性能的一種沉積技術(shù)，諸如化學(xué)氣相沉積(CVD)或原子層沉積(ALD)來執(zhí)行。平坦化工藝可以利用化學(xué)機械拋光(CMP)工藝或干法回蝕工藝來執(zhí)行。
[0060]下電極40可以由含金屬的氮化物、含金屬的氮氧化物、碳(C)、鈦(Ti )、鉭(Ta)、鋁鈦(TiAl )、鋯(Zr)、鉿(Hf)、鑰(Mo)、鋁(Al)、鋁-銅(Al-Cu)、鋁-銅-硅(Al-Cu-Si)^If(Cu)、鎢(W)、鎢鈦(TiW)和鎢硅化物(WSix)中的至少一種形成。在示例實施方式中，含金屬的氮化物可包括 TiN、TaN, WN、MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN、WBN、ZrAIN、MoSiN、MoAIN、TaSiN 或 TaAIN，含金屬的氮氧化物可包括 TiON、TiAlON、WON 或 TaON。
[0061]在開口 31中，下電極40的頂部寬度可以大于其底部寬度。此外，下電極40可以形成為具有隨著與其底端相距的距離增大而增加的寬度。換句話說，下電極40可具有相對于半導(dǎo)體基板10的頂表面成一角度布置的側(cè)壁。在其它實施方式中，雖然未不出，但是下電極40的側(cè)壁可以被圓化并且傾斜。
[0062]在示例實施方式中，下電極40的側(cè)壁和半導(dǎo)體基板10的頂表面可形成銳角Θ。角度Θ越小，會越容易且有效地執(zhí)行分離導(dǎo)電層50的后續(xù)工藝。在示例實施方式中，角度Θ可在大約45至大約90度的范圍內(nèi)，或在更優(yōu)選的實施方式中，角度Θ可在從大約60至大約80度的范圍內(nèi)。
[0063]另外，如圖1A所示，每個下電極40可形成為具有圓形頂表面。備選地，如圖1B所示，每個下電極40可形成為具有多邊形頂表面，包括例如矩形或正方形的頂表面。
[0064]參考圖2C，絕緣模制層30的頂部分可被去除以形成圍繞下電極40的下部分的絕緣模制圖案35。因此，下電極40可從絕緣模制圖案35的頂表面向上突出，絕緣間隔物33的側(cè)表面可通過絕緣模制圖案35至少部分地暴露。備選地，如果絕緣間隔物33沒有形成在下電極40的側(cè)壁上， 則下電極40的側(cè)壁可通過絕緣模制圖案35至少部分暴露。
[0065]在示例實施方式中，絕緣模制層30的凹進(jìn)可包括利用相對于下電極40和絕緣間隔物33具有蝕刻選擇性的蝕刻配方來各向同性地蝕刻絕緣模制層30。例如，如果絕緣模制層30由硅氧化物形成，則絕緣模制層30可以使用氫氟酸、銨過氧化氫混合物(APM)(諸如包含NH40H、H2O2和去離子水的SC-1溶液)、或包含HF/NH4F混合物的緩沖氧化物蝕刻劑(BOE)溶液以濕蝕刻方式被蝕刻。在其它實施方式中，如圖2F所示，為了控制下電極40的突出部分的高度H，蝕刻停止層37可提供于絕緣模制層30的中間。蝕刻停止層37可由相對于絕緣模制層30具有蝕刻選擇性的絕緣材料形成。在此情況下，蝕刻停止層37的頂表面可在凹進(jìn)絕緣模制層30之后被暴露。
[0066]在示例實施方式中，下電極40的從絕緣模制圖案35的頂表面突出的部分可具有高度H，該高度H大于下電極40的總高度的一半。突出高度H可由在絕緣模制層30中的凹入的深度確定，該絕緣模制層30的凹入通過去除絕緣模制層30的頂部分形成。根據(jù)發(fā)明構(gòu)思的示例實施方式，期望的是，下電極40的頂部寬度Dt與突出高度H的比率是高的。在示例實施方式中，Dt與H的比率可在大約1:2至大約1:5的范圍內(nèi)。
[0067]此外，下電極40的突出側(cè)壁和絕緣模制圖案35的頂表面可形成銳角Θ ’，該銳角Θ ’可大于下電極40的側(cè)壁和半導(dǎo)體基板10的頂表面之間的角度Θ。在示例實施方式中，角度Θ’越小，會越容易和有效地執(zhí)行分離導(dǎo)電層50的后續(xù)工藝。例如，下電極40和絕緣模制圖案35之間的角度Θ’可在大約45度至大約90度的范圍內(nèi)，或更優(yōu)選地，在從大約60度至大約80度的范圍內(nèi)。[0068]參考圖2D，導(dǎo)電層50可分別形成在下電極40上。在示例實施方式中，可不用任何圖案化工藝形成導(dǎo)電層50。每個導(dǎo)電層50可形成為具有單層結(jié)構(gòu)或包括多個層的多層結(jié)構(gòu)。導(dǎo)電圖案50的形成可包括利用具有不良臺階覆蓋性能的沉積技術(shù)連續(xù)地沉積多個層。
[0069]例如，導(dǎo)電層50可利用物理氣相沉積(PVD)工藝形成。在不例實施方式中，導(dǎo)電層50可使用濺射工藝形成。在濺射工藝中，金屬原子可通過金屬靶與入射到其上的高能等離子體(例如，Ar離子)之間的碰撞被濺射，然后被沉積在下電極40的頂表面上。在其它實施方式中，導(dǎo)電層50可使用金屬有機CVD (MOCVD)工藝、準(zhǔn)直濺射工藝、離子化金屬PVD(IMP)工藝或其組合形成。在其它實施方式中，導(dǎo)電層50可使用具有不良臺階覆蓋性能的等離子體增強化學(xué)氣相沉積(PE-CVD)工藝形成。
[0070]作為具有不良臺階覆蓋性能的沉積工藝的結(jié)果，導(dǎo)電層50可不連續(xù)地沉積在下電極40的突出部分和絕緣模制圖案35的頂表面上。由于這樣的不連續(xù)沉積，導(dǎo)電層50能夠形成在下電極40上，而不用圖案化工藝。導(dǎo)電層50可彼此間隔開。
[0071]更詳細(xì)地，作為具有不良臺階覆蓋率的沉積工藝的結(jié)果，沉積層在下電極40的下側(cè)壁上的厚度可小于沉積層在其上側(cè)壁上的厚度。另外，根據(jù)發(fā)明構(gòu)思的示例實施方式，由于每個下電極40的寬度從它的頂端減小，所以沉積層的沉積速率可在下電極40的側(cè)壁處減小。在示例實施方式中，通過使用物理氣相沉積，導(dǎo)電層50可形成為具有大約10%或更小的臺階覆蓋率。在此，關(guān)于導(dǎo)電層50的沉積厚度，臺階覆蓋率可以指的是形成在下電極40的側(cè)壁上的導(dǎo)電層50的厚度與形成在下電極40的頂表面上的導(dǎo)電層50的厚度的比率。在此情況下，導(dǎo)電層50可形成圖案，該圖案可局部地沉積在下電極40的頂表面上并且可彼此分開。另外，每個導(dǎo)電層50可具有圓化的邊緣E。例如，導(dǎo)電層50的邊緣部分可通過在PVD工藝中會發(fā)生的垂懸(overhang)現(xiàn)象而圓化。此外，由于存在下部磁圖案FP的垂懸部分，所以每個下部磁圖案FP可具有朝向其底部急劇減小的寬度。
[0072]在示例實施方式中，如圖2D所示，每個導(dǎo)電層50可從下電極40的頂表面延伸到絕緣間隔物33的側(cè)壁。例如，每個導(dǎo)電層50可包括分別覆蓋下電極40的頂表面和側(cè)表面的主體部分50b和邊緣部分50e。導(dǎo)電層50的邊緣部分50e的厚度可從下電極40的頂表面朝向下電極40的底部減小。
[0073]在其它示例實施方式中，如圖2F所示，導(dǎo)電層50可以不伸出絕緣間隔物33的側(cè)壁，而是替代地可選擇性形成在下電極40的頂表面上。在一個方面，導(dǎo)電層50可僅形成在相應(yīng)的下電極40 (和存在的絕緣間隔物33)的頂表面上。例如，如果下電極40具有高的寬高比或下電極40的側(cè)壁與絕緣模制圖案35的頂表面之間的角度增大，則即將形成在絕緣間隔物33上的導(dǎo)電層50的厚度可減小。
[0074]另外，導(dǎo)電圖案50在下電極40的頂表面上的沉積厚度t可小于相鄰形成的下電極40之間的最小間隔S。例如，導(dǎo)電層50在下電極40的頂表面上的沉積厚度t可在大
約50A至500A的范圍，彼此相鄰設(shè)置的下電極40之間的最小間隔s可在大約100A至1000人的范圍。
[0075]此外，作為具有不良臺階覆蓋率的沉積工藝的結(jié)果，與導(dǎo)電層50相同的材料可沉積在絕緣模制圖案35的暴露在下電極40之間的至少一部分頂表面上。例如，剩余層51可局部地形成在絕緣模制圖案35的所述頂表面上。在此，在具有不良臺階覆蓋率的沉積工藝期間，導(dǎo)電層50可以不沉積在下電極40的傾斜側(cè)壁上，由此剩余層51可與導(dǎo)電層50分開。另外，由于絕緣間隔物33提供在下電極40的側(cè)壁上，所以能夠基本上防止下電極40之間的短路，否則剩余層51的存在會導(dǎo)致下電極40之間的短路。
[0076]在示例實施方式中，導(dǎo)電層50可包括釕(Ru)、鉭(Ta)、鈀(Pd)、鈦(Ti)、鉬(Pt)、銀(Ag)、金(Au)和銅(Cu)中的至少一種。在其它實施方式中，每個導(dǎo)電層50可包括存儲元件。例如，導(dǎo)電圖案50可包括相變材料(例如，硫族化物)、鈣鈦礦化合物、過渡金屬氧化物、磁性材料、鐵磁材料或反鐵磁材料。
[0077]參考圖2E，在形成導(dǎo)電層50之后，絕緣間隙填充層60可形成為填充下電極40與導(dǎo)電層50之間的空間。[0078]絕緣間隙填充層60的形成可包括形成絕緣層以填充下電極40與導(dǎo)電層50之間的空間，并且平坦化該絕緣層以暴露導(dǎo)電層50的頂表面。在示例實施方式中，利用具有優(yōu)良臺階覆蓋性能的沉積技術(shù)(例如，利用CVD或ALD工藝)可執(zhí)行絕緣層的形成。該絕緣層的平坦化可以利用化學(xué)機械拋光(CMP)工藝或干法回蝕工藝來執(zhí)行。
[0079]在示例實施方式中，作為平坦化工藝的結(jié)果，絕緣間隙填充層60可具有與導(dǎo)電層50的頂表面基本共面的頂表面。絕緣間隙填充層60可形成為與導(dǎo)電層50的側(cè)壁直接接觸。在其它實施方式中，絕緣間隙填充層60可與絕緣間隔物33直接接觸。
[0080]絕緣間隙填充層60可以由高密度等離子體(HDP)氧化物、TEOS (正硅酸乙酯)、PE-TEOS (等離子體增強正硅酸乙酯)、O3-TEOS (O3-正硅酸乙酯)、USG (未摻雜的硅酸鹽玻璃)、PSG (磷硅酸鹽玻璃)、BSG (硼硅酸鹽玻璃)、BPSG (硼磷硅酸鹽玻璃)、FSG (氟化物硅酸鹽玻璃)、S0G (旋涂玻璃)、T0SZ (Tonen Sila Zene)或其任意組合形成。備選地，絕緣間隙填充層60可以由硅氮化物、硅氮氧化物或其它適當(dāng)?shù)牡蚹電介質(zhì)形成。
[0081 ] 在形成絕緣間隙填充層60之后，上部導(dǎo)電元件可形成為電連接到導(dǎo)電層50。在示例實施方式中，上部導(dǎo)電元件可以是第二線70，其可沿著第二方向或沿著交叉第一線20的方向延伸。備選地，如圖2F所示，上部導(dǎo)電元件可包括接觸插塞65，其可穿過層間絕緣層63連接到導(dǎo)電層50。
[0082]圖3是電路圖，示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的存儲單元陳列。
[0083]參考圖3，多個單位存儲單元MC可以二維或三維地布置。單位存儲單元MC可提供為將字線WL連接到位線BL。每個單位存儲單元MC可包括磁存儲元件ME和選擇元件SE。選擇元件SE和磁存儲元件ME可以彼此串聯(lián)電連接。磁存儲元件ME可以提供為將位線BL連接到選擇元件SE，選擇元件SE可以提供為連接磁存儲元件ME和字線WL。
[0084]磁存儲元件ME可包括磁隧道結(jié)(MTJ)。選擇元件SE可配置為選擇性控制穿過磁隧道結(jié)的電流。例如，選擇元件SE可以是二極管、PNP雙極晶體管、NPN雙極晶體管、NMOS場效應(yīng)晶體管和PMOS場效應(yīng)晶體管的其中之一。
[0085]如果選擇元件SE是三端器件，諸如雙極晶體管或MOS場效應(yīng)晶體管，則存儲單元陳列可還包括連接到例如晶體管的源電極的源極線SL。另外，源極線SL可提供在兩條相鄰的字線WL之間，并且被兩個相鄰的晶體管共用。
[0086]圖4是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的平面圖。圖5是截面圖，示出分別沿著圖4的線1-I和ΙΙ-ΙI截取的垂直截面。[0087]參考圖4和圖5，器件隔離圖案102可形成在半導(dǎo)體基板100上。半導(dǎo)體基板100可以是硅晶片、鍺晶片和/或硅-鍺晶片。器件隔離圖案102可形成為限定有源線圖案ALP。在平面圖中，有源線圖案ALP和器件隔離圖案102可交替布置。如圖4所示，在平面圖中，器件隔離圖案102和有源線圖案ALP可沿著第一方向彼此平行地延伸。器件隔離圖案102和有源線圖案ALP可在第二方向上彼此交替地布置。有源線圖案ALP可被摻雜以具有第一導(dǎo)電類型。
[0088]隔離凹槽區(qū)104i可形成為交叉有源線圖案ALP和器件隔離圖案102。隔離凹槽區(qū)104i可在平面圖中沿著第二方向延伸，每個隔離凹槽區(qū)104i可類似溝槽成形(如圖5左側(cè)所示)。隔離凹槽區(qū)104i可將每個有源線圖案ALP分離成單元有源部分CA。每個單元有源部分CA可以是位于彼此相鄰的一對隔離凹槽區(qū)104i之間的一部分有源線圖案ALP。例如，每個單元有源部分CA可由彼此相鄰的一對器件隔離圖案102和彼此相鄰的一對隔離凹槽區(qū)104i限定。在平面圖中，單元有源部分CA可以成行且成列地布置。每行單元有源部分CA可以沿著第一方向布置，每列單元有源部分CA可以沿著第二方向布置在一對隔離凹槽區(qū)104i之間。
[0089]如圖4和圖5所示，至少一個柵凹槽區(qū)104c可以形成為交叉其中一列單元有源部分CA。柵凹槽區(qū)104c可平行于隔離凹槽區(qū)104i延伸，并且每個柵凹槽區(qū)104c可以類似于溝槽成形。在示例實施方式中，一對柵凹槽區(qū)104c可以形成為交叉一列單元有源部分CA。在此情況下，一對單元晶體管可以形成在每個單元有源部分CA上。
[0090]柵凹槽區(qū)104c可以形成為具有與隔離凹槽區(qū)104i的深度基本類似的深度。柵凹槽區(qū)104c的寬度可以與隔離凹槽區(qū)104i的寬度相同或不同。柵凹槽區(qū)104c和隔離凹槽區(qū)104i的每個的深度可小于器件隔離圖案102的底表面的深度。
[0091 ] 單元柵電極CG可以分別提供于柵凹槽區(qū)104c中，單元柵電介質(zhì)106c可以提供在單元柵電極CG和柵凹槽區(qū)104c之間。單元柵電極CG可沿著第二方向延伸或橫過有源線圖案ALP，每個單元柵電極CG可以類似線一樣地成形。具有單元柵電極CG的單元晶體管可利用基板100的通過柵凹槽區(qū)104c被凹入的一部分作為其溝道區(qū)。
[0092]隔離柵電極IG可以分別提供于隔離凹槽區(qū)104i中，隔離柵電介質(zhì)106i可以分別提供在隔離柵電極IG和隔離凹槽區(qū)104i之間。隔離柵電極IG可沿著第二方向延伸并且類似于線一樣地成形。
[0093]柵硬掩模圖案108可以分別提供在單元柵電極CG和隔離柵電極IG上。柵硬掩模圖案108可以分別提供于柵凹槽區(qū)104c和隔離凹槽區(qū)104i中。柵硬掩模圖案108可具有與半導(dǎo)體基板100的頂表面基本共面的頂表面。
[0094]在半導(dǎo)體存儲器件運行時，隔離電壓可以施加到至少一個隔離柵電極IG。這幫助基本防止在隔離凹槽區(qū)104i的內(nèi)表面上形成無意的溝道區(qū)。例如，靠近每個隔離柵電極IG定位的隔離溝道區(qū)可以通過隔離電壓被斷開。因此，每個有源線圖案ALP中的單元有源部分CA可以彼此電分離。例如，如果有源線圖案ALP是P型，則隔離電壓可以是接地電壓或負(fù)電壓。
[0095]例如，單元柵電極CG可包括摻雜半導(dǎo)體材料(例如，摻雜娃)、金屬(例如，鶴、招、鈦和/或鉭)、導(dǎo)電金屬氮化物(例如，鈦氮化物、鉭氮化物和/或鎢氮化物)和金屬-半導(dǎo)體化合物(例如，金屬硅化物)中的至少一種。在示例實施方式中，隔離柵電極IG可以由與單元柵電極CG相同的材料形成。單元柵電介質(zhì)106c和隔離柵電介質(zhì)104i可包括氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)、氮氧化物(例如，硅氮氧化物)和高k電介質(zhì)(例如，絕緣金屬氧化物，(諸如鉿氧化物或鋁氧化物))中的至少一種。柵硬掩模圖案108可包括氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)、和/或氮氧化物(例如，硅氮氧化物)。
[0096]第一摻雜區(qū)I IOa可以形成在每個單元柵電極CG —側(cè)的每個單元有源部分CA中，第二摻雜區(qū)IlOb可以形成在每個單元柵電極CG另一(相反)側(cè)的每個單元有源部分CA中。在示例實施方式中，第一摻雜區(qū)I IOa可以形成在一對單元柵電極CG之間的每個單元有源部分CA中，一對第二摻雜區(qū)IlOb可以形成在每個單元有源部分CA的外圍部分中，所述一對單元柵電極CG設(shè)置在該對第二摻雜區(qū)IlOb之間。例如，形成在每個單元有源部分CA中的一對單元晶體管可共用第一摻雜區(qū)110a。第一摻雜區(qū)IlOa和第二摻雜區(qū)IlOb可用作單元晶體管的源/漏極區(qū)。第一摻雜區(qū)IlOa和第二摻雜區(qū)IlOb可以被摻雜以具有不同于單元有源部分CA的第一導(dǎo)電類型的第二導(dǎo)電類型。第一導(dǎo)電類型和第二導(dǎo)電類型之一可以是η型，另一個是P型。
[0097]參考圖4和圖5，第一層間絕緣層125可形成在半導(dǎo)體基板100上。源極線SL可以形成為填充源極溝槽，該源極溝槽可以形成在第一層間絕緣層125中。源極線SL可沿著第二方向延伸。每條源極線SL可以電連接到沿著第二方向布置的第一摻雜區(qū)110a。源極線SL的頂表面可以與第一層間絕緣層125的頂表面基本共面。例如，源極線SL可包括摻雜半導(dǎo)體材料(例如，摻雜硅)、金屬(例如，鎢、鋁、鈦和/或鉭)、導(dǎo)電金屬氮化物(例如，鈦氮化物、鉭氮化物和/或鎢氮化物)和金屬-半導(dǎo)體化合物(例如，金屬硅化物)中的至少一種。
[0098]蓋層間絕緣層127可以提供在第一層間絕緣層125上。蓋層間絕緣層127可以形成為覆蓋源極線SL的頂表面。如果源極線SL包括金屬，則蓋層間絕緣層127可以由能夠基本防止金屬原子從源極線SL擴散到第二層間絕緣層130的絕緣材料形成。另外，蓋層間絕緣層127可以由相對于第一層間絕緣層125具有蝕刻選擇性的絕緣材料形成。例如，第一層間絕緣層125可以由氧化物(例如，硅氧化物)形成，蓋層間絕緣層127可以由氮化物(例如，硅氮化物)和/或氮氧化物(例如，硅氮氧化物)形成。
[0099]第二層間絕緣層130可以提供在蓋層間絕緣層127上。第二層間絕緣層130可以由氧化物(例如，硅氧化物)形成。
[0100]接觸插塞135可以提供為穿透第二層間絕緣層130、蓋層間絕緣層127和第一層間絕緣層125。接觸插塞135可以分別電連接到第二摻雜區(qū)110b。在示例實施方式中，歐姆圖案(未示出)可以提供在接觸插塞135和第二摻雜區(qū)IlOb之間以及在源極線SL和第一摻雜區(qū)IlOa之間。歐姆圖案可包括金屬-半導(dǎo)體化合物，諸如金屬硅化物(例如，鈷硅化物或鈦硅化物)。
[0101]如圖4和圖5所示，絕緣模制圖案145可以設(shè)置在第二層間絕緣層130上。
[0102]下電極150可以分別提供于開口中，該開口穿過絕緣模制圖案145暴露接觸插塞135。下電極150可從絕緣模制圖案145的頂表面向上突出。在一些實施方式中，下電極150的最大寬度(例如，上部寬度)與下電極150的頂表面和絕緣模制圖案145的頂表面間的高度差的比率可在大約1:2至大約1:5的范圍。在示例實施方式中，隨著下電極150從絕緣模制圖案145的頂表面突出的部分的長度增大，數(shù)據(jù)存儲層DS可在下電極143上更容易地彼此分開。[0103]此外，下電極150的寬度可從絕緣模制圖案145的頂表面逐漸減小。換句話說，下電極150的上部寬度可大于其下部寬度。因此，下電極150可具有一側(cè)壁，該側(cè)壁布置為相對于半導(dǎo)體基板100的頂表面成一角度。下電極150的側(cè)壁和絕緣模制圖案145的頂表面可以形成銳角。例如，下電極150的側(cè)壁可相對于絕緣模制圖案145的頂表面形成大約45至90度(更優(yōu)選地，大約60至80度)的角度。
[0104]另外，絕緣間隔物143可提供在下電極150的側(cè)壁上。絕緣間隔物143可由相對于絕緣模制圖案145具有蝕刻選擇性的絕緣材料形成。
[0105]在示例實施方式中，數(shù)據(jù)存儲層DS可分別提供在下電極150上。數(shù)據(jù)存儲層DS可分別耦接到下電極150。例如，數(shù)據(jù)存儲層DS可分別通過下電極150和接觸插塞135電耦接到第二摻雜區(qū)110b。如圖4所示，數(shù)據(jù)存儲層DS可在平面圖中成行且成列地布置。
[0106]數(shù)據(jù)存儲層DS可利用具有不良臺階覆蓋性能的沉積技術(shù)(諸如，物理氣相沉積(PVD)工藝)形成。
[0107]更詳細(xì)地，如參考圖2D所描述的，數(shù)據(jù)存儲層DS可包括覆蓋下電極150的頂表面的主體部分和覆蓋側(cè)壁間隔物143的側(cè)表面的邊緣部分。數(shù)據(jù)存儲層DS的主體部分可形成為具有一厚度，該厚度小于下電極150之間的最小間隔的一半。數(shù)據(jù)存儲層DS的邊緣部分的厚度可朝向下電極150的底部減小。作為PVD工藝的結(jié)果，數(shù)據(jù)存儲層DS可具有在下電極150的上部拐角附近圓化的輪廓或圓化的邊緣。
[0108]另外，剩余數(shù)據(jù)存儲層DS’可保留在相鄰的下電極150之間的絕緣模制圖案145上。剩余數(shù)據(jù)存儲層DS’可由與數(shù)據(jù)存儲層DS相同的材料形成，剩余數(shù)據(jù)存儲層DS’可比提供在下電極150的頂表面上的數(shù)據(jù)存儲層DS薄。
[0109]數(shù)據(jù)存儲層DS可由配置為在其中儲存數(shù)據(jù)的至少一種材料形成。例如，數(shù)據(jù)存儲層DS可包括至少一種可變電阻材料，其電阻能夠通過穿過其的電流而被選擇性改變。另夕卜，數(shù)據(jù)存儲層DS可形成為具有單層或多層結(jié)構(gòu)。
[0110]在示例實施方式中，數(shù)據(jù)存儲層DS可具有多層結(jié)構(gòu)，其電阻能夠利用穿過其的電流的自旋轉(zhuǎn)移矩效應(yīng)而改變。例如，數(shù)據(jù)存儲層DS可具有配置為表現(xiàn)出磁致電阻性能的多層結(jié)構(gòu)，并且包括至少一種鐵磁材料和/或至少一種反鐵磁材料。
[0111]在其它示例實施方式中，數(shù)據(jù)存儲層DS可包括相變材料(例如，硫族化物)，其晶態(tài)能夠通過穿過其的電流的量而改變。例如，數(shù)據(jù)存儲層DS可包括銻(Sb)、碲(Te )和硒(Se )中的至少一種。在示例實施方式中，數(shù)據(jù)存儲層DS可包括二元硫?qū)倩衔?例如，GaSb,InSb, InSe, Sb2Te3 或 GeTe)、三元硫?qū)倩衔?例如，GeSbTe, GaSeTe, InSbTe, SnSb2Te4 或InSbGe )和四元硫?qū)倩衔?例如，AgInSbTe ,(GeSn) SbTe、GeSb (SeTe )或 Te81Ge15Sb2S2)中的至少一種。
[0112]在其它實施方式中，數(shù)據(jù)存儲層DS可包括其電阻狀態(tài)能夠通過施加特定電壓到其兩端而可逆地轉(zhuǎn)變成兩個不同值的其中之一的至少一種材料。例如，數(shù)據(jù)存儲層DS可包括表現(xiàn)出鈣鈦礦結(jié)晶相的絕緣材料和過渡金屬氧化物中的至少一種。例如，表現(xiàn)出鈣鈦礦結(jié)晶相的絕緣材料可以是ABO3結(jié)構(gòu)(諸如，PbZrTiO3、PrCaMnO3、鈣摻雜的(Ba，Sr )TiO3、和SrZrO3)的絕緣材料，但是發(fā)明構(gòu)思的示例實施方式可以不限于此。過渡金屬氧化物可以包括以下材料的至少一種:鈮氧化物、鈦氧化物、鎳氧化物、鋯氧化物、釩氧化物、PCMO ((Pr, Ca) MnO3)、銀-鈦氧化物、鋇_銀_鈦氧化物、銀_錯氧化物、鋇_錯氧化物和鋇-鍶-鋯氧化物。
[0113]在示例實施方式中，數(shù)據(jù)存儲層DS可包括層疊在下電極上的多個磁性層。這將參考圖6、圖7A至圖7C、圖8和圖9被更詳細(xì)地描述。
[0114]參考圖4和圖5，絕緣間隙填充層160可形成為填充下電極150和數(shù)據(jù)存儲層DS之間的空間。絕緣間隙填充層160可形成為與每個數(shù)據(jù)存儲層DS的至少一部分直接接觸。另外，絕緣間隙填充層160可具有與數(shù)據(jù)存儲層DS的頂表面基本共面的頂表面。絕緣間隙填充層160可與覆蓋下電極150的側(cè)壁的絕緣隔離物143直接接觸，并且覆蓋剩余數(shù)據(jù)存儲層DS’。
[0115]第三層間絕緣層165可提供在數(shù)據(jù)存儲層DS和絕緣間隙填充層160上。第三層間絕緣層165可形成為具有單層或多層結(jié)構(gòu)。
[0116]在一些實施方式中，位線BL可提供于穿過第三層間絕緣層165形成的溝槽中。位線BL可與數(shù)據(jù)存儲層DS的頂表面直接接觸。在平面圖中，位線BL可與有源線圖案ALP交疊。在其它示例實施方式中，上電極(未示出)，代替位線BL，可分別連接到數(shù)據(jù)存儲層DS。
[0117]圖6是圖5的部分A的放大截面圖，更詳細(xì)地示出了根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件。
[0118]參考圖6，每個數(shù)據(jù)存儲層DS可包括磁隧道結(jié)，該磁隧道結(jié)具有多個磁性層和設(shè)置在其間的隧道勢壘層TB。磁性層之一可以是具有固定的磁化方向的參考磁性層RL。磁性層中的另一層可以是自由磁性層FL，其磁化方向能夠通過外部磁場而容易地改變。另外，數(shù)據(jù)存儲層DS可還包括提供在最上面的一層磁性層上的蓋電極層CE。
[0119]磁隧道結(jié)的電阻在參考層和自由層的磁化方向彼此反平行時可以比它們彼此平行時大得多。換句話說，磁隧道結(jié)的電阻可以通過改變自由層的磁化方向而被控制。磁隧道結(jié)的此電阻特性可以用作在圖3的每個存儲單元MC中的數(shù)據(jù)存儲層DS的數(shù)據(jù)存儲機制。
[0120]在一些實施方式中，如參考圖5所描述的，數(shù)據(jù)存儲層DS可包括分別覆蓋下電極的頂表面和側(cè)表面的主體部分和邊緣部分。邊緣部分的厚度可朝向下電極150的底部減小。邊緣部分暴露設(shè)置在下電極150的側(cè)壁上的絕緣間隔物143。在示例實施方式中，數(shù)據(jù)存儲層DS的最低點可以位于下電極150的最高點的下面。
[0121]更詳細(xì)地，參考磁性層RL可以形成為與下電極150直接接觸，并且包括分別覆蓋下電極150的頂表面和側(cè)表面的主體部分和邊緣部分。自由磁性層FL可以與下電極150間隔開地形成，隧道勢壘層TB可以設(shè)置在參考磁性層RL的主體部分上。自由磁性層FL和隧道勢壘層TB可覆蓋參考磁性層RL的邊緣部分的至少一部分，但是參考磁性層RL和自由磁性層FL可以彼此間隔開地形成。蓋電極層CE可以與參考磁性層RL間隔開地形成。參考磁性層RL、自由磁性層FL、隧道勢壘層TB和蓋電極層CE中的每個可以利用具有不良臺階覆蓋性能的沉積工藝形成，由此可具有圓化的拐角。
[0122]絕緣間隙填充層160可以形成為填充數(shù)據(jù)存儲層DS之間的空間并且與絕緣間隔物143直接接觸。因此，剩余數(shù)據(jù)存儲層DS’可以位于絕緣間隙填充層160下面并且與數(shù)據(jù)存儲層DS分開或隔離。在示例實施方式中，絕緣間隙填充層160可以形成為在其中具有空氣間隙161。換句話說，空氣間隙可以提供在數(shù)據(jù)存儲層DS之間。
[0123]此外，絕緣間隙填充層160可以與數(shù)據(jù)存儲層DS的側(cè)壁直接接觸。例如，絕緣間隙填充層160可以與構(gòu)成每個數(shù)據(jù)存儲層DS的參考磁性層RL、自由磁性層FL以及隧道勢壘層TB中的至少一個直接接觸。
[0124]圖7A至圖7C是圖6的部分B的放大截面圖，更詳細(xì)地示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的存儲元件。
[0125]參考圖7A，數(shù)據(jù)存儲層DS可包括磁隧道結(jié)MTJ。磁隧道結(jié)可包括參考磁性層HRL、自由磁性層HFL和設(shè)置在其間的隧道勢壘層TB。
[0126]參考磁性層HRL可具有固定的磁化方向，自由磁性層HFL的磁化方向可轉(zhuǎn)變?yōu)槠叫谢蚍雌叫杏趨⒖即判詫親RL的磁化方向。在不例實施方式中，參考磁性層HRL和自由磁性層HFL可具有面內(nèi)磁化方向或可平行于隧道勢壘層TB。
[0127]當(dāng)自由磁性層HFL的磁化方向平行于參考磁性層HRL的磁化方向時，數(shù)據(jù)存儲層DS可具有第一電阻。當(dāng)自由磁性層HFL的磁化方向反平行于參考磁性層HRL的磁化方向時，數(shù)據(jù)存儲層DS可具有大于第一電阻的第二電阻。在電阻上的此差異可以用作數(shù)據(jù)存儲層DS的數(shù)據(jù)存儲機制。在示例實施方式中，自由磁性層HFL的磁化方向可以在編程步驟中利用電子的自旋扭矩轉(zhuǎn)移現(xiàn)象而改變。
[0128]參考磁性層HRL和自由磁性層HFL可包括鐵磁材料。參考磁性層HRL可還包括釘扎參考磁性層HRL中的鐵磁材料的磁化方向的反鐵磁材料。隧道勢壘層TB可包括鎂氧化物、鈦氧化物、招氧化物、鎂-鋅氧化物和鎂-硼氧化物中的至少一種。
[0129]如圖7B所示，數(shù)據(jù)存儲層DS的磁隧道結(jié)可包括垂直參考磁性層PRL、垂直自由磁性層PFL和插置在其間的隧道勢壘層PTB。垂直參考磁性層PRL可具有固定的磁化方向，而垂直自由磁性層PFL可具有能夠轉(zhuǎn)變?yōu)槠叫谢蚍雌叫杏诖怪眳⒖即判詫覲RL的磁化方向的磁化方向。在不例實施方式中，垂直參考磁性層PRL和垂直自由磁性層PFL可以配置為具有基本垂直于隧道勢魚PTB的磁化方向。
[0130]垂直參考磁性層PRL和垂直自由磁性層PFL可包括垂直磁性材料(例如，CoFeTb,CoFeGd或CoFeDy)、具有Lltl結(jié)構(gòu)的垂直磁性材料、具有六方緊密堆積(HCP)結(jié)構(gòu)的CoPt和垂直磁結(jié)構(gòu)中的至少一種。具有Lltl結(jié)構(gòu)的垂直磁性材料可包括具有Lltl結(jié)構(gòu)的FePt、具有Ll0結(jié)構(gòu)的FePcU具有Llci結(jié)構(gòu)的CoPd和具有Llci結(jié)構(gòu)的CoPt中的至少一種。垂直磁結(jié)構(gòu)可包括交替且重復(fù)層疊的磁性層和非磁性層。例如，垂直磁結(jié)構(gòu)可包括(Co/Pt)n、(CoFe/Pt) n、(CoFe/Pd) n> (Co/Pd) η> (Co/Ni) η> (CoNi/Pt) η> (CoCr/Pt)n 和(CoCr/Pd) η 中的至少一種，其中下標(biāo)η表示層疊數(shù)。在此，垂直參考磁性層PRL可以比垂直自由磁性層PFL厚，和/或垂直參考磁性層PRL可具有比垂直自由磁性層PFL的矯頑力高的矯頑力。隧道勢壘PTB可包括鎂氧化物、鈦氧化物、招氧化物、鎂-鋅氧化物和鎂-硼氧化物中的至少一種。
[0131]根據(jù)圖7C所示的實施方式，數(shù)據(jù)存儲層DS可包括第一磁隧道結(jié)和第二磁隧道結(jié)。
[0132]例如，數(shù)據(jù)存儲層DS可包括順序?qū)盈B的第一參考磁性層RL1、第一隧道勢壘層TBU自由磁性層FL、第二隧道勢壘層ΤΒ2和第二參考磁性層RL2。第一隧道勢壘層TBl和第二隧道勢壘層ΤΒ2可具有彼此不同的厚度。在數(shù)據(jù)存儲層DS中，第一參考磁性層RL1、第一隧道勢壘層TBl和自由磁性層FL可組成第一磁隧道結(jié)。自由磁性層FL、第二隧道勢壘層ΤΒ2和第二參考磁性層RL2可組成第二磁隧道結(jié)。
[0133]第一參考磁性層RLl和第二參考磁性層RL2可具有固定的磁化方向，自由層FL可具有能夠轉(zhuǎn)變?yōu)槠叫谢蚍雌叫杏诘谝粎⒖即判詫覴Ll和第二參考磁性層RL2的磁化方向的磁化方向。第一參考磁性層RLl、第二參考磁性層RL2和自由磁性層FL的磁化方向可以基本平行或垂直于第一隧道勢壘層TBl和第二隧道勢壘層TB2的頂表面。
[0134]圖8是圖5的部分A的放大截面圖，更詳細(xì)地示出根據(jù)發(fā)明構(gòu)思的其它示例實施方式的磁存儲器件。
[0135]在一些實施方式中，本公開的原理能夠應(yīng)用于面內(nèi)STT-RAM器件和垂直STT-RAM器件，或應(yīng)用于面內(nèi)STT-RAM器件和垂直STT-RAM器件的組合(例如，在其中自由層具有高的垂直各向異性同時自由層的平衡磁矩保持在面內(nèi)的器件)。這種器件的一個示例可以在美國專利N0.6，992，359中看到，其內(nèi)容通過引用整體結(jié)合在此。
[0136]根據(jù)圖8所示的實施方式，如果下電極150的最大寬度與下電極150從絕緣模制圖案143的頂表面突出的高度的比率增大，則數(shù)據(jù)存儲層DS可以容易地定位在下電極150上，相鄰的數(shù)據(jù)存儲層DS可以容易地彼此分開。在此情況下，數(shù)據(jù)存儲層DS可以不形成在絕緣間隔物143的側(cè)壁(或下電極150的側(cè)壁)上而是定位在下電極150的頂表面上。此外，數(shù)據(jù)存儲層DS可以形成為在下電極150的上部拐角附近具有圓化的拐角或圓化的邊緣。
[0137]在本實施方式中，如參考圖6所描述，每個數(shù)據(jù)存儲層DS可包括可順序地層疊在下電極150上的參考磁性層RL、隧道勢壘層TB和自由磁性層FL。
[0138]圖9是圖5的部分A的放大截面圖，更詳細(xì)地示出了根據(jù)發(fā)明構(gòu)思的其它示例實施方式的磁存儲器件。
[0139]參考圖9，下電極150可以形成為具有比底部寬度大的頂部寬度并且形成為具有圓化的側(cè)壁或彎曲的側(cè)壁。如參考圖6所描述，數(shù)據(jù)存儲層DS可包括主體部分和邊緣部分，該主體部分覆蓋下電極150的頂表面，該邊緣部分覆蓋下電極150的側(cè)表面。邊緣部分的厚度朝向下電極150的底部減小。邊緣部分可暴露設(shè)置在下電極150的側(cè)壁上的絕緣間隔物143。數(shù)據(jù)存儲層DS可包括可順序地層疊在下電極150上的參考磁性層RL、隧道勢壘層TB和自由磁性層FL。自由磁性層FL可以形成為與位線BL或連接到位線BL的接觸插塞直接接觸。
[0140]圖10至圖16是截面圖，示出根據(jù)發(fā)明構(gòu)思的示例實施方式的磁存儲器件的制造方法。
[0141]參考圖4和圖10，器件隔離圖案102可以形成在半導(dǎo)體基板100上以限定有源線圖案ALP。有源線圖案ALP可以形成為沿著第一方向延伸。
[0142]有源線圖案ALP和器件隔離圖案102可以被圖案化以形成沿著垂直于第一方向的第二方向延伸的柵凹槽區(qū)104c和隔離凹槽區(qū)104i。每個隔離凹槽區(qū)104i可以形成為將每個有源線圖案ALP分成多個單元有源部分CA。柵凹槽區(qū)104c可以形成為交叉單元有源部分CA。柵凹槽區(qū)104c和隔離凹槽區(qū)104i的每個可形成為具有小于器件隔離圖案102的底表面的深度的深度。
[0143]單元柵電介質(zhì)106c可以形成在每個柵凹槽區(qū)104c的內(nèi)表面上以具有基本均勻的厚度。隔離柵電介質(zhì)106i可以形成在每個隔離凹槽區(qū)104i的內(nèi)表面上以具有基本均勻的厚度。在示例實施方式中，單元柵電介質(zhì)106c和隔離柵電介質(zhì)106i可以利用相同的工藝同時形成。
[0144]此后，導(dǎo)電層可以形成為填充凹槽區(qū)104c和104i。導(dǎo)電層可以被蝕刻以在每個柵凹槽區(qū)104c中形成單元柵電極CG并且在每個隔離凹槽區(qū)104i中形成隔離柵電極IG。單元柵電極CG和隔離柵電極IG可以凹入以具有低于半導(dǎo)體基板100的頂表面的頂表面。[0145]硬掩模層可以形成在半導(dǎo)體基板100上以填充提供有單元柵電極CG和隔離柵電極IG的凹槽區(qū)104c和104i。硬掩模層可以被平坦化以在凹槽區(qū)104c和104i中形成柵硬掩模圖案108。
[0146]摻雜劑可以被注入到單元有源部分CA在單元柵電極CG兩側(cè)的部分中以形成第一摻雜區(qū)IlOa和第二摻雜區(qū)110b。第一摻雜區(qū)IlOa和第二摻雜區(qū)IlOb可以形成為具有比單元柵電極CG的底表面高的底表面。
[0147]參考圖11，第一層間絕緣層125可以形成在半導(dǎo)體基板100上。第一層間絕緣層125可以被圖案化以形成源極溝槽。導(dǎo)電層可以形成為填充源極溝槽，然后導(dǎo)電層可以被平坦化以暴露第二層間絕緣層125并且在源極溝槽中形成源極線SL。源極線SL可以連接到第一摻雜區(qū)110a。
[0148]此后，蓋層間絕緣層127可以形成在第一層間絕緣層125和源極線SL上。第二層間絕緣層130可以形成在蓋層間絕緣層127上。接觸插塞135可以穿過第二層間絕緣層130、蓋層間絕緣層127和第一層間絕緣層125形成。接觸插塞135可以分別電連接到第二摻雜區(qū)110b。
[0149]參考圖12，具有暴露接觸插塞135的開口的絕緣模制層140可以形成在第二層間絕緣層130上。
[0150]在示例實施方式中，絕緣模制層140可以形成為具有單層結(jié)構(gòu)。備選地，絕緣模制層140可以形成為具有包括多層絕緣層的多層結(jié)構(gòu)，其可以交替地一層層疊在另一層上，該多層絕緣層中的至少一層具有相對于其它絕緣層的蝕刻選擇性。例如，如圖2F所示，絕緣模制層140可包括蝕刻停止層。在其它示例實施方式中，絕緣模制層140可以由摻雜的絕緣層(例如，磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、硼磷硅酸鹽玻璃(BPSG))形成，絕緣模制層140的下部分和上部分可以形成為具有彼此不同的摻雜濃度。
[0151]在示例實施方式中，絕緣模制層140可以形成為具有大約500A至大約2000A的厚度。絕緣模制層140可以利用具有優(yōu)良臺階覆蓋性能的沉積工藝形成。例如，絕緣模制層140可以利用化學(xué)氣相沉積工藝形成。
[0152]絕緣模制層140可以被圖案化以形成暴露接觸插塞135的開口 141。例如，開口141的形成可包括在絕緣模制層140上形成掩模圖案(未示出)，和利用掩模圖案作為蝕刻掩模各向異性地蝕刻絕緣模制層140以暴露接觸插塞135，如參考圖2A所述。開口 141可以形成為具有孔形狀。
[0153]作為各向異性蝕刻工藝的結(jié)果，每個開口 141可以形成為具有小于頂部寬度Wt的底部寬度WB。例如，開口 141的頂部寬度Wt可在大約IOnm至大約60nm的范圍，開口 141的底部寬度Wb可在大約IOnm至大約50nm的范圍。開口 141的頂部寬度Wt可以基本等于或小于開口 141之間的間隔。例如，開口 141的頂部寬度Wt可在大約IOnm至大約60nm的范圍，開口 141之間的間隔可在大約IOnm至大約IOOnm的范圍。
[0154]每個開口 141的寬度可從它的頂端逐漸減小。換句話說，每個開口 141可具有傾斜側(cè)壁。在示例實施方式中，開口 141的側(cè)壁和半導(dǎo)體基板10的頂表面可形成大約45-90度的銳角，或優(yōu)選地大約60-80度的銳角。
[0155]參考圖12，如參考圖2A所述，在形成開口 141之后，絕緣間隔物143可以形成在開口 141的內(nèi)壁上。絕緣隔離物143可由相對于絕緣模制層140具有蝕刻選擇性的絕緣材料形成。絕緣間隔物143可幫助基本防止下電極150之間的短路發(fā)生，下電極150可在后續(xù)的步驟中形成。
[0156]參考圖13，下電極150可形成在提供有絕緣間隔物143的開口 141中。
[0157]如參考圖2B所述，通過在絕緣模制層140上沉積導(dǎo)電層以填充開口 141并且對該導(dǎo)電層執(zhí)行平坦化工藝，可形成下電極150。下電極150可分別連接到接觸插塞135。
[0158]在開口 141中，下電極150的頂部寬度可以大于其底部寬度。此外，下電極150可形成為具有從它的底端增大的寬度。換句話說，下電極150可具有一側(cè)壁，該側(cè)壁布置為相對于第二層間絕緣層130的頂表面成一角度。在其它實施方式中，下電極150的側(cè)壁可以被圓化并且傾斜，如圖9所示。
[0159]例如，下電極150的側(cè)壁和第二層間絕緣層130的頂表面可形成銳角。在示例實施方式中，該角度越小，越容易且有效地執(zhí)行將數(shù)據(jù)存儲層DS彼此分離的后續(xù)工藝。例如，下電極150的側(cè)壁與第二層間絕緣層130的頂表面之間的角度可在大約45至大約90度的范圍或在大約60至大約80度的范圍。
[0160]參考圖14，如參考圖2C所述，絕緣模制層140的頂表面可以垂直地凹進(jìn)以形成圍繞下電極150的下部分的絕緣模制圖案145。例如，下電極150的上部分可從絕緣模制圖案145的頂表面向上突出。在此，下電極150的側(cè)壁可以被絕緣間隔物143保護(hù)。換句話說，在絕緣模制層140的頂表面凹進(jìn)之后，一部分絕緣間隔物143可以被暴露。
[0161]在示例實施方式中，下電極150從絕緣模制圖案145的頂表面突出的部分可具有一高度，該高度大于下電極150的總高度的一半。下電極150的突出高度可以通過絕緣模制層140的凹進(jìn)深度來確定。根據(jù)發(fā)明構(gòu)思的示例實施方式，期望的是，下電極150的頂部寬度Dt與突出高度H的比率是高的。在示例實施方式中，Dt與H的比率可在大約1:2至大約1:5的范圍。
[0162]此外，下電極150的突出部分的側(cè)壁和絕緣模制圖案145的頂表面可以形成銳角。例如，其間的角度可在大約45度至大約90度的范圍，優(yōu)選地在大約60度至大約80度的范圍。
[0163]參考圖15，數(shù)據(jù)存儲層DS可以形成為彼此分開。在示例實施方式中，數(shù)據(jù)存儲層DS的形成可以利用沉積技術(shù)執(zhí)行，而不使用圖案化工藝。數(shù)據(jù)存儲層DS可以分別形成在下電極150上。
[0164]在示例實施方式中，數(shù)據(jù)存儲層DS的形成可包括順序地沉積多個層。如參考圖2D描述，構(gòu)成數(shù)據(jù)存儲層DS的層可以利用具有不良臺階覆蓋性能的沉積工藝形成。例如，數(shù)據(jù)存儲層DS可利用物理氣相沉積(PVD)工藝形成。
[0165]作為具有不良臺階覆蓋性能的沉積工藝的結(jié)果，數(shù)據(jù)存儲層DS可不連續(xù)地沉積在下電極150的突出部分和絕緣模制圖案145的頂表面上。由于這種不連續(xù)的沉積，數(shù)據(jù)存儲層DS能夠彼此間隔開地形成在下電極150上，而不用圖案化工藝。
[0166]根據(jù)發(fā)明構(gòu)思的示例實施方式，由于每個下電極150的寬度隨著與其頂端相距的距離增大而減小，所以沉積層的沉積速率可在下電極150的側(cè)壁處減小。在示例實施方式中，通過使用物理氣相沉積，數(shù)據(jù)存儲層DS可形成為具有大約10%或更小的臺階覆蓋率。在此情況下，數(shù)據(jù)存儲層DS可以分別局部地沉積在下電極150的頂表面上，并且可以彼此分開。[0167]另外，每個數(shù)據(jù)存儲層DS可具有圓化的邊緣。例如，數(shù)據(jù)存儲層DS的邊緣部分可通過在PVD工藝中會發(fā)生的懸垂(overhang)現(xiàn)象而圓化。
[0168]此外，如參考圖2D所述，每個數(shù)據(jù)存儲層DS可從下電極150的頂表面、圍繞絕緣間隔物143的側(cè)壁的上部分延伸。例如，每個數(shù)據(jù)存儲層DS可包括覆蓋下電極150的頂表面的主體部分和從主體部分延伸并覆蓋絕緣間隔物143的側(cè)壁的上部分的邊緣部分。數(shù)據(jù)存儲層DS的邊緣部分可具有朝向下電極150的底部減小的厚度。
[0169]另外，數(shù)據(jù)存儲層DS在下電極150的頂表面上的沉積厚度t可以小于彼此相鄰設(shè)置的下電極150之間的最小間隔S。例如，數(shù)據(jù)存儲層DS在下電極150的頂表面上的沉積厚度t可在大約50A至500人的范圍，彼此相鄰設(shè)置的下電極150之間的最小間隔S可在大約IOOA至丨OOOA的范圍。
[0170]此外，在用于形成數(shù)據(jù)存儲層DS的沉積工藝期間，由與數(shù)據(jù)存儲層DS相同的材料制成的層可沉積在絕緣模制圖案35的在下電極40之間暴露的頂表面上。例如，剩余數(shù)據(jù)存儲層DS’可以形成在絕緣模制圖案35的頂表面上。在此，在具有不良臺階覆蓋性能的沉積工藝期間，金屬層可以不沉積在下電極150的傾斜側(cè)壁上，由此剩余的數(shù)據(jù)存儲層DS’可以與數(shù)據(jù)存儲層DS電分離。
[0171]在示例實施方式中，如圖6所示，數(shù)據(jù)存儲層DS的形成可包括順序?qū)盈B參考磁性層RL、隧道勢壘層TB、自由磁性層FL和蓋電極層CE。參考層RL、隧道勢壘層TB、自由層FL和蓋電極層CE可以利用具有不良臺階覆蓋性能的沉積工藝形成，如上所述。
[0172]結(jié)果，雖然順序地或連續(xù)地執(zhí)行沉積工藝，但是參考磁性層RL、隧道勢壘層TB、自由磁性層FL和蓋電極層CE能夠局部地沉積在下電極150上。換句話說，沒有在具有磁性材料的數(shù)據(jù)存儲層DS上執(zhí)行包括光刻工藝和刻蝕工藝的額外圖案化工藝的必要性。這使得能夠減少在對數(shù)據(jù)存儲層DS執(zhí)行圖案化工藝時可能發(fā)生的技術(shù)困難，并且降低了半導(dǎo)體存儲器件的制造成本。
[0173]在示例實施方式中，在下電極150的頂表面上，參考磁性層RL、隧道勢壘層TB、自由磁性層FL和蓋電極層CE的總厚度t可以小于彼此相鄰的下電極40之間的最小間隔S，如圖15所示。
[0174]在其它實施方式中，數(shù)據(jù)存儲層DS的形成可包括順序地沉積第一參考層RL1、第一隧道勢壘層TBl、自由層FL、第二隧道勢壘層TB2和第二參考層RL2，如圖7C所示。在此，第一參考層RLl、第一隧道勢壘層TBl、自由層FL、第二隧道勢壘層TB2和第二參考層RL2可以利用具有不良臺階覆蓋性能的沉積工藝形成，如上所述。此外，如上所述，構(gòu)成數(shù)據(jù)存儲層DS的第一參考層RLl、第一隧道勢壘層TBl、自由層FL、第二隧道勢壘層TB2和第二參考層RL2的總厚度t可以小于彼此相鄰的下電極40之間的最小間隔S。
[0175]參考圖16，絕緣間隙填充層160可以形成為填充數(shù)據(jù)存儲層DS之間以及下電極150之間的空間。絕緣間隙填充層160可以形成在提供有剩余數(shù)據(jù)存儲層DS’的絕緣模制圖案145上。
[0176]如參考圖2E所述，絕緣間隙填充層160的形成可包括沉積絕緣層以填充下電極150和數(shù)據(jù)存儲層DS之間的空間、和平坦化該絕緣層以暴露數(shù)據(jù)存儲層DS的頂表面。
[0177]在示例實施方式中，作為平坦化工藝的結(jié)果，絕緣間隙填充層160可以形成為具有與數(shù)據(jù)存儲層DS的頂表面基本共面的頂表面。絕緣間隙填充層160可以與數(shù)據(jù)存儲層DS的側(cè)壁直接接觸。例如，如參考圖6所述，絕緣間隙填充層160可以與構(gòu)成每個數(shù)據(jù)存儲層DS的磁性層直接接觸。絕緣間隙填充層160可以與絕緣間隔物143直接接觸。在其它實施方式中，絕緣間隙填充層160可以形成為填充數(shù)據(jù)存儲層DS之間以及下電極150之間的空間并且覆蓋數(shù)據(jù)存儲層DS的頂表面。
[0178]參考圖5，第三層間絕緣層165可以形成在絕緣間隙填充層160上?？梢詧?zhí)行平坦化工藝以使得第三層間絕緣層165的頂表面基本平坦。
[0179]第三層間絕緣層165可以被圖案化以形成暴露數(shù)據(jù)存儲層DS的溝槽。該溝槽可沿著第一方向或平行于有源線圖案ALP延伸，并且暴露沿著第一方向布置的多個數(shù)據(jù)存儲層DS。
[0180]此后，導(dǎo)線層可以形成為填充溝槽，可以對導(dǎo)線層執(zhí)行平坦化工藝以暴露第三層間絕緣層165并且形成位線BL。
[0181]上文公開的半導(dǎo)體存儲器件可以利用各種不同的封裝技術(shù)來封裝。例如，根據(jù)前述實施方式的半導(dǎo)體存儲器件可以利用以下中任意一種封裝方式被封裝:層疊封裝(PoP)技術(shù)、球柵陣列(BGA)技術(shù)、芯片級封裝(CSP)技術(shù)、帶引線的塑料芯片載體封裝(PLCC)技術(shù)、塑料雙列直插式封裝(PDIP)技術(shù)、窩伏爾組件中管芯(die in waffle pack)技術(shù)、晶片形式管芯(die in wafer form)技術(shù)、板上芯片封裝(COB)技術(shù)、陶瓷雙列直插式封裝(CERDIP)技術(shù)、塑料四方扁平封裝(PQFP)技術(shù)、薄型四方扁平封裝(TQFP)技術(shù)、小外型封裝(small outline (SOIC))技術(shù)、收縮型小外形封裝(SSOP)技術(shù)、薄小外型封裝(thinsmall outline(TSOP))技術(shù)、系統(tǒng)級封裝(SIP)技術(shù)、多芯片封裝(MCP)技術(shù)、晶片級制造封裝(wafer-level fabricated package (WFP))技術(shù)和晶片級堆棧封裝(wafer-levelprocessed stack package (WSP))技術(shù)。
[0182]圖17是示意框圖，示出包括根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體存儲器件的電子系統(tǒng)的一不例。
[0183]參考圖17，根據(jù)發(fā)明構(gòu)思的示例實施方式的電子系統(tǒng)1100可包括控制器1110、輸入/輸出(I/o)單元1120、存儲器件1130、接口單元1140和數(shù)據(jù)總線1150?？刂破?110、I/O單元1120、存儲器件1130和接口單元1140中的至少兩個可通過數(shù)據(jù)總線1150彼此通信。數(shù)據(jù)總線1150可相應(yīng)于通過其傳輸電信號的路徑?？刂破?110、輸入/輸出單元1120、存儲器件1130和/或接口單元1140可配置為包括根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的其中之一。
[0184]控制器1110可包括微處理器、數(shù)字信號處理器、微型控制器或其它邏輯器件中的至少一個。其它邏輯器件可具有與微處理器、數(shù)字信號處理器和微型控制器中的任何一個相似的功能。I/o單元1120可包括鍵區(qū)、鍵盤或顯示單元。存儲器件1130可以儲存數(shù)據(jù)和/或命令。接口單元1140可以將電數(shù)據(jù)傳輸?shù)酵ㄐ啪W(wǎng)絡(luò)或可以從通信網(wǎng)絡(luò)接收電數(shù)據(jù)。接口單元1140可通過無線或電纜操作。例如，接口單元1140可以包括用于無線通信的天線或用于電纜通信的收發(fā)器。電子系統(tǒng)1100可還包括起高速緩沖存儲器作用的快速DRAM器件和/或快速SRAM器件，以改善控制器1110的操作。
[0185]電子系統(tǒng)1100可以應(yīng)用于個人數(shù)字助理(PDA)、便攜式計算機、上網(wǎng)平板、無線電話、移動電話、數(shù)字音樂播放器、存儲卡或電子產(chǎn)品。電子產(chǎn)品可以無線接收或傳輸信息數(shù)據(jù)。[0186]圖18是示意框圖，示出包括根據(jù)發(fā)明構(gòu)思的實施方式的半導(dǎo)體存儲器件的存儲卡的一示例。
[0187]參考圖18，根據(jù)發(fā)明構(gòu)思的示例實施方式的存儲卡1200可包括存儲器件1210。存儲器件1210可包括根據(jù)發(fā)明構(gòu)思的前述實施方式的至少一個半導(dǎo)體存儲器件。在其它實施方式中，存儲器件1210可還包括與根據(jù)發(fā)明構(gòu)思的前述實施方式的半導(dǎo)體存儲器件的類型不同的半導(dǎo)體存儲器件。例如，存儲器件1210可還包括非易失存儲器件和/或靜態(tài)隨機存取存儲器(SRAM)裝置。存儲卡1200可包括控制主機與存儲器件1210之間的數(shù)據(jù)通信的存儲控制器1220。存儲器件1210和/或存儲控制器1220可配置為包括根據(jù)發(fā)明構(gòu)思的示例實施方式的至少一個半導(dǎo)體器件。
[0188]存儲控制器1220可包括控制存儲卡1200的總體操作的中央處理器(CPU) 1222。另外，存儲控制器1220可包括SRAM裝置1221，其用作CPU1222的操作存儲器。此外，存儲控制器1220可還包括主機接口單元1223和存儲器接口單元1225。主機接口單元1223可以配置為包括存儲卡1200與主機之間的數(shù)據(jù)通信協(xié)議。存儲器接口單元1225可將存儲控制器1220連接到存儲器件1210。存儲控制器1220可還包括錯誤檢查和糾正(ECC)塊1224。ECC塊1224可檢查和糾正從存儲器件1210讀出的數(shù)據(jù)中的錯誤。存儲卡1200可還包括只讀存儲器(ROM)裝置，其存儲代碼數(shù)據(jù)以與主機接口。存儲卡1200可以用作便攜式數(shù)據(jù)存儲卡。備選地，存儲卡1200可以固態(tài)盤(SSD)形式提供，取代計算機系統(tǒng)的硬盤。
[0189]圖19是示意框圖，示出包括根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體存儲器件的信息處理系統(tǒng)的一不例。
[0190]參考圖19，信息處理系統(tǒng)1300包括存儲系統(tǒng)1310，其可包括根據(jù)發(fā)明構(gòu)思的示例實施方式的至少一個半導(dǎo)體存儲器件。信息處理系統(tǒng)1300還包括調(diào)制解調(diào)器1320、中央處理器(CPU)1330、RAM1340和用戶接口 1350，其可以經(jīng)由系統(tǒng)總線760電連接到存儲系統(tǒng)1310。存儲系統(tǒng)1310可包括存儲器件1311和控制存儲器件1311的整體操作的存儲控制器1312。由CPU1330處理和/或從外部輸入的數(shù)據(jù)可以存儲在存儲系統(tǒng)1310中。這里，存儲系統(tǒng)1310可以構(gòu)成固態(tài)驅(qū)動器SSD，由此信息處理系統(tǒng)1300能夠?qū)⒋罅繑?shù)據(jù)可靠地存儲到存儲系統(tǒng)1310中。這種可靠性的增加使得存儲系統(tǒng)1310能夠保存資源用于錯誤校正并且實現(xiàn)高速數(shù)據(jù)交換功能。雖然附圖未示出，但是對本領(lǐng)域的一般技術(shù)人員而言顯然的是，信息處理系統(tǒng)1300也可以配置為包括應(yīng)用芯片組、照相機圖像處理器(CIS)和/或輸入/輸出器件。
[0191]根據(jù)發(fā)明構(gòu)思的示例實施方式，具有不良臺階覆蓋性能的沉積工藝可以用于形成彼此分開的導(dǎo)電圖案，而不用圖案化工藝。這使得可以防止諸如金屬性副產(chǎn)物或蝕刻損壞(其可在高度抗蝕刻材料(例如，金屬性材料、鐵磁材料或反鐵磁材料)被蝕刻時發(fā)生)的技術(shù)問題。
[0192]雖然已經(jīng)具體顯示和描述了發(fā)明構(gòu)思的示例實施方式，然而本領(lǐng)域的一般技術(shù)人員將理解在不脫離權(quán)利要求的精神和范圍的情況下，可以作出形式和詳細(xì)上的變化。
[0193]本申請要求于2012年11月2日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請N0.10-2012-0123598的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合在此。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括下部線、交叉下部線的上部線、提供在下部線和上部線之間的交叉點處的多個選擇元件、以及提供在所述選擇元件和所述上部線之間的存儲元件， 其中每個所述存儲元件包括: 下電極，具有大于其底部寬度的頂部寬度；和 數(shù)據(jù)存儲層，具有圓化的邊緣并且包括層疊在所述下電極的頂表面上的多個磁性層。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中從所述下電極的所述頂表面起測量的所述數(shù)據(jù)存儲層的厚度小于彼此相鄰設(shè)置的所述下電極之間的最小間隔。
3.如權(quán)利要求1所述的半導(dǎo)體器件，還包括絕緣間隙填充層，該絕緣間隙填充層填充彼此相鄰設(shè)置的所述存儲元件之間的空間并且暴露所述數(shù)據(jù)存儲層的頂表面， 其中所述絕緣間隙填充層與所述數(shù)據(jù)存儲層的側(cè)壁直接接觸。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中每個所述存儲元件還包括圍繞所述下電極的側(cè)壁的絕緣間隔物。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其中所述數(shù)據(jù)存儲層包括: 主體部分，覆蓋所述下電極的所述頂表面；和 邊緣部分，從所述主體部分延伸并且部分地覆蓋所述絕緣間隔物的側(cè)壁。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中所述數(shù)據(jù)存儲層的所述邊緣部分的厚度從所述電極的所述頂表面朝向其底表面減小。
7.如權(quán)利要求1所述的半導(dǎo)體器件，還包括圍繞所述下電極的下部分的絕緣模制圖案， 其中所述下電極的頂表面和所述絕緣模制圖案的頂表面之間的高度差大于所述下電極的頂部寬度。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述下電極的所述頂部寬度與所述下電極的所述頂表面和所述絕緣模制圖案的所述頂表面之間的高度差的比率在大約1:2至大約1:5的范圍。
9.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述絕緣模制圖案的所述頂表面和所述下電極的側(cè)壁形成大約45至大約90度的角度。
10.如權(quán)利要求7所述的半導(dǎo)體器件，還包括提供在所述絕緣模制圖案的所述頂表面上的剩余數(shù)據(jù)存儲層，其中所述剩余數(shù)據(jù)存儲層由與形成所述數(shù)據(jù)存儲層的材料相同的材料形成并且與所述數(shù)據(jù)存儲層分開。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述數(shù)據(jù)存儲層的最低點位于比所述下電極的最上表面低的水平。
12.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述數(shù)據(jù)存儲層包括: 第一磁性層和第二磁性層，層疊在所述下電極上，和 隧道勢壘層，設(shè)置在所述第一磁性層和所述第二磁性層之間。
13.如權(quán)利要求12所述的半導(dǎo)體器件，其中所述第一磁性層包括: 主體部分，覆蓋所述下電極的所述頂表面；和 邊緣部分，從所述主體部分延伸并且至少部分地覆蓋設(shè)置在所述下電極的側(cè)壁上的所述絕緣間隔物的側(cè)壁的上部分， 其中所述隧道勢壘層和所述第二磁性層設(shè)置在所述第一磁性層的所述主體部分上，所述第二磁性層與所述第一磁性層分開。
14.如權(quán)利要求12所述的半導(dǎo)體器件，其中所述數(shù)據(jù)存儲層還包括提供在所述第二磁性層上并且與所述第一磁性層分開的蓋電極層。
15.—種半導(dǎo)體器件,包括: 下電極，從絕緣模制圖案的頂表面突出并且具有大于其底部寬度的頂部寬度； 連接到所述下電極的數(shù)據(jù)存儲層，每個所述數(shù)據(jù)存儲層具有圓化的邊緣并且包括第一磁性層、第二磁性層和布置在所述第一磁性層與所述第二磁性層之間的隧道勢壘層； 絕緣間隙填充層，填充相鄰的數(shù)據(jù)存儲層之間以及相鄰的下電極之間的空間，所述絕緣間隙填充層直接接觸所述第一磁性層、所述第二磁性層和所述隧道勢壘層；和 上電極，連接到所述數(shù)據(jù)存儲層。
16.如權(quán)利要求15所述的半導(dǎo)體器件，其中從所述下電極的頂表面起測量的每個數(shù)據(jù)存儲層的厚度小于相鄰的下電極之間的最小間隔。
17.如權(quán)利要求15所述的半導(dǎo)體器件，其中所述下電極的頂表面和所述絕緣模制圖案的頂表面之間的高度差大于每個下電極的頂部寬度。
18.如權(quán)利要求15所述的半導(dǎo)體器件，還包括圍繞所述下電極的側(cè)壁的絕緣間隔物。
19.如權(quán)利要求18所述的半導(dǎo)體器件，其中每個數(shù)據(jù)存儲層包括: 主體部分，覆蓋所述下電極的所述頂表面；和 邊緣部分，從所述主體部分延伸并且至少部分地覆蓋所述絕緣間隔物的側(cè)壁。
20.如權(quán)利要求19所述的器件，其中每個數(shù)據(jù)存儲層的所述邊緣部分的厚度從所述下電極的所述頂表面朝向其底表面減小。
21.一種制造半導(dǎo)體器件的方法，該方法包括: 形成從絕緣模制圖案的頂表面突出的下電極，至少一個所述下電極具有大于其底部寬度的頂部覽度； 沉積多個磁性層以形成位于所述下電極上的數(shù)據(jù)存儲層而不使用圖案化工藝，每個所述數(shù)據(jù)存儲層具有圓化的邊緣；和 形成絕緣間隙填充層，以填充所述數(shù)據(jù)存儲層之間以及所述下電極之間的空間并且暴露所述數(shù)據(jù)存儲層的頂表面。
22.如權(quán)利要求21所述的方法，其中每個數(shù)據(jù)存儲層還包括隧道勢壘層，該隧道勢壘層設(shè)置在所述磁性層之間以垂直地分離設(shè)置在其上和其下的所述磁性層。
23.如權(quán)利要求21所述的方法，其中每個磁性層形成為與所述絕緣間隙填充層直接接觸。
24.如權(quán)利要求21所述的方法，其中形成所述數(shù)據(jù)存儲層包括執(zhí)行物理氣相沉積工藝以在所述下電極的頂表面和所述絕緣模制圖案的頂表面上不連續(xù)地形成所述磁性層。
25.如權(quán)利要求23所述的方法，其中在形成所述數(shù)據(jù)存儲層期間，剩余數(shù)據(jù)存儲層局部地沉積在所述絕緣模制圖案的所述頂表面上。
26.如權(quán)利要求21所述的方法，其中從所述下電極的所述頂表面起測量的所述數(shù)據(jù)存儲層的沉積厚度小于彼 此相鄰的所述下電極之間的最小間隔。
27.如權(quán)利要求21所述的方法，其中所述下電極的所述頂表面和所述絕緣模制圖案的所述頂表面之間的高度差大于所述下電極的頂部寬度。
28.如權(quán)利要求21所述的方法，其中所述下電極的所述頂部寬度與所述下電極的所述頂表面和所述絕緣模制圖案的所述頂表面之間的高度差的比率在大約1:2至大約1:5的范圍。
29.如權(quán)利要求21所述的方法，其中形成所述下電極包括: 形成提供有開口的絕緣模制層，該開口具有傾斜的側(cè)壁； 在所述開口的所述側(cè)壁上形成絕緣間隔物； 形成所述下電極以填充具有所述絕緣間隔物的所述開口 ；和 使所述絕緣模制層凹進(jìn)以形成部分地暴露所述絕緣間隔物的所述絕緣模制圖案。
30.一種制造半導(dǎo)體器件的方法，該方法包括: 在基板上方形成絕緣模制圖案； 形成從所述絕緣模制圖案的頂表面突出的下電極，至少一個所述下電極具有大于其底部寬度的頂部寬度；和 在所述下電極的突出部分上不連續(xù)地沉積磁性層，以在其上形成彼此分開的數(shù)據(jù)存儲層并且在所述絕緣模制圖案上形成數(shù)據(jù)存儲層。
31.如權(quán)利要求30所述的方法，還包括形成絕緣間隙填充層以填充所述數(shù)據(jù)存儲層之間以及所述下電極之間的空間。
32.如權(quán)利要求30所述的方法，其中每個所述數(shù)據(jù)存儲層在靠近所述下電極的上部拐角處具有圓化的邊緣。
33.一種半導(dǎo)體器件，包括 存儲元件,包括: 電極，具有大于其底部寬度的頂部寬度，并且覆蓋在半導(dǎo)體基板上面；以及數(shù)據(jù)存儲層，在靠近所述電極的上部拐角處具有圓化的邊緣并且包括層疊在所述電極的頂表面上的多個磁性層。
34.如權(quán)利要求33所述的半導(dǎo)體器件，其中所述圓化的邊緣覆蓋所述電極的所述上部拐角。
35.如權(quán)利要求33所述的半導(dǎo)體器件，其中所述數(shù)據(jù)存儲層部分地覆蓋所述電極的上側(cè)壁。
36.如權(quán)利要求33所述的半導(dǎo) 體器件，其中所述數(shù)據(jù)存儲層沒有形成在所述電極的側(cè)壁上。
37.如權(quán)利要求33所述的半導(dǎo)體器件，其中所述電極具有彎曲的側(cè)壁。
【文檔編號】H01L43/12GK103811513SQ201310538289
【公開日】2014年5月21日 申請日期:2013年11月4日 優(yōu)先權(quán)日:2012年11月2日
【發(fā)明者】權(quán)亨峻, 吳世忠, V.尤拉齊夫, 渡嘉敷健, 樸鐘撤, 白光鉉, 徐載訓(xùn), 李相旻 申請人:三星電子株式會社