半導(dǎo)體裝置及其形成方法、半導(dǎo)體電路及其使用方法
【專利摘要】本發(fā)明公開了半導(dǎo)體裝置及其形成方法、半導(dǎo)體電路及其使用方法。該半導(dǎo)體裝置包括：包括硅基板層的基板結(jié)構(gòu)、延伸穿過硅基板層的導(dǎo)電穿透基板通路。該裝置還包括位于基板結(jié)構(gòu)中的半導(dǎo)體器件以及位于穿透基板通路和半導(dǎo)體器件之間的導(dǎo)電壁。導(dǎo)電壁與硅基板層電接觸。
【專利說明】半導(dǎo)體裝置及其形成方法、半導(dǎo)體電路及其使用方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及穿透基板屏蔽，具體地提供在穿透基板通路和半導(dǎo)體元件之間的導(dǎo)電壁以防止穿透基板通路影響半導(dǎo)體元件。
【背景技術(shù)】
[0002]在半導(dǎo)體器件的三維(3D)集成中，一個半導(dǎo)體芯片可堆疊在另一個半導(dǎo)體芯片的頂上。例如，一個半導(dǎo)體芯片可堆疊在基板的一側(cè)上，而另一個半導(dǎo)體芯片堆疊在相對側(cè)上。另外，在沒有基板的情況下多個半導(dǎo)體芯片可堆疊在一起，可提供多個基板，等等。通過延伸穿過隔離基板的通路，半導(dǎo)體芯片可彼此通信或者接收功率。穿透基板通路(through-substrate vias),也可稱為穿透娃通路或者TSV,從芯片或基板的一個表面延伸通過基板至相對表面。
[0003]盡管TSV允許用于提高半導(dǎo)體芯片和器件的3D集成，但是TSV的影響之一是隨著電流流經(jīng)TSV，TSV可耦合到TSV從其穿過的基板中的半導(dǎo)體器件。因此，噪聲和其它干擾可能阻礙半導(dǎo)體器件的運行。

【發(fā)明內(nèi)容】

[0004]示范性實施例包括半導(dǎo)體裝置。該裝置包括基板結(jié)構(gòu)，基板結(jié)構(gòu)包括硅基板層和延伸穿透硅基板層的導(dǎo)電穿透基板通路。該裝置還包括位于基板結(jié)構(gòu)中的半導(dǎo)體器件和位于穿透基板通路和半導(dǎo)體器件之間的導(dǎo)電壁。導(dǎo)電壁與硅基板層電接觸。
[0005]附加的示范性實施例包括形成半導(dǎo)體裝置的方法。該方法包括在基板中形成導(dǎo)電壁，其中基板包括基板結(jié)構(gòu)，基板結(jié)構(gòu)包括硅基板，并且導(dǎo)電壁與硅基板層電接觸。該方法還包括在基板結(jié)構(gòu)中形成半導(dǎo)體器件。該方法還包括在基板結(jié)構(gòu)中在導(dǎo)電壁的與半導(dǎo)體器件的相對側(cè)上的形成穿透基板通路，其中穿透基板通路通過隔離體與硅基板分離。
[0006]附加的示范性實施例包括半導(dǎo)體電路，半導(dǎo)體電路包括半導(dǎo)體裝置。該裝置包括硅基板、延伸穿過硅基板的導(dǎo)電穿透基板通路、以及位于硅基板上并且在硅基板和導(dǎo)電穿透基板通路之間的隔離體層。該裝置還包括位于硅基板上方的隔離體層中的半導(dǎo)體器件以及位于穿透基板通路和半導(dǎo)體器件之間的導(dǎo)電壁，其中導(dǎo)電壁與硅基板電接觸。半導(dǎo)體電路還包括連接到穿透基板通路的功率源和信號源中的至少一個以及連接到導(dǎo)電壁的恒壓源。
[0007]附加的示范性實施例包括使用半導(dǎo)體電路的方法。該方法包括連接半導(dǎo)體裝置的穿透基板通路到功率源和第一信號源中的一個。半導(dǎo)體裝置包括硅基板、在硅基板上的隔離體、以及在隔離體中的半導(dǎo)體器件。穿透基板通路延伸穿透硅基板且通過隔離體與硅基板分離。導(dǎo)電壁位于穿透基板通路和半導(dǎo)體器件之間。該方法還包括連接導(dǎo)電壁至恒壓源。
[0008]附加的特征和優(yōu)點可通過本公開的技術(shù)實現(xiàn)。本公開的其它實施例和方面將在這里詳細(xì)描述，并且看作要求保護的公開的一部分。為了更好地理解本公開的優(yōu)點和特征，參見說明書和附圖。【專利附圖】

【附圖說明】
[0009]本公開的主題事項在權(quán)利要求中特別指出且明確要求保護。本公開前面的以及其它的特征和優(yōu)點從下面結(jié)合附圖的詳細(xì)描述將明顯易懂，附圖中:
[0010]圖1示出了根據(jù)本公開的一個實施例的半導(dǎo)體裝置；
[0011]圖2示出了根據(jù)本公開的另一實施例的半導(dǎo)體裝置；
[0012]圖3示出了根據(jù)一個實施例的半導(dǎo)體裝置的俯視圖；
[0013]圖4示出了根據(jù)另一實施例的半導(dǎo)體裝置的俯視圖；
[0014]圖5A示出了根據(jù)另一實施例的半導(dǎo)體裝置的俯視圖；
[0015]圖5B示出了根據(jù)又一實施例的半導(dǎo)體裝置的俯視圖；
[0016]圖6A至6H示出了根據(jù)本公開一個實施例的半導(dǎo)體裝置的形成方法；
[0017]圖6A示出了提供基板；
[0018]圖6B示出了在基板中形成孔；
[0019]圖6C示出了在基板上形成隔離層；
[0020]圖6D示出了對硅基板形成孔；
[0021]圖6E示出了形成預(yù)備導(dǎo)電層；
[0022]圖6F示出了平坦化基板的上表面以及形成半導(dǎo)體器件；
[0023]圖6G示出了在基板的背表面上形成隔離層；
[0024]圖6H示出了形成穿透基板通路；以及
[0025]圖7示出了形成根據(jù)本公開實施例的半導(dǎo)體裝置的方法的流程圖。
【具體實施方式】
[0026]典型的穿透硅通路用于連接到諸如電壓源(Vdd、接地)的DC電源以及諸如輸入/輸出(I/o)信號的AC信號。然而，由穿透硅通路產(chǎn)生的信號和噪聲可能耦合到附近的半導(dǎo)體器件，在附近的半導(dǎo)體器件中產(chǎn)生噪聲和干擾。本公開的實施例涉及一種結(jié)構(gòu)，用于在半導(dǎo)體器件和穿透硅通路或者其它穿透基板通路之間提供電、物理和/或化學(xué)屏蔽。
[0027]圖1示出了根據(jù)本公開的一個實施例的半導(dǎo)體裝置100。裝置100包括硅基板層101 (基板101)、埋置隔離體層102和隔離體層103。埋置隔離體層102例如可為埋置的氧化物(BOX)層102，并且在隨后的描述中，埋置隔離體層102將稱為BOX層102。然而，本公開的實施例包括任何的埋置隔離體層，并且埋置隔離體層并非必須為BOX層。另外，本公開的實施例包括沒有埋置隔離體層的半導(dǎo)體裝置。例如，在一個實施例中，半導(dǎo)體器件104直接形成在基板層中。從而，在說明書和權(quán)利要求書中，術(shù)語“基板結(jié)構(gòu)”可指僅具有硅基板層的基板結(jié)構(gòu)，或者術(shù)語“基板結(jié)構(gòu)”可指具有諸如如圖1所示的硅基板層101、BOX層102和隔離體103的多層的基板結(jié)構(gòu)。
[0028]隔離體103可為半導(dǎo)體，并且可由硅形成，例如，由氧化硅或氮化硅形成。硅基板101可由純硅或摻雜硅形成，并且可具有大于隔離體103的導(dǎo)電率。在本公開的實施例中，娃基板101可為導(dǎo)電的。
[0029]半導(dǎo)體器件104形成在硅基板101之上的隔離體103中的深度方向D上。在本說明書和權(quán)利要求書中，深度方向D是指從裝置的表面IOOa和IOOb進入裝置100的方向，并且長度L或?qū)挾萕方向是指橫跨過表面IOOa和IOOb的方向。盡管表面IOOa稱為上表面或前表面IOOa且表面IOOb稱為下表面、底表面、后表面或背側(cè)表面100b，但是應(yīng)理解這僅是為了描述的目的，并且本公開的實施例包括具有任何方位的半導(dǎo)體裝置，例如，相對于圖1的裝置100旋轉(zhuǎn)九十度或者相對于圖1的裝置的任何其它方位的裝置。半導(dǎo)體器件104可為任何器件，例如，諸如場效晶體管(FETs)的晶體管或者晶體管的組。
[0030]在其中BOX層102形成在硅基板101上的實施例中，半導(dǎo)體器件104可形成在BOX層102上。半導(dǎo)體器件104可形成在隔離體103中，或者在由深度d3限定的淺溝槽隔離體103a中。淺溝槽隔離體103a可由與隔離體103相同的隔離材料或者另外的隔離材料制造。
[0031]穿透基板通路105形成在基板101和隔離體103中。穿透基板通路105由導(dǎo)電材料形成，例如，銅、鎢或任何其它導(dǎo)電的、無孔材料，用于傳輸功率(power)或信號穿過基板101和隔尚層103 ο
[0032]在本公開的實施例中，導(dǎo)電壁106形成在穿透基板通路105和半導(dǎo)體器件104之間。導(dǎo)電壁106可由任何導(dǎo)電的、無孔材料(例如，銅或鎢)形成。導(dǎo)電壁106僅半程(part-way)延伸進入裝置100。在一個實施例中，導(dǎo)電壁106物理且電接觸娃基板101。導(dǎo)電壁106可接觸硅基板101而不穿透硅基板101。例如，在一個實施例中，導(dǎo)電壁106僅在深度方向D上接觸硅基板101的頂表面。在另一個實施例中，導(dǎo)電壁106鉆入硅基板101中而不穿透硅基板101。
[0033]裝置100還包括電接觸、引線或焊墊111、112、113和114，它們在本說明書中描述為電極。電極111至114可由諸如銅、鋁、鎢的金屬或者任何其它的導(dǎo)電材料制造。電極111至114分別為穿透基板通路105、導(dǎo)電壁106和半導(dǎo)體器件104提供電接觸表面，以接觸電壓、電流或其它功率源、信號源、信號接收裝置、或者任何其它電源或通信裝置或接觸。
[0034]在一個實施例中，穿透基板通路105具有在10微米(μ m)至30 μ m之間的范圍的直徑、寬度或長度dl。在一個實施例中，直徑、寬度或長度dl為約20 μ m。硅基板101和穿透基板通路105之間的隔離體103的隔離間隙可具有約0.5 μ m至約I μ m之間的寬度或長度d2。淺溝槽隔離體103a的深度d3可在約60nm至IOOnm之間的范圍內(nèi)。在一個實施例中，深度d3為約80納米(nm)。BOX層102的深度d4可在約100至180nm之間的范圍內(nèi)。在一個實施例中，深度d4為約140nm。硅基板101的深度d5可在約40至60 μ m之間的范圍內(nèi)。在一個實施例中，深度d5為約50 μ m。
[0035]根據(jù)前面所述的實施例，導(dǎo)電壁106對半導(dǎo)體器件104提供免受基板通路105影響的電屏蔽。在一個實施例中，導(dǎo)電壁106與導(dǎo)電硅基板101的電連接對半導(dǎo)體器件104提供免受穿透基板通路105的影響的附加電屏蔽。導(dǎo)電壁106的電極111可連接到恒壓源，例如，接地電壓源或者連接，而穿透硅通路105的電極112可連接到諸如功率供應(yīng)的DC源或者AC源或者其它可用信號源或目標(biāo)。另外，電極113可連接到一個或多個電源和信號源或目標(biāo)物。通過保持導(dǎo)電壁106在不變電壓電位而穿透硅通路105和半導(dǎo)體器件104連接到一個或多個電源和信號源或目標(biāo)物，半導(dǎo)體器件104被電屏蔽為免受穿透硅通路105影響，減少或消除了來自穿透基板通路105的耦合、噪聲或干擾。
[0036]本公開的實施例還包括形成半導(dǎo)體裝置100的方法，其中導(dǎo)電壁106在一個或多個半導(dǎo)體器件104和穿透基板通路105之前形成。在這樣的實施例中，導(dǎo)電壁106不僅提供電屏蔽，而且提供物理和化學(xué)屏蔽，例如，屏蔽在形成穿透硅通路105和半導(dǎo)體器件104的一個或另一個時來自隔離體103的污染或應(yīng)力。另外，盡管圖1示出了其中導(dǎo)電壁106物理且電接觸硅基板101的實施例，但是本公開的實施例還包括未延伸到硅基板101的導(dǎo)電壁106。例如，導(dǎo)電壁106可延伸進入隔離層103至小于硅基板101的深度，使得隔離體103的一部分位于導(dǎo)電壁106和娃基板101之間。
[0037]本公開的實施例還包括一種半導(dǎo)體裝置，其中基板結(jié)構(gòu)僅包括硅基板層。在這樣的實施例中，導(dǎo)電壁106可直接形成在穿透硅通路105和半導(dǎo)體器件104之間的硅基板層中，半導(dǎo)體器件104形成在硅基板層中。
[0038]圖2示出了根據(jù)本公開另一個實施例的半導(dǎo)體裝置200。半導(dǎo)體裝置200與圖1的半導(dǎo)體裝置100類似，除了外延層(epilayer) 107形成在娃基板101上在娃基板101和BOX層102或者半導(dǎo)體器件104之間。外延層107可為形成在硅基板101上的層，該層比硅基板101更多地?fù)诫s從而以比硅基板101更導(dǎo)電。在一個實施例中，外延層107是N+層和P+層之一，取決于半導(dǎo)體器件104的類型。外延層107可由能夠摻雜表面層或埋置層的任何外延生長法形成。
[0039]導(dǎo)電壁106可延伸進入隔離體103中以物理且電接觸外延層107。在一個實施例中，導(dǎo)電壁106在深度方向D上接觸外延層107的上表面。在另一個實施例中，導(dǎo)電壁106可鉆入外延層107中而不穿透外延層107。在又一個實施例中，導(dǎo)電壁106可接觸外延層107和硅基板101 二者。例如，導(dǎo)電壁106可鉆穿外延層107，而接觸外延層107，并且可在深度方向D上接觸硅基板101的上表面或者可鉆入硅基板101中而不穿透硅基板101。外延層107可具有在約3 μ m至6 μ m之間的深度d6。例如，在一個實施例中，外延層107具有約4 μ m的深度d6。在其中外延層107形成在娃基板101上以具有大于娃基板101的導(dǎo)電率的實施例中，與其中不形成外延層107的實施例相比，導(dǎo)電壁106提供對半導(dǎo)體器件104改善的電屏蔽。
[0040]圖3示出了半導(dǎo)體裝置300的俯視圖，其可對應(yīng)于圖1的半導(dǎo)體裝置100。在圖3中，電極111和導(dǎo)電壁106示出為分別完全圍繞電極112和穿透基板通路105。在一些實施例中，導(dǎo)電壁106為連續(xù)和單一的結(jié)構(gòu)，該結(jié)構(gòu)沿著由裝置100的長度L和寬度W限定的平面在每個點和每個角度上圍繞穿透基板通路105。
[0041]然而，本公開的實施例也包括僅圍繞部分的穿透基板通路105的導(dǎo)電壁106，或者僅對應(yīng)于原點在穿透基板通路105的中心的小于360度的角度的導(dǎo)電壁106。圖4不出了具有導(dǎo)電壁106的半導(dǎo)體裝置400的俯視圖，該導(dǎo)電壁106為具有一定長度的段(segment)106a或者小于360度的圓周。在一個實施例中，壁的長度d7小于對應(yīng)于360度壁的長度，但是大于或等于由假想線Al和A2限定的長度。第一假想線Al可由穿透基板通路105的第一外邊緣和半導(dǎo)體器件104的第一外邊緣限定。第二假想直線A2可由穿透基板通路105的與第一外邊緣相對的第二外邊緣和半導(dǎo)體器件104的與第一外邊緣相對的第二外邊緣限定。換言之，導(dǎo)電壁106可具有小于360度、小于180度或者甚至小于90度的長度或者寬度。導(dǎo)電壁106的長度或?qū)挾瓤蓸?gòu)造為使得沿著與穿透基板通路105和半導(dǎo)體器件104二者相交的長度/寬度(L/W)平面的每個假想線穿過導(dǎo)電壁106a。
[0042]盡管圖3示出的實施例中穿透基板通路105具有圓柱形狀或者圓形截面形狀，以及導(dǎo)電壁106具有環(huán)形形狀，但是本公開的實施例包括任何形狀的穿透基板通路105和導(dǎo)電壁106。例如，圖5A示出了半導(dǎo)體裝置500a的一部分的俯視截面圖，半導(dǎo)體裝置500a具有正方形形狀的穿透基板通路505a、正方形形狀的導(dǎo)電壁506a、以及在穿透基板通路505a和導(dǎo)電壁506a之間的隔離體503a。在另一個示例中，圖5B示出了半導(dǎo)體裝置500b，半導(dǎo)體裝置500b具有環(huán)形形狀的穿透基板通路505b、環(huán)形形狀的導(dǎo)電壁506b、以及在穿透基板通路505b和導(dǎo)電壁506b之間的隔離體503b。圖1至5B僅提供穿透基板通路和導(dǎo)電壁形狀的示例。本公開的實施例包括任何形狀的穿透基板通路和導(dǎo)電壁。
[0043]圖6A至6H示出了根據(jù)本公開的實施例的半導(dǎo)體裝置200的形成方法。圖7是根據(jù)實施例的半導(dǎo)體裝置200的形成方法的流程圖。半導(dǎo)體裝置200的形成方法將參考圖6A至6G和7進行討論。
[0044]參見圖6A和7，在方框701 (圖7)中，提供基板600?；?00例如可包括硅基板101、例如通過外延生長形成在硅基板101上的外延層107、以及形成在外延層107上的隔離層102。在方框702和圖6B中，預(yù)備通孔601形成在基板600中。預(yù)備通孔601可延伸進入硅基板101中而不穿透硅基板101。
[0045]在圖6C和方框703中，隔離體103形成在基板600上。隔離體103可形成為覆蓋隔離層102的上表面和預(yù)備通孔601的側(cè)面。隔離體103可為諸如硅基材料的半導(dǎo)體材料，該半導(dǎo)體材料的導(dǎo)電率小于硅基板101。隔離體103例如可為氮化硅或氧化硅，并且可通過沉積或任何其它方法形成。
[0046]盡管圖6B和6C示出了在沉積隔離體103之前形成隔離層102，但是，在一些實施例中，隔離體103可直接形成在外延層107上或在硅層101上。
[0047]在圖6D和方框704中，壁通孔602形成在隔離體103和隔離層102中。壁通孔602可通過蝕刻或任何其它工藝形成。壁通孔602可暴露外延層107或硅基板101。在圖6E和方框705中，形成預(yù)備導(dǎo)電層603。預(yù)備導(dǎo)電層603可通過沉積或任何其它方法形成。預(yù)備導(dǎo)電層603可包括鎢、銅或任何其它導(dǎo)電且無孔材料。
[0048]在圖6F和方框706中，平坦化基板600的頂表面或上表面以去除部分的預(yù)備導(dǎo)電層603，使得僅預(yù)備導(dǎo)電層603的對應(yīng)于預(yù)備穿透基板通路605和導(dǎo)電壁106的部分被暴露。另外，在方框707中，半導(dǎo)體器件707形成在隔離體103中。在一個實施例中，半導(dǎo)體器件104通過在隔離體103中蝕刻溝槽以及在溝槽中形成半導(dǎo)體器件104而形成。半導(dǎo)體器件104可通過任何方法形成，其中部分的半導(dǎo)體器件埋置在隔離體103中或者相鄰于隔離體103。半導(dǎo)體器件104例如可包括一個或多個諸如FET的晶體管，或者用于發(fā)送信號的任何其它半導(dǎo)體結(jié)構(gòu)。
[0049]盡管圖6E和6F示出了與預(yù)備穿透基板通路605同時形成且包括與預(yù)備穿透基板通路605相同的材料的導(dǎo)電壁106，但是本公開的實施例包括可與預(yù)備穿透基板通路605分離形成導(dǎo)電壁106的附加工藝。另外，導(dǎo)電壁106可由不同于預(yù)備穿透基板通路605的材料形成。例如，在一個可替換實施例中，第一隔離體層可形成在圖6A的基板600上，導(dǎo)電壁106可形成為穿透第一隔離體層，可形成預(yù)備通孔，第二隔離體層可形成在第一隔離體層上，可形成預(yù)備穿透基板通路，并且第一隔離體和第二隔離體層二者可平坦化以形成可包括不同的材料的預(yù)備穿透基板通路605和導(dǎo)電壁106。另外，在預(yù)備穿透基板通路605之前形成導(dǎo)電壁106可對半導(dǎo)體器件104提供附加保護使其免受由于形成穿透基板通路105引起的機械應(yīng)力和化學(xué)污染。
[0050]在圖6G和方框708中，平坦化基板600的背側(cè)以暴露預(yù)備穿透基板通路605的底端。在方框709中，形成預(yù)備背側(cè)隔離體層604。預(yù)備背側(cè)隔離體層604可由與隔離體103相同的材料形成。
[0051]在圖6H和方框710中，形成穿透基板通路105。例如，在圖6G的預(yù)備背側(cè)隔離體層604中可蝕刻孔，并且可采用與預(yù)備穿透基板通路605相同的導(dǎo)電材料填充該孔。在方框711中，電極111、112、113和114形成在導(dǎo)電壁106上、穿透基板通路105的兩端及在半導(dǎo)體器件104上。電極可形成為允許或有助于發(fā)送和接收AC和DC電壓和信號。具體的，導(dǎo)電壁可連接到恒壓源，例如接地源，并且穿透基板通路和半導(dǎo)體器件可連接到AC和DC電壓源或信號。
[0052]盡管以特定的順序示出了圖6A至6H和圖7的方法，但是本公開的實施例包括其中圖7的一個或多個方框以不同順序執(zhí)行的方法。例如，在一個實施例中，形成穿透基板通路和形成半導(dǎo)體器件其中之一可在形成導(dǎo)電壁之前進行。在另一個實施例中，沒有外延層形成在硅基板上。其它的變型包括在本公開實施例的范圍內(nèi)。
[0053]如上所示，通過在半導(dǎo)體器件和穿透基板通路之間形成導(dǎo)電壁，導(dǎo)電壁可屏蔽半導(dǎo)體免受穿透基板通路的電、機械和化學(xué)影響。在其中導(dǎo)電壁先于穿透基板通路和半導(dǎo)體器件之一或其二者之前形成的實施例中，導(dǎo)電壁可防止半導(dǎo)體器件受到由于形成穿透基板通路而注入隔離層中的化學(xué)品的污染。另外，導(dǎo)電壁可保護半導(dǎo)體器件不受機械應(yīng)力和裂紋的影響，機械應(yīng)力和裂紋可能在形成穿透基板通路期間或者通過外部裝置或物體與穿透基板通路的相互作用引起。
[0054]在本公開實施例的模擬測試示例中，當(dāng)導(dǎo)電壁引入穿透基板通路和半導(dǎo)體器件之間時，減少了穿透基板通路和半導(dǎo)體器件之間的耦合。當(dāng)導(dǎo)電壁接觸埋置硅基板(該埋置硅基板的導(dǎo)電率大于隔離體基板的導(dǎo)電率)時，進一步減少耦合。另外，當(dāng)沒有導(dǎo)電壁時，隨著在硅基板上形成外延層而增加耦合，其中外延層摻雜為具有大于硅基板的導(dǎo)電率。然而，當(dāng)沒有外延層時比當(dāng)導(dǎo)電壁被引入且連接到外延層時較少地減少了穿透基板通路和半導(dǎo)體器件之間的耦合。
[0055]根據(jù)本公開實施例的半導(dǎo)體裝置和電路可為任何半導(dǎo)體機械、器件、裝置或系統(tǒng)(例如存儲器件、邏輯器件、其它處理器件、開關(guān)器件、計算機、器械、車輛和利用半導(dǎo)體器件或芯片的3D集成的任何其它物體或結(jié)構(gòu))的一部分。
[0056]這里所用的術(shù)語僅為描述特定實施例的目的，而不旨在限制本公開。如這里所用，單數(shù)形式“一”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另有清楚表示。還應(yīng)理解的是，術(shù)語“包括”和/或“包含”，如果本說明書中使用時，表示所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但是不排除一個或多個其它特征、整數(shù)、步驟、操作、元件、部件和/或其組合的存在或附加。
[0057]在所附權(quán)利要求中所有手段或步驟加功能要件的對應(yīng)結(jié)構(gòu)、材料、動作和等同物旨在包括用于執(zhí)行與如具體要求保護的其它要求保護的要件結(jié)合的功能的任何結(jié)構(gòu)、材料或作用。本公開的描述用于示例和說明的目的，而不旨在是窮舉的或限于以所公開的形式的本公開。在不脫離本公開范圍和精神的情況下，很多修改和變型對本領(lǐng)域的普通技術(shù)人員是顯見的。所選擇和描述的實施例是為了最好地說明本公開的原理和實際應(yīng)用，并且能使本領(lǐng)域的其它普通技術(shù)人員理解本公開具有各種修改的不同實施例，以適合于預(yù)期的特定使用。[0058]盡管已經(jīng)描述了本公開的示范性實施例，但是本領(lǐng)域的技術(shù)人員應(yīng)理解，現(xiàn)在還是未來都可進行各種改善和提高，其落入所附權(quán)利要求的范圍內(nèi)。這些權(quán)利要求應(yīng)解釋為對最初描述的公開保持適當(dāng)?shù)谋Ｗo。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，包括: 基板結(jié)構(gòu)，包括娃基板層； 導(dǎo)電穿透基板通路，延伸穿透該硅基板層； 半導(dǎo)體器件，位于該基板結(jié)構(gòu)中；以及 導(dǎo)電壁，位于該穿透基板通路和該半導(dǎo)體器件之間，該導(dǎo)電壁與該硅基板電接觸。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該硅基板結(jié)構(gòu)還包括: 隔離體層，位于該硅基板層上并且在該硅基板層和該導(dǎo)電穿透基板通路之間， 其中該半導(dǎo)體器件位于該硅基板層上方的該隔離體層中。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，還包括在該硅基板層和該半導(dǎo)體器件之間的埋置氧化物(BOX)層。
4.如權(quán)利要求2所述的半導(dǎo)體裝置，其中該硅基板層包括基底硅基板層和在該基底硅基板層上的外延層，該外延層具有高于該基底硅基板層的導(dǎo)電率， 其中該導(dǎo)電壁電連接到該外延層。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中該外延層比該基底硅基板層摻雜得更重。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其中該外延層是N+層和P+層之一。
7.如權(quán)利要求2所述的半導(dǎo)體裝置，其中該導(dǎo)電壁接觸該硅基板層的上表面。
8.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該導(dǎo)電壁部分地圍繞該穿透基板通路。
9.一種形成半導(dǎo)體裝置的方法，包括: 在基板結(jié)構(gòu)中形成導(dǎo)電壁，該基板結(jié)構(gòu)包括硅基板層，該導(dǎo)電壁與該硅基板層電接觸； 在該基板結(jié)構(gòu)中形成半導(dǎo)體器件；以及 在該基板結(jié)構(gòu)中在該導(dǎo)電壁的與該半導(dǎo)體器件的相對側(cè)上形成穿透基板通路，該穿透基板通路通過隔離體與該硅基板分離。
10.如權(quán)利要求9所述的方法，其中在形成該半導(dǎo)體器件和該穿透基板通路中的至少一個之前形成該導(dǎo)電壁。
11.如權(quán)利要求9所述的方法，還包括: 在該硅基板層上形成該隔離體； 在該硅基板層上方的該隔離體中形成該半導(dǎo)體器件；以及 形成該導(dǎo)電壁以延伸穿透該隔離體而接觸該硅基板層。
12.如權(quán)利要求11所述的方法，還包括在該硅基板層和該半導(dǎo)體器件之間形成埋置氧化物層。
13.如權(quán)利要求11所述的方法，還包括: 在該娃基板層上形成導(dǎo)電率大于該娃基板層的導(dǎo)電率的外延層， 其中該導(dǎo)電壁物理連接且電連接到該外延層。
14.如權(quán)利要求13所述的方法，其中該外延層比該硅基板層摻雜得更重。
15.如權(quán)利要求14所述的方法，其中該外延層是N+層和P+層之一。
16.如權(quán)利要求11所述的方法，其中形成該穿透基板通路包括從該硅基板層的上表面在該硅基板層中形成孔，在該硅基板層上以及該孔的側(cè)面形成隔離體層，用導(dǎo)電材料填充該孔，以及平坦化該基板結(jié)構(gòu)的底表面以在該基板結(jié)構(gòu)的該底表面暴露該穿透基板通路的該導(dǎo)電材料。
17.如權(quán)利要求9所述的方法，其中該導(dǎo)電壁形成為完全圍繞該穿透基板通路。
18.—種半導(dǎo)體電路,包括: 半導(dǎo)體裝置，包括硅基板、延伸穿透該硅基板的導(dǎo)電穿透基板通路、位于該硅基板上并且在該硅基板和該導(dǎo)電穿透基板通路之間的隔離體層、位于該硅基板上方的該隔離體層中的半導(dǎo)體器件，以及位于該穿透基板通路和該半導(dǎo)體器件之間的導(dǎo)電壁，該導(dǎo)電壁與該硅基板電接觸； 連接到該穿透基板通路的功率源和信號源中的至少一個；以及 連接到該導(dǎo)電壁的恒壓源。
19.如權(quán)利要求18所述的半導(dǎo)體電路，還包括半導(dǎo)體芯片，附著到該半導(dǎo)體裝置的底側(cè)且電連接到該穿透基板通路。
20.如權(quán)利要求18所述的半導(dǎo)體電路，其中該硅基板包括基底硅層和在該基底硅層上位于該基底硅層和該半導(dǎo)體器件之間的外延層，該外延層比該基底硅層更導(dǎo)電， 其中該導(dǎo)電壁電連接到該外延層。
21.一種使用半導(dǎo)體電路的方法，包括: 連接半導(dǎo)體裝置的穿透基板通路到功率源和第一信號源中的一個，該半導(dǎo)體裝置包括硅基板、在該硅基板上的隔離體、在該隔離體中的半導(dǎo)體器件、延伸穿透該硅基板且通過該隔離體與該硅基板分離的穿透基板通路、以及位于該穿透基板通路和該半導(dǎo)體器件之間的導(dǎo)電壁；以及` 連接該導(dǎo)電壁到恒壓源。
22.如權(quán)利要求21所述的方法，還包括: 連接該半導(dǎo)體器件到與該第一信號源不同的第二信號源。
23.如權(quán)利要求21所述的方法，其中該恒壓源為接地電壓源。
24.如權(quán)利要求21所述的方法，其中該導(dǎo)電壁與該硅基板物理接觸和電接觸。
25.如權(quán)利要求21所述的方法，其中該半導(dǎo)體裝置還包括在該硅基板和該半導(dǎo)體器件之間的該娃基板上的外延層，該外延層具有大于該娃基板的導(dǎo)電率，并且該導(dǎo)電壁與該外延層物理接觸和電接觸。
【文檔編號】H01L23/58GK103811440SQ201310535805
【公開日】2014年5月21日 申請日期:2013年11月1日 優(yōu)先權(quán)日:2012年11月1日
【發(fā)明者】金大益, C.科撒達拉曼, 林崇勛, J.M.薩弗蘭 申請人:國際商業(yè)機器公司