薄膜晶體管及其制造方法
【專利摘要】一種薄膜晶體管及其制造方法。此薄膜晶體管包括半導體迭層、絕緣層、柵極、介電層、源極以及漏極。半導體迭層包括第一金屬氧化物半導體層以及位于第一金屬氧化物半導體層上的第二金屬氧化物半導體層，其中第一金屬氧化物半導體層的電阻值低于第二金屬氧化物半導體層的電阻值。絕緣層位于半導體迭層上。柵極位于絕緣層上。介電層覆蓋柵極，其中介電層具有多個接觸窗開口。源極以及漏極位于介電層上且填入接觸窗開口內(nèi)，以與半導體迭層電性連接。
【專利說明】薄膜晶體管及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種晶體管及其制造方法，特別是涉及一種薄膜晶體管及其制造方法。
【背景技術】
[0002]隨著現(xiàn)代信息科技的進步，各種不同規(guī)格的顯示器已被廣泛地應用在消費者電子產(chǎn)品的屏幕之中，例如手機、筆記型計算機、數(shù)碼相機以及個人數(shù)字助理(PersonalDigital Assistant, PDA)等。在這些顯示器中，由于液晶顯示器(Liquid CrystalDisplay, LCD)及有機電激發(fā)光顯不器(Organic Electro-luminescent Display, OELD 或稱為0LED)具有輕薄以及消耗功率低的優(yōu)點，因此在市場中成為主流商品。LCD與OLED的制造工藝包括將半導體元件陣列排列于基板上，而半導體元件包含薄膜晶體管(Thin FilmTransistor, TFT)。
[0003]隨著顯示器的解析度越來越高，薄膜晶體管的尺寸也越來越小。目前已發(fā)展了一種自行對準式的頂柵極(self-align top-gate)結(jié)構(gòu)的薄膜晶體管以克服微影制造工藝中對位的限制，并且改善柵極-漏極與柵極-源極的寄生電容(parasitic capacitance)(亦即，Cgd與Cgs)的問題。然而，現(xiàn)有技術需要進行整面性的鋁薄膜濺鍍且厚度需控制在5奈米左右，并搭配退火過程使高阻值的氧化銦鎵鋅(Indium Gallium Zinc Oxide, IGZ0)與招薄膜進行氧化反應而變成低阻值的氧化銦鎵鋅。因此，現(xiàn)有技術容易遭受鋁薄膜的厚度均勻性不易控制以及氧化反應不均勻的問題，進而導致元件失效。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種薄膜晶體管及其制造方法，使得自行對準式的頂柵極結(jié)構(gòu)的薄膜晶體管具有較佳的元件特性。
[0005]本發(fā)明提出一種薄膜晶體管，其包括半導體迭層、絕緣層、柵極、介電層、源極以及漏極。半導體迭層包括第一金屬氧化物半導體層以及位于第一金屬氧化物半導體層上的第二金屬氧化物半導體層，其中第一金屬氧化物半導體層的電阻值低于第二金屬氧化物半導體層的電阻值。絕緣層位于半導體迭層上。柵極位于絕緣層上。介電層覆蓋柵極，其中介電層具有多個接觸窗開口。源極以及漏極位于介電層上且填入接觸窗開口內(nèi)，以與半導體迭層電性連接。
[0006]本發(fā)明還提出一種薄膜晶體管的制造方法，其包括以下步驟。在基板上形成半導體迭層。半導體迭層包括第一金屬氧化物半導體層以及位于第一金屬氧化物半導體層上的第二金屬氧化物半導體層，其中第一金屬氧化物半導體層的電阻值低于第二金屬氧化物半導體層的電阻值。于半導體迭層上形成絕緣層。于絕緣層上形成柵極。于柵極上形成介電層，其中介電層具有多個接觸窗開口。于介電層上形成源極以及漏極，其中源極以及漏極填入接觸窗開口內(nèi)，以與半導體迭層電性連接。
[0007]基于上述，在本發(fā)明的薄膜晶體管及其制造方法中，半導體迭層包括第一金屬氧化物半導體層以及位于第一金屬氧化物半導體層上的第二金屬氧化物半導體層，其中第一金屬氧化物半導體層的電阻值低于第二金屬氧化物半導體層的電阻值。換言之，本發(fā)明的薄膜晶體管具有連續(xù)堆迭的兩層金屬氧化物半導體層，且下層金屬氧化物半導體層的電阻值低于上層金屬氧化物半導體層的電阻值。再者，本發(fā)明的自行對準式的頂柵極結(jié)構(gòu)僅需利用微影蝕刻法即可完成，而不需要進行現(xiàn)有技術中整面性的鋁薄膜濺鍍以及氧化反應。因此，本發(fā)明的自行對準式的頂柵極結(jié)構(gòu)的薄膜晶體管及其制造方法可避免現(xiàn)有技術中鋁薄膜的厚度均勻性不易控制以及氧化反應不均勻的問題，故可具有較佳的元件特性。
[0008]為使本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并結(jié)合附圖詳細說明如下。
【專利附圖】

【附圖說明】
[0009]圖1A至圖1E為依照本發(fā)明的第一實施例的一種薄膜晶體管的制造方法的剖面示意圖。
[0010]圖2A至圖2D為依照本發(fā)明的第二實施例的一種薄膜晶體管的制造方法的剖面示意圖。
[0011]圖3A至圖3C為依照本發(fā)明的第三實施例的一種薄膜晶體管的制造方法的剖面示意圖。
[0012]圖4A至圖4D為依照本發(fā)明的第四實施例的一種薄膜晶體管的制造方法的剖面示意圖。
[0013]圖5A至圖5C為依照本發(fā)明的第五實施例的一種薄膜晶體管的制造方法的剖面示意圖。
[0014]圖6為比較例的薄膜晶體管的剖面示意圖。
[0015]圖7為比較例I的薄膜晶體管的漏極電流-柵極電壓曲線圖。
[0016]圖8為比較例2的薄膜晶體管的漏極電流-柵極電壓曲線圖。
[0017]圖9為實驗例的薄膜晶體管的漏極電流-柵極電壓曲線圖。
[0018]附圖符號說明
[0019]100、200、300、400、500、600:薄膜晶體管
[0020]110:基板
[0021]120:緩沖層
[0022]130、130’:半導體迭層
[0023]132:第一金屬氧化物半導體層
[0024]134、134’:第二金屬氧化物半導體層
[0025]140、140’:保護層
[0026]150:絕緣材料
[0027]150’、150”:絕緣層
[0028]150a，:上表面
[0029]150b，:側(cè)表面
[0030]160:柵極
[0031]170:介電層[0032]172:接觸窗開口
[0033]180:源極
[0034]190:漏極
[0035]630:半導體層
[0036]701、702、703、704、705、706、801、802、803、804、805、806、901、902、903、904、905、906:曲線
[0037]CH:通道區(qū)
[0038]D:漏極區(qū)
[0039]S:源極區(qū)
[0040]T1、T2:厚度
[0041]W1、W2、W2’:寬度
[0042]X、X’:迭層
【具體實施方式】
[0043]圖1A至圖1E為依照本發(fā)明的第一實施例的一種薄膜晶體管100的制造方法的剖面示意圖。
[0044]請參照圖1A，首先，提供基板110?；?10的材質(zhì)例如是玻璃、石英、有機聚合物或是金屬等等。接著，在基板110上形成緩沖層120，緩沖層120的材質(zhì)例如是氧化物。然而，本發(fā)明不限于此。在本發(fā)明的其他實施例中，亦可不包括緩沖層120，只要基板110可忍受后續(xù)的微影蝕刻制造工藝即可。然后，在已形成緩沖層120的基板110上依序形成第一金屬氧化物半導體材料(未繪示)、第二金屬氧化物半導體材料(未繪示)以及保護材料(未繪示)。接著，圖案化第一金屬氧化物半導體材料、第二金屬氧化物半導體材料以及保護材料，以形成半導體迭層130以及保護層140。此圖案化的方法例如是進行微影蝕刻制造工藝。半導體迭層130包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134，其中第一金屬氧化物半導體層132的電阻值低于第二金屬氧化物半導體層134的電阻值。第一金屬氧化物半導體層132例如是包括氧化銦錫鋅(Indium Tin Zinc Oxide, ITZO)、氧化銦鎵鋅(IGZO)或氧化鋅(ZnO)，且第二金屬氧化物半導體層134例如是包括氧化銦鎵鋅(IGZO)或含硅的氧化銦鎵鋅(S1-1GZO)。保護層140不僅可避免金屬氧化物半導體材料直接接觸光阻，而且還可幫助在微影制造工藝中進行對位。保護層140的材質(zhì)例如是氧化硅、氮化硅、氮氧化硅或其他合適的絕緣材料。
[0045]請參照圖1Β，之后，在圖案化的第二金屬氧化物半導體材料(亦即，第二金屬氧化物半導體層134)上形成絕緣材料150。詳言之，絕緣材料150覆蓋半導體迭層130以及保護層140。接著，在絕緣材料150上形成柵極160。柵極160的形成方法例如是包括先沉積柵極材料(未繪示)，再進行微影蝕刻制造工藝圖案化柵極材料而形成。
[0046]請參照圖1C，接著，以柵極160作為蝕刻罩幕圖案化絕緣材料150、保護層140以及圖案化的第二金屬氧化物半導體材料(亦即，第二金屬氧化物半導體層134)，以使部分的第一金屬氧化物半導體材料裸露出來，而形成半導體迭層130’。半導體迭層130’包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134’(亦即，圖案化的第二金屬氧化物半導體層134)。并且，于半導體迭層130’上形成保護層140’與絕緣層150’ (亦即，圖案化的保護層140與圖案化的絕緣材料150)，且于絕緣層150’上形成柵極160。其中，半導體迭層130’、保護層140’、絕緣層150’及柵極160為迭層X’。絕緣層150’的材質(zhì)例如是氧化硅、氮化硅或氮氧化硅。
[0047]請參照圖1D，然后，于迭層X’上形成介電層170，其中介電層170具有多個接觸窗開口 172。詳言之，介電層170全面完整覆蓋迭層X’的上方及側(cè)邊，以及裸露出來的緩沖層120，且介電層170中的接觸窗開口 172暴露出半導體迭層130’的部分第一金屬氧化物半導體層132。介電層170的材質(zhì)例如是氧化硅、氮化硅或氮氧化硅。
[0048]請參照圖1E，之后，于介電層170上形成源極180以及漏極190，其中源極180以及漏極190填入接觸窗開口 172內(nèi)，以與半導體迭層130’電性連接而形成薄膜晶體管100。詳言之，源極180以及漏極190藉由接觸窗開口 172與半導體迭層130’的第一金屬氧化物半導體層132接觸。源極180以及漏極190的形成方法例如是包括先沉積金屬材料(未繪示)，再進行微影蝕刻制造工藝圖案化金屬材料而形成。
[0049]由圖1E可得知，根據(jù)本發(fā)明的薄膜晶體管100包括半導體迭層130’、絕緣層150’、柵極160、介電層170、源極180以及漏極190。半導體迭層130’包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134’，其中第一金屬氧化物半導體層132的電阻值低于第二金屬氧化物半導體層134’的電阻值。絕緣層150’位于半導體迭層130’上。柵極160位于絕緣層150’上。介電層170覆蓋柵極160，其中介電層170具有多個接觸窗開口 172。源極180以及漏極190位于介電層170上且填入接觸窗開口 172內(nèi)，以與半導體迭層130’電性連接。再者，根據(jù)本發(fā)明的薄膜晶體管100可還包括保護層140’，其位于半導體迭層130’與絕緣層150’之間。值得一提的是，在本實施例中，第一金屬氧化物半導體層132的厚度Tl小于第二金屬氧化物半導體層134’的厚度T2。第二金屬氧化物半導體層134’的寬度W2’小于第一金屬氧化物半導體層132的寬度W1，以使部分的第一金屬氧化物半導體層132裸露出來，且源極180以及漏極190藉由接觸窗開口 172與被裸露出來的第一金屬氧化物半導體層132接觸。因此，在本實施例中，利用柵極160作為罩幕的自行對準方式以于部分第一金屬氧化物半導體層132中形成源極區(qū)S與漏極區(qū)D，且通道區(qū)CH為第二金屬氧化物半導體層134’。再者，在本實施例中，柵極160覆蓋絕緣層150’的上表面150a’且暴露出絕緣層150’的側(cè)表面150b’。
[0050]在本發(fā)明的第一實施例中，第二金屬氧化物半導體層134’的寬度W2’小于第一金屬氧化物半導體層132的寬度W1。然而，本發(fā)明不限于此。在本發(fā)明的其他實施例(例如第二實施例至第五實施例)中，第二金屬氧化物半導體層134的寬度W2可等于第一金屬氧化物半導體層132的寬度W1。在下文中，將詳細地描述本發(fā)明的第二實施例至第五實施例，這些實施例與上述圖1E的第一實施例相似，因此相同的元件以相同的符號表示，且不再重復說明。
[0051]圖2A至圖2D為依照本發(fā)明的第二實施例的一種薄膜晶體管200的制造方法的剖面示意圖。首先，形成圖2A的結(jié)構(gòu)，此結(jié)構(gòu)及其制造方法與上述的圖1B相同，因此相同的元件以相同的符號表示，且不再重復說明。
[0052]請參照圖2B，接著，以柵極160作為蝕刻罩幕圖案化絕緣材料150以及保護層140，以使部分的第二金屬氧化物半導體材料裸露出來，而形成半導體迭層130。半導體迭層130包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134。并且，于半導體迭層130上形成保護層140’與絕緣層150’，且于絕緣層150’上形成柵極160。其中，半導體迭層130、保護層140’、絕緣層150’及柵極160為迭層X。
[0053]請參照圖2C，然后，于迭層X上形成介電層170，其中介電層170具有多個接觸窗開口 172。詳言之，介電層170全面完整覆蓋迭層X的上方及側(cè)邊，以及裸露出來的緩沖層120，且介電層170中的接觸窗開口 172暴露出半導體迭層130的部分第二金屬氧化物半導體層134。
[0054]請參照圖2D，之后，于介電層170上形成源極180以及漏極190，其中源極180以及漏極190填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接而形成薄膜晶體管200。詳言之，源極180以及漏極190藉由接觸窗開口 172與半導體迭層130的第二金屬氧化物半導體層134接觸。
[0055]由圖2D可得知，根據(jù)本發(fā)明的薄膜晶體管200包括半導體迭層130、絕緣層150’、柵極160、介電層170、源極180以及漏極190。半導體迭層130包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134，其中第一金屬氧化物半導體層132的電阻值低于第二金屬氧化物半導體層134的電阻值。絕緣層150’位于半導體迭層130上。柵極160位于絕緣層150’上。介電層170覆蓋柵極160，其中介電層170具有多個接觸窗開口 172。源極180以及漏極190位于介電層170上且填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接。再者，根據(jù)本發(fā)明的薄膜晶體管200可還包括保護層140’，其位于半導體迭層130與絕緣層150’之間。值得一提的是，在本實施例中，第一金屬氧化物半導體層132的厚度Tl小于第二金屬氧化物半導體層134的厚度T2。第二金屬氧化物半導體層134的寬度W2實質(zhì)上與第一金屬氧化物半導體層132的寬度Wl —致，且源極180以及漏極190藉由接觸窗開口 172與第二金屬氧化物半導體層134接觸。因此，在本實施例中，利用柵極160作為罩幕的自行對準方式以于部分第二金屬氧化物半導體層134中形成源極區(qū)S與漏極區(qū)D，且通道區(qū)CH為在柵極160下方的部分第二金屬氧化物半導體層134。再者，在本實施例中，柵極160覆蓋絕緣層150’的上表面150a’且暴露出絕緣層150’的側(cè)表面150b’。
[0056]圖3A至圖3C為依照本發(fā)明的第三實施例的一種薄膜晶體管300的制造方法的剖面示意圖。首先，形成圖3A的結(jié)構(gòu)，此結(jié)構(gòu)及其制造方法與上述的圖2B相同，因此相同的元件以相同的符號表示，且不再重復說明。
[0057]請參照圖3B，接著，于迭層X上形成介電層170，其中介電層170具有多個接觸窗開口 172。詳言之，介電層170全面完整覆蓋迭層X的上方及側(cè)邊以及裸露出來的緩沖層120，且介電層170中的接觸窗開口 172還貫穿半導體迭層130的第二金屬氧化物半導體層134,以使半導體迭層130的部分第一金屬氧化物半導體層132暴露出來。
[0058]請參照圖3C，之后，于介電層170上形成源極180以及漏極190，其中源極180以及漏極190填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接而形成薄膜晶體管300。詳言之，源極180以及漏極190藉由接觸窗開口 172與半導體迭層130的第一金屬氧化物半導體層132接觸。
[0059]由圖3C可得知，根據(jù)本發(fā)明的薄膜晶體管300包括半導體迭層130、絕緣層150’、柵極160、介電層170、源極180以及漏極190。半導體迭層130包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134，其中第一金屬氧化物半導體層132的電阻值低于第二金屬氧化物半導體層134的電阻值。絕緣層150’位于半導體迭層130上。柵極160位于絕緣層150’上。介電層170覆蓋柵極160，其中介電層170具有多個接觸窗開口 172。源極180以及漏極190位于介電層170上且填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接。再者，根據(jù)本發(fā)明的薄膜晶體管300可還包括保護層140’，其位于半導體迭層130與絕緣層150’之間。值得一提的是，在本實施例中，第一金屬氧化物半導體層132的厚度Tl小于第二金屬氧化物半導體層134的厚度T2。第二金屬氧化物半導體層134的寬度W2實質(zhì)上與第一金屬氧化物半導體層132的寬度Wl 一致，接觸窗開口 172貫穿第二金屬氧化物半導體層134，且源極180以及漏極190藉由接觸窗開口 172與第一金屬氧化物半導體層132接觸。因此，在本實施例中，利用柵極160作為罩幕的自行對準方式以于部分第一金屬氧化物半導體層132中形成源極區(qū)S與漏極區(qū)D，且通道區(qū)CH為在柵極160下方的部分第二金屬氧化物半導體層134。再者，在本實施例中，柵極160覆蓋絕緣層150’的上表面150a’且暴露出絕緣層150’的側(cè)表面150b’。
[0060]圖4A至圖4D為依照本發(fā)明的第四實施例的一種薄膜晶體管400的制造方法的剖面示意圖。首先，形成圖4A的結(jié)構(gòu)，此結(jié)構(gòu)及其制造方法與上述的圖1B相同，因此相同的元件以相同的符號表示，且不再重復說明。
[0061]請參照圖4B，接著，于柵極160與絕緣材料150上形成介電層170。詳言之，介電層170覆蓋柵極160的上方及側(cè)邊以及裸露出來的絕緣材料150。
[0062]請參照圖4C，然后，于介電層170中形成多個接觸窗開口 172。接觸窗開口 172的形成方法例如是進行微影蝕刻制造工藝。介電層170中的接觸窗開口 172貫穿絕緣材料150與保護層140，以暴露出半導體迭層130的部分第二金屬氧化物半導體層134。在下文中，將被接觸窗開口 172貫穿的絕緣材料150稱為絕緣層150”。
[0063]請參照圖4D，之后，于介電層170上形成源極180以及漏極190，其中源極180以及漏極190填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接而形成薄膜晶體管400。詳言之，源極180以及漏極190藉由接觸窗開口 172與半導體迭層130的第二金屬氧化物半導體層134接觸。
[0064]由圖4D可得知，根據(jù)本發(fā)明的薄膜晶體管400包括半導體迭層130、絕緣層150”、柵極160、介電層170、源極180以及漏極190。半導體迭層130包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134，其中第一金屬氧化物半導體層132的電阻值低于第二金屬氧化物半導體層134的電阻值。絕緣層150”位于半導體迭層130上。柵極160位于絕緣層150”上。介電層170覆蓋柵極160，其中介電層170具有多個接觸窗開口 172。源極180以及漏極190位于介電層170上且填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接。再者，根據(jù)本發(fā)明的薄膜晶體管400可還包括保護層140，其位于半導體迭層130與絕緣層150”之間。值得一提的是，在本實施例中，第一金屬氧化物半導體層132的厚度Tl小于第二金屬氧化物半導體層134的厚度T2。第二金屬氧化物半導體層134的寬度W2實質(zhì)上與第一金屬氧化物半導體層132的寬度Wl —致，且源極180以及漏極190藉由接觸窗開口 172與第二金屬氧化物半導體層134接觸。因此，在本實施例中，利用柵極160作為罩幕的自行對準方式以于部分第二金屬氧化物半導體層134中形成源極區(qū)S與漏極區(qū)D，且通道區(qū)CH為在柵極160下方的部分第二金屬氧化物半導體層134。再者，在本實施例中，絕緣層150”覆蓋半導體迭層130，且介電層170覆蓋柵極160與絕緣層150”。
[0065]圖5A至圖5C為依照本發(fā)明的第五實施例的一種薄膜晶體管500的制造方法的剖面示意圖。首先，形成圖5A的結(jié)構(gòu)，此結(jié)構(gòu)及其制造方法與上述的圖4B相同，因此相同的元件以相同的符號表示，且不再重復說明。
[0066]請參照圖5B，接著，于介電層170中形成多個接觸窗開口 172。介電層170中的接觸窗開口 172貫穿絕緣材料150、保護層140以及半導體迭層130的第二金屬氧化物半導體層134，以使半導體迭層130的部分第一金屬氧化物半導體層132裸露出。在下文中，將被接觸窗開口 172貫穿的絕緣材料150稱為絕緣層150”。
[0067]請參照圖5C，然后，于介電層170上形成源極180以及漏極190，其中源極180以及漏極190填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接而形成薄膜晶體管500。詳言之，源極180以及漏極190藉由接觸窗開口 172與半導體迭層130的第一金屬氧化物半導體層132接觸。
[0068]由圖5C可得知，根據(jù)本發(fā)明的薄膜晶體管500包括半導體迭層130、絕緣層150”、柵極160、介電層170、源極180以及漏極190。半導體迭層130包括第一金屬氧化物半導體層132以及位于第一金屬氧化物半導體層132上的第二金屬氧化物半導體層134，其中第一金屬氧化物半導體層132的電阻值低于第二金屬氧化物半導體層134的電阻值。絕緣層150”位于半導體迭層130上。柵極160位于絕緣層150”。介電層170覆蓋柵極160，其中介電層170具有多個接觸窗開口 172。源極180以及漏極190位于介電層170上且填入接觸窗開口 172內(nèi)，以與半導體迭層130電性連接。再者，根據(jù)本發(fā)明的薄膜晶體管500可還包括保護層140，其位于半導體迭層130與絕緣層150”之間。值得一提的是，在本實施例中，第一金屬氧化物半導體層132的厚度Tl小于第二金屬氧化物半導體層134的厚度T2。第二金屬氧化物半導體層134的寬度W2實質(zhì)上與第一金屬氧化物半導體層132的寬度Wl一致，接觸窗開口 172貫穿第二金屬氧化物半導體層134，且源極180以及漏極190藉由接觸窗開口 172與第一金屬氧化物半導體層132接觸。因此，在本實施例中，利用柵極160作為罩幕的自行對準方式以于部分第一金屬氧化物半導體層132中形成源極區(qū)S與漏極區(qū)D，且通道區(qū)CH為在柵極160下方的部分第二金屬氧化物半導體層134。再者，在本實施例中，絕緣層150”覆蓋半導體迭層130，且介電層170覆蓋柵極160與絕緣層150”。
[0069]以上的實施例皆以有保護層140(140’ )為例，但在本發(fā)明的其他實施例中，也可以依照設計而不需要有保護層140(140’ )(圖未示)，本發(fā)明不以此為限。
[0070]為了證明本發(fā)明的自行對準式的頂柵極結(jié)構(gòu)的薄膜晶體管的設計確實具有較佳的元件特性,特以一實驗例來做驗證。圖6為比較例I?2的薄膜晶體管600的剖面示意圖，其中比較例I的半導體層630為氧化銦鎵鋅(IGZO)，而比較例2的半導體層630為氧化銦錫鋅(ITZO)。圖6的結(jié)構(gòu)及其制造方法與上述的圖1E相似，因此相同的元件以相同的符號表示，且不再重復說明。另外，實驗例是使用圖1E的薄膜晶體管100的結(jié)構(gòu)，其中第二金屬氧化物半導體層134’為氧化銦鎵鋅(IGZO)且第一金屬氧化物半導體層132為氧化銦錫鋅(ITZO)。
[0071]圖7為比較例I的薄膜晶體管的漏極電流-柵極電壓(Id-Vg)曲線圖。在圖7中，曲線701?703的漏極電壓(Vd)為0.1伏特，而曲線704?706的漏極電壓為10伏特。再者，曲線701?706的通道寬度為15微米，且曲線701與曲線704的通道長度為5微米、曲線702與曲線705的通道長度為10微米以及曲線703與曲線706的通道長度為15微米。在比較例I中，由于半導體層630為氧化銦鎵鋅(IGZO)，因此在柵極160下方的部分半導體層630作為通道區(qū)且沒有源極區(qū)與漏極區(qū)。由圖7可得知，由于通道區(qū)以外的區(qū)域阻值過高，因此漏極電流偏低(約10-10?10-7安培)。
[0072]圖8為比較例2的薄膜晶體管的漏極電流-柵極電壓曲線圖。在圖8中，曲線801?806的通道寬度與長度皆為5微米，曲線801?803的漏極電壓為0.1伏特，而曲線804?806的漏極電壓為10伏特。再者，曲線801與曲線804的通道區(qū)以外的區(qū)域?qū)挾葹镮微米、曲線802與曲線805的通道區(qū)以外的區(qū)域?qū)挾葹?.5微米以及曲線803與曲線806的通道區(qū)以外的區(qū)域?qū)挾葹?微米。在比較例2中，由于半導體層630為氧化銦錫鋅(ITZO)，因此在柵極160下方的部分半導體層630作為通道區(qū)且其兩側(cè)作為源極區(qū)與漏極區(qū)。由圖8可得知，由于通道區(qū)以外的區(qū)域阻值過低，因此通道區(qū)無法關閉。更詳細來說，當改變柵極電壓時并無法調(diào)控漏極電流，漏極電流皆在約1.E-06?1.E-03安培，故元件持續(xù)開啟而無法關閉。
[0073]圖9為實驗例的薄膜晶體管的漏極電流-柵極電壓曲線圖。在圖9中，曲線901?906的通道寬度與長度皆為5微米，曲線901?903的漏極電壓為0.1伏特，而曲線904?906的漏極電壓為10伏特。再者，曲線901與曲線904的通道區(qū)以外的區(qū)域?qū)挾葹镮微米、曲線902與曲線905的通道區(qū)以外的區(qū)域?qū)挾葹?.5微米以及曲線903與曲線906的通道區(qū)以外的區(qū)域?qū)挾葹?微米。在實驗例中，由于薄膜晶體管具有連續(xù)堆迭的氧化銦鎵鋅(IGZO)與氧化銦錫鋅(ITZO)，因此氧化銦錫鋅(ITZO)可作為源極區(qū)與漏極區(qū)，且柵極可順利地控制氧化銦鎵鋅(IGZO)而不受其下方氧化銦錫鋅(ITZO)影響，進而具有較佳的元件特性。由圖9可得知，實驗例具有較佳的漏極電流(約1.E-07?1.E-04安培)且沒有元件無法關閉的問題。
[0074]綜上所述，在本發(fā)明的薄膜晶體管及其制造方法中，半導體迭層包括第一金屬氧化物半導體層以及位于第一金屬氧化物半導體層上的第二金屬氧化物半導體層，其中第一金屬氧化物半導體層的電阻值低于第二金屬氧化物半導體層的電阻值。換言之，本發(fā)明的薄膜晶體管具有連續(xù)堆迭的兩層金屬氧化物半導體層，且下層金屬氧化物半導體層的電阻值低于上層金屬氧化物半導體層的電阻值。再者，本發(fā)明的自行對準式的頂柵極結(jié)構(gòu)僅需利用微影蝕刻法即可完成，而不需要進行現(xiàn)有技術中整面性的鋁薄膜濺鍍以及氧化反應。因此，本發(fā)明的自行對準式的頂柵極結(jié)構(gòu)的薄膜晶體管及其制造方法可避免現(xiàn)有技術中鋁薄膜的厚度均勻性不易控制以及氧化反應不均勻的問題，故可具有較佳的元件特性。
[0075]雖然本發(fā)明已以實施例揭示如上，然其并非用以限定本發(fā)明，本領域技術人員在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動與潤飾，故本發(fā)明的保護范圍是以本發(fā)明的權利要求為準。
【權利要求】
1.一種薄膜晶體管，包括: 一半導體迭層，其包括一第一金屬氧化物半導體層以及位于該第一金屬氧化物半導體層上的一第二金屬氧化物半導體層，其中該第一金屬氧化物半導體層的電阻值低于該第二金屬氧化物半導體層的電阻值； 一絕緣層，位于該半導體迭層上； 一柵極，位于該絕緣層上； 一介電層，覆蓋該柵極，其中該介電層具有多個接觸窗開口 ；以及 一源極以及一漏極，位于該介電層上且填入這些接觸窗開口內(nèi)，以與該半導體迭層電性連接。
2.如權利要求1所述的薄膜晶體管，其中該第一金屬氧化物半導體層包括氧化銦錫鋅(ITZO)、氧化銦鎵鋅(IGZO)或氧化鋅(ZnO)，且該第二金屬氧化物半導體層包括氧化銦鎵鋅(IGZO)或含硅的氧化銦鎵鋅(S1-1GZO)。
3.如權利要求1所述的薄膜晶體管，其中該第一金屬氧化物半導體層的厚度小于該第二金屬氧化物半導體層的厚度。
4.如權利要求1所述的薄膜晶體管，其中該第二金屬氧化物半導體層的寬度小于該第一金屬氧化物半導體層的寬度，以使部分的該第一金屬氧化物半導體層裸露出來，且該源極以及該漏極藉由這些接觸窗開口與被裸露出來的該第一金屬氧化物半導體層接觸。
5.如權利要求1所述的薄膜晶體管，其中該第二金屬氧化物半導體層的寬度實質(zhì)上與該第一金屬氧化物半導體層的寬度一致，且該源極以及該漏極藉由這些接觸窗開口與該第二金屬氧化物半導體`層接觸。
6.如權利要求1所述的薄膜晶體管，其中該第二金屬氧化物半導體層的寬度實質(zhì)上與該第一金屬氧化物半導體層的寬度一致，這些接觸窗開口貫穿該第二金屬氧化物半導體層，且該源極以及該漏極藉由這些接觸窗開口與該第一金屬氧化物半導體層接觸。
7.如權利要求1所述的薄膜晶體管，其中該柵極覆蓋該絕緣層的上表面且暴露出該絕緣層的側(cè)表面。
8.如權利要求1所述的薄膜晶體管，其中該絕緣層覆蓋該半導體迭層，且該介電層覆蓋該柵極與該絕緣層。
9.如權利要求1所述的薄膜晶體管，還包括一保護層，位于該半導體迭層與該絕緣層之間。
10.一種薄膜晶體管的制造方法，包括: 在一基板上形成一半導體迭層，該半導體迭層包括一第一金屬氧化物半導體層以及位于該第一金屬氧化物半導體層上的一第二金屬氧化物半導體層，其中該第一金屬氧化物半導體層的電阻值低于該第二金屬氧化物半導體層的電阻值； 于該半導體迭層上形成一絕緣層； 于該絕緣層上形成一柵極； 于該柵極上形成一介電層，其中該介電層具有多個接觸窗開口 ；以及 于該介電層上形成一源極以及一漏極，其中該源極以及該漏極填入這些接觸窗開口內(nèi)，以與該半導體迭層電性連接。
11.如權利要求10所述的薄膜晶體管的制造方法，其中:依序形成一第一金屬氧化物半導體材料以及一第二金屬氧化物半導體材料； 圖案化該第一金屬氧化物半導體材料以及該第二金屬氧化物半導體材料； 在圖案化的該第二金屬氧化物半導體材料上形成一絕緣材料； 在該絕緣材料上形成該柵極； 以該柵極作為蝕刻罩幕圖案化該絕緣材料以及該圖案化的第二金屬氧化物半導體材料，以使部分的該第一金屬氧化物半導體材料裸露出來，而形成該半導體迭層； 在該柵極上形成該介電層，且該介電層中的這些接觸窗開口暴露出該半導體迭層的該第一金屬氧化物半導體層；以及 該源極以及該漏極藉由這些接觸窗開口與該半導體迭層的該第一金屬氧化物半導體層接觸。
12.如權利要求10所述的薄膜晶體管的制造方法，其中: 依序形成一第一金屬氧化物半導體材料以及一第二金屬氧化物半導體材料； 圖案化該第一金屬氧化物 半導體材料以及該第二金屬氧化物半導體材料； 在圖案化的該第二金屬氧化物半導體材料上形成一絕緣材料； 在該絕緣材料上形成該柵極； 以該柵極作為蝕刻罩幕圖案化該絕緣材料，以使部分的該第二金屬氧化物半導體材料裸露出來，而形成該半導體迭層； 在該柵極上形成該介電層，且該介電層中的這些接觸窗開口暴露出該半導體迭層的該第二金屬氧化物半導體層；以及 該源極以及該漏極藉由這些接觸窗開口與該半導體迭層的該第二金屬氧化物半導體層接觸。
13.如權利要求10所述的薄膜晶體管的制造方法，其中: 依序形成一第一金屬氧化物半導體材料以及一第二金屬氧化物半導體材料； 圖案化該第一金屬氧化物半導體材料以及該第二金屬氧化物半導體材料； 在圖案化的該第二金屬氧化物半導體材料上形成一絕緣材料； 在該絕緣材料上形成該柵極； 以該柵極作為蝕刻罩幕圖案化該絕緣材料，以使部分的該第二金屬氧化物半導體材料裸露出來，而形成該半導體迭層； 在該柵極上形成該介電層，且該介電層中的這些接觸窗開口還貫穿該半導體迭層的該第二金屬氧化物半導體層，以使該半導體迭層的該第一金屬氧化物半導體層暴露出來；以及 該源極以及該漏極藉由這些接觸窗開口與該半導體迭層的該第一金屬氧化物半導體層接觸。
14.如權利要求10所述的薄膜晶體管的制造方法，其中: 依序形成一第一金屬氧化物半導體材料以及一第二金屬氧化物半導體材料； 圖案化該第一金屬氧化物半導體材料以及該第二金屬氧化物半導體材料； 在圖案化的該第二金屬氧化物半導體材料上形成該絕緣材料，且在該絕緣層上形成該柵極； 在該柵極上形成該介電層，其中該介電層中的這些接觸窗開口暴露出該半導體迭層的該第二金屬氧化物半導體層；以及 該源極以及該漏極藉由這些接觸窗開口與該半導體迭層的該第二金屬氧化物半導體層接觸。
15.如權利要求10所述的薄膜晶體管的制造方法，其中: 依序形成一第一金屬氧化物半導體材料以及一第二金屬氧化物半導體材料； 圖案化該第一金屬氧化物半導體材料以及該第二金屬氧化物半導體材料； 在圖案化的該第二金屬氧化物半導體材料上形成該絕緣材料，且在該絕緣層上形成該柵極； 在該柵極上形成該介電層，其中該介電層中的這些接觸窗開口貫穿該半導體迭層的該第二金屬氧化物半導體層，以使該半導體迭層的該第一金屬氧化物半導體層裸露出；以及 該源極以及該漏極藉由這些接觸窗開口與該半導體迭層的該第一金屬氧化物半導體層接觸。
16.如權利要求10所述的薄膜晶體管的制造方法，還包括于該半導體迭層與該絕緣層之間形成一保護層。
17.如權利要求10所述的薄膜晶體管的制造方法，其中該第一金屬氧化物半導體層包括氧化銦錫鋅(ITZO)、氧化銦鎵鋅(IGZO)或氧化鋅(ZnO)，且該第二金屬氧化物半導體層包括氧化銦鎵鋅(IGZO)或含硅的氧化銦鎵鋅(S1-1GZO)。
18.如權利要求10所述的薄膜晶體管的制造方法，其中該第一金屬氧化物半導體層的厚度小于該第二金屬氧化物半導體層的厚度。
【文檔編號】H01L21/336GK103531641SQ201310535802
【公開日】2014年1月22日 申請日期:2013年11月1日 優(yōu)先權日:2013年6月27日
【發(fā)明者】張志榜, 郭咨吟 申請人:友達光電股份有限公司