晶體管、包含晶體管的可變電阻存儲器件及其制造方法
【專利摘要】一種可變電阻存儲器件，包括垂直晶體管，該垂直晶體管包括：有源柱體，有源柱體包括溝道區(qū)、形成于溝道區(qū)的一端的源極、以及形成于溝道區(qū)的另一端的輕摻雜漏極(LDD)區(qū)和漏極；第一柵電極，被形成為圍繞輕摻雜漏極(LDD)區(qū)的外圍，且具有第一功函數(shù)；以及第二柵電極，被形成為連接至第一柵電極并圍繞溝道區(qū)，且具有高于第一功函數(shù)的第二功函數(shù)。
【專利說明】晶體管、包含晶體管的可變電阻存儲器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2013年2月27日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2013-0021164的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性具體實施例關(guān)于一種半導(dǎo)體集成電路器件，尤其關(guān)于一種晶體管、包含晶體管的可變電阻存儲器件和其制造方法。
【背景技術(shù)】
[0004]隨著移動裝置、數(shù)字信息通信和消費電子產(chǎn)業(yè)的快速發(fā)展，預(yù)期現(xiàn)有電子電荷控制器件的研究會面臨到限制。因此，需要開發(fā)與現(xiàn)有電子電荷器件不同的新概念的新功能型存儲器件，尤其需要具有大容量、超高速以及超低功耗的的下一代存儲器件。
[0005]現(xiàn)在，把電阻器件當(dāng)作存儲介質(zhì)來使用的電阻存儲器件已被建議作為下一代存儲器件，一些例子為:相變隨機存取存儲器(phase-change random accessmemories, PCRAMs)、電阻隨機存取存儲器(resistance RAMs, ReRAMs)和磁阻隨機存取存儲器(magentoresistive RAMs, MRAMs)
[0006]電阻存儲器件基本上可以被配置有開關(guān)器件和電阻器件，并根據(jù)電阻器件的狀態(tài)來儲存數(shù)據(jù)“O”或“I”。
[0007]即使在電阻存儲器件中，最優(yōu)先的是提高集成密度并將最多的存儲器單元集成于狹窄的區(qū)域。
[0008]為了滿足這些需求，電阻存儲器件采已經(jīng)用了三維(three-dimensional, 3D)垂
直晶體管結(jié)構(gòu)。
[0009]然而，即使在3D垂直晶體管中，薄的柵極層仍是可能被需要的。因此，當(dāng)高電壓供應(yīng)至柵極時，高電場被施加至輕摻雜漏極(lightly doped drain, LDD)區(qū)，并且可能造成柵致漏極泄漏(gate induced drain leakage, GIDL)。

【發(fā)明內(nèi)容】

[0010]根據(jù)本發(fā)明的示例性具體實施例的一方面，一種晶體管可以包括:有源柱體，包括溝道區(qū)、形成于溝道區(qū)的一端的源極、以及形成于溝道區(qū)的另一端的輕摻雜漏極區(qū)和漏極；第一柵電極，被形成為圍繞輕摻雜漏極區(qū)的外圍，且具有第一功函數(shù)；以及第二柵電極，被形成為連接至第一柵電極并圍繞溝道區(qū)，且具有高于第一功函數(shù)的第二功函數(shù)。
[0011]根據(jù)本發(fā)明的示例性具體實施例的另一方面，一種可變電阻存儲器件可以包括垂直晶體管和連接至垂直晶體管的漏極的電阻存儲結(jié)構(gòu)，垂直晶體管包括:有源柱體，包括溝道區(qū)、形成于溝道區(qū)的一端的源極、以及形成于溝道區(qū)的另一端的輕摻雜漏極區(qū)和漏極；第一柵電極，被形成為圍繞輕摻雜漏極區(qū)的外圍，且具有第一功函數(shù)；以及第二柵電極，被形成為連接至第一柵電極并圍繞溝道區(qū)，且具有高于第一功函數(shù)的第二功函數(shù)。[0012]根據(jù)本發(fā)明的示例性具體實施例的再另一方面，一種可變電阻存儲器件的制造方法可以包括:在半導(dǎo)體襯底中形成源極區(qū)；在源極區(qū)上形成半導(dǎo)體層；將半導(dǎo)體層圖案化以形成有源柱體；形成第一柵極來圍繞有源柱體；用絕緣層圍繞第一柵極的上部區(qū)而暴露第一柵極的下部區(qū)；以及通過增大暴露的第一柵極的功函數(shù)來形成第二柵電極。
[0013]這些和其它本發(fā)明的特征、方面、具體實施例將被描述于下面的“【具體實施方式】”。
【專利附圖】

【附圖說明】
[0014]將配合所附的附圖從以下詳細描述中更加清楚地理解本發(fā)明公開的主題的上述和其它方面、特征和其它優(yōu)點，其中:
[0015]圖1示出根據(jù)本發(fā)明的示例性具體實施例的一種包括垂直晶體管的可變電阻存儲器件的示意剖視圖；
[0016]圖2至圖5依序示出根據(jù)本發(fā)明的示例性具體實施例的一種可變存儲器件的垂直晶體管的制程的示意剖視圖；
[0017]圖6示出根據(jù)本發(fā)明的另一示例性具體實施例的一種包括垂直晶體管的可變電阻存儲器件的示意剖視圖；
[0018]圖7和圖8依序示出圖6的垂直晶體管的制程的示意性剖視圖；
[0019]圖9示出根據(jù)本 發(fā)明的另一示例性具體實施例的垂直晶體管的示意圖；以及
[0020]圖10示出根據(jù)本發(fā)明的另一示例性具體實施例的垂直晶體管的示意剖視圖。
【具體實施方式】
[0021]在下文中，本發(fā)明的各種示例性具體實施例將參考所附的附圖來更詳細地描述。
[0022]這里參考示例性具體實施例(和中間結(jié)構(gòu))的示意的剖面圖描述示例性具體實施例。故，可以以預(yù)期緣于例如制造技術(shù)和/或公差的各種形狀變化和可以。因此，示例性具體實施例不應(yīng)解釋為局限于這里所示的區(qū)域的特定形狀，而是可以包括緣于例如制造的形狀誤差。在附圖中，為了清楚起見，層與區(qū)的長度和尺寸可以被夸大。在附圖中的相同的附圖標(biāo)記標(biāo)記著相同的部件。
[0023]應(yīng)該容易被理解的是，在本文中的“在…上”與“在...之上”應(yīng)以最廣泛的方式解釋?！霸凇稀敝傅牟恢皇恰爸苯釉凇稀保嗫梢灾冈谄溟g有中間特征或?qū)拥哪硸|西上，且“在...之上”指的不只是“直接在…的頂部”，亦可以指在其間由中間特征或?qū)拥哪硸|西之上。應(yīng)注意的是，于本說明書中的“連接/耦接”代表的不只是一構(gòu)件直接耦接另一構(gòu)件，亦可以代表的是通過中間構(gòu)件間接耦接另一構(gòu)件。此外，只要句子中沒特定的提到，單數(shù)形包括多形。
[0024]參見圖1，根據(jù)本發(fā)明的示例性具體實施例的一種可變電阻存儲器件100可以包括垂直晶體管101和電阻存儲結(jié)構(gòu)185。
[0025]垂直晶體管101可以包括有源柱體120、第一柵電極140和第二柵電極160。
[0026]源極S可以被提供于有源柱體120之下并且漏極D可以被提供于有源柱體120之上。在源極S與漏極D之間的有源柱體120用作垂直晶體管101的溝道區(qū)。此時，有源柱體120可以被解釋為包括源極S的一種結(jié)構(gòu)，或是有源柱體120可以具有獨立地形成在源極S上的一種結(jié)構(gòu)。源極S以及有源柱體120可以為半導(dǎo)體層。另外，輕摻雜漏極區(qū)LDD，其為低濃度的雜質(zhì)區(qū)，可以被形成在有源柱體120中并介于有源柱體120的用作溝道區(qū)的部分與漏極D之間，因此短溝道效應(yīng)可以被減輕。
[0027]第一柵電極140可以被形成為圍繞有源柱體120的上部(輕摻雜漏極區(qū)LDD形成在其中)的周圍。第一柵電極140可以部分地與漏極D的一部分重疊，但第一柵電極140可以被實質(zhì)地形成于有源柱體120的對應(yīng)于輕摻雜漏極區(qū)LDD的位置。
[0028]第二柵電極160可以被連接至第一柵電極140，并且圍繞有源柱體120的溝道區(qū)。例如，第二柵電極160可以與第一柵電極140接觸且位于第一柵電極140之下。此時,第一柵電極140可以包括功函數(shù)低于第二柵電極160的材料。也就是說，當(dāng)重疊輕摻雜漏極區(qū)LDD的第一柵電極140的功函數(shù)降低時，高電場特性所造成的GIDL可以被減輕，故可以改善輕摻雜漏極區(qū)LDD和鄰近輕摻雜漏極區(qū)LDD的漏極D的GIDL特性。
[0029]此時，柵極絕緣層135可以被插入于第一柵電極140、第二柵電極160與有源柱體120之間。各種絕緣層(例如金屬氧化物層和硅氧化物層)可以被用作柵極絕緣層135。
[0030]電阻存儲結(jié)構(gòu)185可以被配置下部電極170和電阻存儲層180。下部電極170可以為形成于漏極D上的導(dǎo)電層，且提供電流和電壓至電阻存儲層180。雖然圖1并未示出，可以基于下部電極170的材料特性而在下部電極170與漏極D之間插入歐姆層。電阻存儲層180可以是其電阻根據(jù)下部電極170提供的電流和電壓而改變的層。作為電阻存儲層180，可以多樣地使用用于電阻隨機存取存儲器(ReRAM)的材料的PCMO層、用于相變隨機存取存儲器(PCRAM)的材料的硫族化合物層、用于磁阻隨機存取存儲器(MRAM)的材料的磁性層、用于自旋轉(zhuǎn)移力矩隨機存取存儲器(STTMRAM)的材料的磁性反轉(zhuǎn)器件層、或用于聚合物隨機存取存儲器(PoRAM)的材料的聚合物層等。
[0031]在該具體實施例的垂直晶體管中，相比于在溝道區(qū)的柵電極，在輕摻雜漏極區(qū)LDD的柵電極由具有相對低的功函數(shù)的材料所形成，其中該輕摻雜漏極區(qū)LDD具有較低GIDL阻障并且施加有高電場。
[0032]如上所述，具有相對低的功函數(shù)的柵電極圍繞輕摻雜漏極區(qū)LDD而設(shè)置以補償跟隨高電場的施加的低GIDL阻障，從而可以減少漏電流。
[0033]一種包括垂直晶體管的可變電阻存儲器件的制造方法將參考圖2至圖5而被詳細描述。
[0034]參照圖2，通過將雜質(zhì)注入半導(dǎo)體襯底105的上部中而在半導(dǎo)體襯底105中形成源極110。半導(dǎo)體層形成在形成有源極110的半導(dǎo)體襯底105上。例如，半導(dǎo)體層可以為雜質(zhì)摻雜的多晶硅層或是外延生長的半導(dǎo)體襯底105 (其中形成有源極)的層。硬質(zhì)掩膜層130(例如氮化硅層)沉積于半導(dǎo)體層。硬質(zhì)掩膜層130的預(yù)定部分與半導(dǎo)體層的預(yù)定部分圖案化以形成多個有源柱體120。柵極絕緣層135形成于所述多個有源柱體120的表面以及半導(dǎo)體襯底105的表面。作為柵極絕緣層135，可以使用其中化諸如硅(Si)、鉭(Ta)、鈦(Ti)、鋇鈦(BaTi)、鋯酸鋇(BaZr)、錯(Zr)、鉿(Hf)、鑭(La)、鋁(Al)、釔(Y)、或硅化鋯(ZrSi)的導(dǎo)電材料被氧化的層。第一導(dǎo)電層沉積在包含柵極絕緣層135的半導(dǎo)體襯底105上，且被非等向性地刻蝕來圍繞有源柱體120。因此，第一柵電極140形成在每一覆蓋有柵極絕緣層135的有源柱體120的外部周緣之上。此時，通過非等向性過度刻蝕，第一柵電極140可以被形成具有小于有源柱體120的高度。例如，作為第一柵電極140，可以使用過渡金屬層，其包括諸如鈦(Ti)、鉭(Ta)、鈷(Co)或鉬(Pt)的金屬。[0035]如第3圖所示，第一絕緣層145形成以填充所述有源柱體120間的空間。接著，第一絕緣層145凹陷以暴露第一柵電極140的上部區(qū)。此時，第一絕緣層145的上表面可以定位成對應(yīng)于有源柱體120的溝道形成區(qū)。第二絕緣層150形成以覆蓋第一柵電極140暴露的上部區(qū)。第二絕緣層150可以由具有不同于第一絕緣層145的刻蝕選擇率的材料所形成。
[0036]參照圖4，第一絕緣層145被選擇性地移除以暴露第一柵電極140的下部區(qū)。接著，氮離子被注入至暴露的第一柵電極140中以形成由金屬氮化物層所形成的第二柵電極160，例如圖5所示的氮化鈦(TiN)層。如所周知，諸如鈦層的耐火金屬層具有低于諸如TiN層的金屬氮化物層的功函數(shù)。因此，柵電極的對應(yīng)于輕摻雜漏極區(qū)LDD的部分由具有相對低的功函數(shù)的材料所形成，從而減少因GIDL造成的漏電流。
[0037]接著，回去參照圖1，有源柱體120上的硬質(zhì)掩膜層130被移除，并且輕摻雜漏極區(qū)LDD通過向有源柱體120中注入低濃度的雜質(zhì)而形成。接著，高濃度的雜質(zhì)被注入形成有輕摻雜漏極區(qū)LDD的有源柱體120中以定義漏極D。
[0038]下部電極170和電阻存儲層180依序形成在漏極D上以制成可變電阻存儲器件。
[0039]與金屬氮化物層不同的金屬硅化物層可以被用作第二柵電極160。
[0040]也就是，如圖6所示，圍繞輕摻雜漏極區(qū)LDD的第一柵電極140可以由過渡金屬層(如上述的示例性具體實施例中的示例)所形成，且第二柵電極165可以由位于第一柵電極140之下且具有高于第一柵電極140的功函數(shù)的過渡金屬硅化物層所形成。此時，第二柵電極165的厚度b可以大于第一柵電極140的厚度a。
[0041]由于過渡金屬層亦具有低于過渡金屬硅化物層的功函數(shù)，圍繞在具有微弱GIDL特性的輕摻雜漏極區(qū)LDD的漏電流可以被減少。
[0042]在圖6中所示的一種垂直晶體管的制造方法將參考圖7和圖8而詳述。在這里，該示例性具體實施例中的可變電阻存儲器件的制造方法中某些與前述的示例性具體實施例中的可變電阻存儲器件的制造方法中的圖1至圖3的過程實質(zhì)地相同。因此，將描述圖3過程之后的過程。
[0043]參照圖7,第一絕緣層(圖3的145)被選擇地移除以暴露第一柵電極140的側(cè)壁。娃層163以預(yù)定厚度沉積在第一柵電極140的暴露表面上。娃層163可以被形成位于第二絕緣層150的下方。
[0044]參照圖8，對半導(dǎo)體襯底105進行熱處理，使得第一柵電極140與接觸該第一柵電極140的娃層163反應(yīng)，以形成由過渡金屬娃化物層形成的第二柵電極165。此時，由于第二柵電極165是通過第一柵電極140與娃層163的熱反應(yīng)而形成的層,娃層163的厚度可以被提供當(dāng)做第二柵電極165的厚度。因此，第二柵電極165的厚度可以大于第一柵電極140的厚度。
[0045]如圖9所示，第一柵電極142和第二柵電極167可以被依序地形成來圍繞有源柱體 120。
[0046]也就是，第一柵電極142被形成為圍繞覆蓋有柵極絕緣層135的有源柱體120的外部周緣。此時，重要的是柵電極142被形成不重疊輕摻雜漏極區(qū)LDD。
[0047]接著，第二柵極167被形成為圍繞第一柵電極142的外部周緣。此時，第二柵極167可以超過第一柵電極而延伸預(yù)定長度C，使得第二柵極167重疊輕摻雜漏極區(qū)LDD的一部分。因此，舉例來說，只有絕緣層135的一部分存在于輕摻雜漏極區(qū)LDD與第二柵極167之間而未插有第一柵電極142。在這里,第二柵電極167可以具有高于第一柵電極142的功函數(shù)。然而，在某些情況下，第二柵電極167可以由功函數(shù)相近于或低于第一柵電極142的功函數(shù)的材料所形成。
[0048]具有上述結(jié)構(gòu)的垂直晶體管中，由于第一柵電極142被形成為具有相對低的功函數(shù)、并且介于輕摻雜漏極區(qū)LDD與重疊輕摻雜漏極區(qū)LDD的第二柵電極167之間的距離增大，施加至輕摻雜漏極區(qū)LDD的高電場可以被減緩并且由低GIDL造成的漏電流可以被降低。
[0049]除了垂直晶體管結(jié)構(gòu)外，雙柵電極結(jié)構(gòu)也可以應(yīng)用于埋入式柵電極結(jié)構(gòu)。
[0050]也就是，如圖10所示，溝槽210形成在半導(dǎo)體襯底200中。源極S和漏極D形成在溝槽210兩側(cè)的半導(dǎo)體襯底200中。
[0051 ] 第一電極220和第二電極230可以被形成在形成有柵極絕緣層215的溝槽210中。第一柵電極220可以被形成在溝槽210的內(nèi)表面。第一柵電極220可以被形成以實質(zhì)位于溝槽210的下部，使得第一柵電極220可以不重疊源極S和漏極D。
[0052]第二柵電極230可以被形成為填充圍繞有第一柵電極220的溝槽210的內(nèi)部。此時，第二柵電極230可以被形成為具有長于第一柵電極220的高度的高度，使得第二柵電極230可以重疊源極S和漏極D的一部分。
[0053]雖然圖10未示出，但對所屬領(lǐng)域普通技術(shù)人員顯而易見的是，如圖2和圖6所示的電組存儲結(jié)構(gòu)185可以被附加地形成。附圖標(biāo)記240和250代表絕緣層。
[0054]進而，圍繞漏極D的區(qū)域重疊第二柵電極230而無第一柵電極220的插入。因此，受高電場影響的圍繞漏極的區(qū)域到柵電極的距離實質(zhì)增大，使得GIDL效應(yīng)可以被減少。
[0055]此外，由于第一柵電極220由功函數(shù)低于第二柵電極230的材料所形成，所以電場對圍繞漏極D的區(qū)域(也就是對應(yīng)于輕摻雜漏極區(qū)LDD的區(qū)域)的影響可以進步地被減輕。
[0056]另外，第二柵電極230可以被形成為填充圍繞有第一柵電極220的溝槽210內(nèi)部。
[0057]具體如上所述，根據(jù)所述具體實施例，由于柵電極具有相對低的功函數(shù)形成于輕摻雜漏極區(qū)LDD周圍，因高電場施加而造成的低GIDL阻障可以被補償且漏電流可以被減少。
[0058]本發(fā)明在上文中的具體實施例是說明性的，本發(fā)明不被上述具體實施例所限制。各種替代物或等效物都是可能的，本發(fā)明并不限于任何特定種類的半導(dǎo)體器件。鑒于本發(fā)明公開，可以進行其它添加、刪除或調(diào)整，并且都將落入所附權(quán)利要求的范圍內(nèi)。
[0059]通過以上實施例可以看出，本申請?zhí)峁┝巳缦碌募夹g(shù)方案。
[0060]1.一種晶體管，包括:
[0061]有源柱體，所述有源柱體包括溝道區(qū)、形成于所述溝道區(qū)的一端的源極、以及形成于所述溝道區(qū)的另一端的輕摻雜漏極區(qū)和漏極；
[0062]第一柵電極，所述第一柵電極被形成為圍繞所述輕摻雜漏極區(qū)的外圍，且具有第一功函數(shù)；以及
[0063]第二柵電極，所述第二柵電極被形成為連接至所述第一柵電極并圍繞所述溝道區(qū)，且具有高于所述第一功函數(shù)的第二功函數(shù)。
[0064]2.如技術(shù)方案I所述的晶體管，其中，所述第一柵電極包括過渡金屬層，所述過渡金屬層包括選自包括鈦T1、鉭Ta、鈷Co和鉬Pt的群組中的一種。
[0065]3.如技術(shù)方案2所述的晶體管，其中，所述第二柵電極包括金屬氮化物層。
[0066]4.如技術(shù)方案2所述的晶體管，其中，所述第二柵電極包括過渡金屬硅化物層。
[0067]5.如技術(shù)方案4所述的晶體管，其中，所述第二柵電極被形成為厚度大于所述第一柵電極的厚度。
[0068]6.如技術(shù)方案I所述的晶體管，其中，所述第一柵電極形成于所述有源柱體的外部周緣，且所述第二柵電極形成于所述第一柵電極的外部周緣。
[0069]7.如技術(shù)方案6所述的晶體管，其中，所述第一柵電極被形成為高度小于所述第二柵電極的高度，且所述第二柵電極被形成為重疊于所述有源柱體而沒有所述第一柵電極插入。
[0070]8.一種可變電阻存儲器件，包括:
[0071]垂直晶體管，所述垂直晶體管包括:
[0072]有源柱體，所述有源柱體包括溝道區(qū)、形成于所述溝道區(qū)的一端的源極、以及形成于所述溝道區(qū)的另一端的輕摻雜漏極區(qū)和漏極；
[0073]第一柵電極，所述第一柵電極被形成為圍繞所述輕摻雜漏極區(qū)的外圍，且具有第一功函數(shù)；以及
[0074]第二柵電極，所述第二柵電極被形成為連接至所述第一柵電極并圍繞所述溝道區(qū)，且具有高于所述第一功函數(shù)的第二功函數(shù)；以及
[0075]電阻存儲結(jié)構(gòu)，所述電阻存儲結(jié)構(gòu)連接至所述垂直晶體管的漏極。
[0076]9.如技術(shù)方案8所述的可變電阻存儲器件，其中，所述第一柵電極包括過渡金屬層，所述過渡金屬層包括選自包括鈦T1、鉭Ta、鈷Co和鉬Pt的群組中的任何一種。
[0077]10.如技術(shù)方案8所述的可變電阻存儲器件，其中，所述第二柵電極包括金屬氮化物層。
[0078]11.如技術(shù)方案8所述的可變電阻存儲器件，其中，所述第二柵電極包括過渡金屬娃化物層。
[0079]12.如技術(shù)方案8所述的可變電阻存儲器件，其中，所述第二柵電極被形成為厚度大于所述第一柵電極的厚度。
[0080]13.如技術(shù)方案8所述的可變電阻存儲器件，其中，所述第一柵電極形成于所述有源柱體的外部周緣，且所述第二柵電極形成于所述第一柵電極的外部周緣。
[0081]14.如技術(shù)方案13所述的可變電阻存儲器件，其中，所述第一柵電極被形成為高度小于所述第二柵電極的高度，且所述第二柵電極被形成為重疊于所述有源柱體而沒有所述第一柵電極插入。
[0082]15.如技術(shù)方案8所述的可變電阻存儲器件，其中，所述電阻存儲結(jié)構(gòu)包括:
[0083]下部電極，所述下部電極形成于所述漏極上；以及
[0084]電阻存儲層，所述電阻存儲層形成于所述下部電極上。
[0085]16.如技術(shù)方案15所述的可變電阻存儲器件，其中，所述電阻存儲層包括選自以下群組中的一種，所述群組包括:包含用于電阻隨機存取存儲器ReRAM的材料的PCMO層、包含用于相變隨機存取存儲器PCRAM的材料的硫族化合物層、包含用于磁阻隨機存取存儲器MRAM的材料的磁性層、包含用于自旋轉(zhuǎn)移力矩隨機存取存儲器STTMRAM的材料的磁性反轉(zhuǎn)器件層、以及包含用于聚合物隨機存取存儲器PoRAM的材料的聚合物層。
[0086]17.一種可變電阻存儲器件的制造方法，包括:
[0087]在半導(dǎo)體襯底中形成源極區(qū)；
[0088]在所述源極區(qū)上形成半導(dǎo)體層；
[0089]將所述半導(dǎo)體層圖案化以形成有源柱體；
[0090]形成第一柵電極來圍繞所述有源柱體；
[0091]用絕緣層圍繞所述第一柵電極的上部區(qū)而暴露所述第一柵電極的下部區(qū)；以及
[0092]通過增大暴露的第一柵電極的功函數(shù)來形成第二柵電極。
[0093]18.如技術(shù)方案17所述的制造方法，其中，形成所述第二柵電極包括向暴露的所述第一柵電極的下部區(qū)中注入氮離子。
[0094]19.如技術(shù)方案17所述的制造方法，其中，形成所述第二柵電極包括:
[0095]于暴露的所述第一柵電極的下部區(qū)上形成硅層；以及
[0096]通過使所述第一柵電極與所述硅層反應(yīng)而形成硅化物層。
[0097]20.如技術(shù)方案17所述的制造方法，還包括:
[0098]于所述有源柱體上形成下部電極；以及
[0099]于所述下部電極上形成電阻存儲層。
[0100]21.—種晶體管，包括:
[0101]有源柱體，所述有源柱體包括溝道區(qū)、形成于所述溝道區(qū)的一端的源極、以及形成于所述溝道區(qū)的另一端的漏極與輕摻雜漏極區(qū)；
[0102]第一柵電極，所述第一柵電極被形成為圍繞所述輕摻雜漏極區(qū)，且具有第一功函數(shù)；以及
[0103]第二柵電極，所述第二柵電極被形成為圍繞所述溝道區(qū)，且具有高于所述第一功函數(shù)的第二功函數(shù)。
【權(quán)利要求】
1.一種晶體管，包括: 有源柱體，所述有源柱體包括溝道區(qū)、形成于所述溝道區(qū)的一端的源極、以及形成于所述溝道區(qū)的另一端的輕摻雜漏極區(qū)和漏極； 第一柵電極，所述第一柵電極被形成為圍繞所述輕摻雜漏極區(qū)的外圍，且具有第一功函數(shù)；以及 第二柵電極，所述第二柵電極被形成為連接至所述第一柵電極并圍繞所述溝道區(qū)，且具有高于所述第一功函數(shù)的第二功函數(shù)。
2.如權(quán)利要求1所述的晶體管，其中，所述第一柵電極包括過渡金屬層，所述過渡金屬層包括選自包括鈦T1、鉭Ta、鈷Co和鉬Pt的群組中的一種。
3.如權(quán)利要求2所述的晶體管，其中，所述第二柵電極包括金屬氮化物層。
4.如權(quán)利要求2所述的晶體管，其中，所述第二柵電極包括過渡金屬硅化物層。
5.如權(quán)利要求4所述的晶體管，其中，所述第二柵電極被形成為厚度大于所述第一柵電極的厚度。
6.如權(quán)利要求1所述的晶體管，其中，所述第一柵電極形成于所述有源柱體的外部周緣，且所述第二柵電極形成于所述第一柵電極的外部周緣。
7.如權(quán)利要求6所述的晶體管，其中，所述第一柵電極被形成為高度小于所述第二柵電極的高度，且所述第二柵電極被形成為重疊于所述有源柱體而沒有所述第一柵電極插入。
8.—種可變電阻存儲器件，包括: 垂直晶體管，所述垂直晶體管包括: 有源柱體，所述有源柱體包括溝道區(qū)、形成于所述溝道區(qū)的一端的源極、以及形成于所述溝道區(qū)的另一端的輕摻雜漏極區(qū)和漏極； 第一柵電極，所述第一柵電極被形成為圍繞所述輕摻雜漏極區(qū)的外圍，且具有第一功函數(shù)；以及 第二柵電極，所述第二柵電極被形成為連接至所述第一柵電極并圍繞所述溝道區(qū)，且具有高于所述第一功函數(shù)的第二功函數(shù)；以及 電阻存儲結(jié)構(gòu)，所述電阻存儲結(jié)構(gòu)連接至所述垂直晶體管的漏極。
9.如權(quán)利要求8所述的可變電阻存儲器件，其中，所述第一柵電極包括過渡金屬層，所述過渡金屬層包括選自包括鈦T1、鉭Ta、鈷Co和鉬Pt的群組中的任何一種。
10.如權(quán)利要求8所述的可變電阻存儲器件，其中，所述第二柵電極包括金屬氮化物層。
【文檔編號】H01L29/423GK104009082SQ201310446378
【公開日】2014年8月27日 申請日期:2013年9月26日 優(yōu)先權(quán)日:2013年2月27日
【發(fā)明者】樸南均 申請人:愛思開海力士有限公司