金屬溝渠去耦合電容結(jié)構(gòu)及其形成方法
【專利摘要】本發(fā)明公開一種金屬溝渠去耦合電容結(jié)構(gòu)及其形成方法，該金屬溝渠去耦合電容結(jié)構(gòu)包含位于基材中的垂直的溝渠、位于垂直的溝渠內(nèi)壁上的絕緣層、覆蓋基材與絕緣層的層間介電層、位于基材上內(nèi)連線金屬層，其穿過層間介電層而填滿垂直的溝渠，此內(nèi)連線金屬層電連接電源。本發(fā)明的金屬溝渠去耦合電容結(jié)構(gòu)，具有深入基材中、接電源的金屬樁，可以抑制電源噪聲。
【專利說明】金屬溝渠去耦合電容結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大致上關(guān)于一種金屬去耦合電容結(jié)構(gòu)及其形成方法。特定言之，本發(fā)明則針對(duì)一種金屬溝渠去稱合電容結(jié)構(gòu)，用來避免電源噪聲(power noise,亦稱為powerbouncing)的干擾。
【背景技術(shù)】
[0002]一般說來，如圖10所示，半導(dǎo)體元件40通常是多種位于基材10上不同元件區(qū)41的半導(dǎo)體元件40。視情況需要，元件區(qū)41可以包含各種電子元件，例如，不同相鄰元件區(qū)41包含產(chǎn)生不同訊號(hào)種類的電子元件。舉例而言，不同元件區(qū)41可以是數(shù)字電路元件區(qū)42、射頻電路元件區(qū)43、或是模擬電路元件區(qū)44。由于不同功能的元件區(qū)40會(huì)產(chǎn)生不同種類的訊號(hào)，這些訊號(hào)可能會(huì)藉由共同電源(common power)的傳播彼此稱合,或是成為其他訊號(hào)的噪聲(noise)。
[0003]一般說來，不同功能的元件區(qū)40，對(duì)于噪聲會(huì)有不同地忍受程度。例如，數(shù)字電路元件區(qū)42會(huì)產(chǎn)生數(shù)字訊號(hào)。一方面，此數(shù)字訊號(hào)即使夾帶相當(dāng)程度的噪聲，依然不會(huì)影響此數(shù)字訊號(hào)的品質(zhì)。另一方面，無論是純粹的數(shù)字訊號(hào)本身，或是其夾帶有相當(dāng)程度的噪聲，都有可能成為其它較為敏感訊號(hào)種類的噪聲，相對(duì)的數(shù)字電路元件區(qū)42的電源的噪聲也高于其它元件區(qū)。也就是說，數(shù)字訊號(hào)本身較不怕噪聲，但是卻有可能成為其它較為敏感訊號(hào)種類的噪聲源。簡(jiǎn)言之，不同的元件區(qū)對(duì)于電源噪聲的干擾耐受度是不一樣的。
[0004]再加上晶片的電源維度(power domain)不斷增加，且操作頻率不斷提高，晶片瞬間的電流變化通過封裝金屬焊線將產(chǎn)生電源上瞬間的電壓脈沖(pulse)，電源噪聲的干擾將會(huì)越來越強(qiáng)烈，因此需要有新的方式，來盡量減低電源噪聲對(duì)不同元件區(qū)的干擾。同時(shí)，電源去耦合電容的電容值越大，則效果越佳，最好還能與目前的半導(dǎo)體制程相容。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提出一種金屬溝渠去耦合電容結(jié)構(gòu)及其形成方法，用來避免電源噪聲的干擾。本發(fā)明的金屬溝渠去耦合電容結(jié)構(gòu)，具有深入基材中、接電源的金屬樁(metal pillar),可以抑制電源噪聲。
[0006]本發(fā)明的金屬溝渠去耦合電容結(jié)構(gòu)，包含位于基材中的溝渠、位于溝渠內(nèi)壁上的絕緣層、覆蓋基材與絕緣層的層間介電層(inter-layer dielectric layer)、與位于基材上，穿過層間介電層而填滿溝渠的內(nèi)連線金屬層，此內(nèi)連線金屬層接至電源(power)。
[0007]換言之，本發(fā)明公開一種金屬溝渠去稱合電容結(jié)構(gòu)，該結(jié)構(gòu)包含:一基材，其接地；一垂直的溝渠，位于該基材中；一絕緣層，位于該垂直的溝渠內(nèi)壁上；一內(nèi)連線金屬層，位于該基材上，填滿該垂直的溝渠，其中該內(nèi)連線金屬層電連接一電源。
[0008]在本發(fā)明一實(shí)施方式中，金屬溝渠去稱合電容結(jié)構(gòu)還包含金屬間介電層。金屬間介電層(inter-metal dielectric layer)位于層間介電層上而覆蓋層間介電層。內(nèi)連線金屬層位于金屬間介電層中，而穿過層間介電層。[0009]本發(fā)明還提出一種形成金屬溝渠去耦合電容結(jié)構(gòu)的方法。首先，提供覆蓋有層間介電層的基材。其次，進(jìn)行鑲嵌制程。此鑲嵌制程包含以下步驟:首先，形成橫向的鑲嵌開口與垂直的溝渠，使得橫向的鑲嵌開口位于層間介電層上，而垂直的溝渠穿過層間介電層并穿入基材中。其次，在垂直的溝渠內(nèi)壁上形成絕緣層。然后，以金屬同時(shí)填滿橫向的鑲嵌開口與垂直的溝渠，使得橫向的鑲嵌開口與垂直的溝渠都成為金屬溝渠去耦合電容結(jié)構(gòu)的一部分。金屬溝渠去耦合電容結(jié)構(gòu)的內(nèi)連線金屬層接電源。
[0010]本發(fā)明金屬溝渠去耦合電容結(jié)構(gòu)中的內(nèi)連線金屬層能深入基材里，與基材以及絕緣層一起形成去耦合電容結(jié)構(gòu)。內(nèi)連線金屬層則接至電源。此去耦合的電容結(jié)構(gòu)，可以有效地減抑不正常的電壓脈沖(voltage pulse)以及電源噪聲,產(chǎn)生保護(hù)效果。
【專利附圖】

【附圖說明】
[0011]圖1至圖7為本發(fā)明形成金屬溝渠去耦合電容結(jié)構(gòu)的方法示意圖；
[0012]圖8表示金屬溝渠去耦合電容結(jié)構(gòu)穿過層間介電層，并穿入基材中；
[0013]圖9表示金屬溝渠去耦合電容結(jié)構(gòu)穿過金屬間介電層與層間介電層，并穿入基材中；
[0014]圖10表示位于基材上不同元件區(qū)的半導(dǎo)體元件。
[0015]【符號(hào)說明】
[0016]10 基材
[0017]20層間介電層
·[0018]30淺溝渠隔離
[0019]40半導(dǎo)體元件
[0020]41元件區(qū)
[0021]42數(shù)字電路元件區(qū)
[0022]43射頻電路元件區(qū)
[0023]44模擬電路元件區(qū)
[0024]45仿造元件區(qū)
[0025]50金屬溝渠去耦合電容結(jié)構(gòu)
[0026]51橫向的鑲嵌開口
[0027]52垂直的溝渠
[0028]53 內(nèi)壁
[0029]54絕緣層
[0030]54A絕緣層
[0031]54B絕緣層
[0032]55內(nèi)連線金屬層
[0033]56橫向延伸部分
[0034]57垂直穿過部分
[0035]60金屬間介電層
[0036]61金屬布線【具體實(shí)施方式】
[0037]本發(fā)明提供了一種金屬溝渠去耦合電容結(jié)構(gòu)及其形成方法。金屬溝渠去耦合電容結(jié)構(gòu)中的內(nèi)連線金屬層能深入基材里，與基材以及絕緣層一起形成去耦合電容結(jié)構(gòu)。內(nèi)連線金屬層則接至電源。此去耦合的電容結(jié)構(gòu)，可以有效地對(duì)于不正常的電壓脈沖(voltagepulse)以及電源噪聲，可以產(chǎn)生減抑的保護(hù)效果。
[0038]本發(fā)明首先提供一種形成金屬溝渠去耦合電容結(jié)構(gòu)的方法。圖1至圖7為本發(fā)明形成金屬溝渠去耦合電容結(jié)構(gòu)的方法示意圖。首先，如圖1所示，提供基材10。基材10可以是一種半導(dǎo)體基材，例如娃基底(silicon substrate)、嘉晶娃基板(epitaxial siliconsubstrate)、娃錯(cuò)半導(dǎo)體基板(silicon germanium substrate)、碳化娃基板(siliconcarbide substrate)或娃覆絕緣基底(silicon-on-1nsulator, SOI),但并不限于此。通常會(huì)將基材10接地。另外，在基材10之中，還可以預(yù)先形成有用作電性隔離用的數(shù)個(gè)淺溝渠隔離30與各種半導(dǎo)體元件40。淺溝渠隔離30用來隔離彼此相鄰的半導(dǎo)體元件40。形成淺溝渠隔離30的步驟，可以參考如下方法:首先，使用硬遮罩(圖未示)在基材10中蝕刻出多個(gè)用來形成淺溝渠隔離的垂直的溝渠(圖未示)。隨后，將絕緣材料(圖未示)填入先前所形成之垂直的溝渠(圖未示)中，并于平坦化移除多余的絕緣材料(圖未示)，最后再移除硬遮罩(圖未示)，從而得到淺溝渠隔離30。
[0039]其次，如圖2所示，在基材10中完成淺溝渠隔離30后，又可以在基材10中形成視情況需要的半導(dǎo)體元件40，半導(dǎo)體元件40通常具有源極、漏極與柵極。半導(dǎo)體元件40通常是各種位于不同元件區(qū)41的半導(dǎo)體元件40。視情況需要，元件區(qū)41包含各種電子元件，較佳者，不同元件區(qū)41包含產(chǎn)生不同訊號(hào)種類的電子元件。例如，不同元件區(qū)41可以是數(shù)字電路元件區(qū)42、射頻電路元件區(qū)43、模擬電路元件區(qū)44或是仿造元件區(qū)45。
[0040]然后，在完成位于不同元件區(qū)41的半導(dǎo)體元件40后，如圖3所示，又使用層間介電層20來覆蓋基材10與完成的半導(dǎo)體元件40，使得基材10成為被層間介電層20覆蓋的基材10。層間介電層20通常是一種絕緣材料，例如含硅或是含氧的絕緣材料(例如USG或FSG) ο
[0041]繼續(xù)，如圖4所示，在層間介電層20與基材10中進(jìn)行鑲嵌(damascene)制程。此鑲嵌制程會(huì)得到深入基材10里的金屬樁，而得以有效地減少不正常的電壓脈沖(voltagepulse)以及電源噪聲。首先，如圖4所示，形成所需要的橫向的鑲嵌開口 51與垂直的溝渠52,使得橫向的鑲嵌開口 51位于層間介電層20與基材10之上,而垂直的溝渠52則穿過層間介電層20并穿入基材10中?？梢允褂霉姆椒▉硇纬蓹M向的鑲嵌開口 51與垂直的溝渠52，例如可以使用光阻(圖未示)搭配微影與蝕刻制程，來形成橫向的鑲嵌開口 51與垂直的溝渠52。
[0042]較佳者，垂直的溝渠52的深度會(huì)盡量深入基材10中。在本發(fā)明一實(shí)施方式中，溝渠52比元件區(qū)41中至少一半導(dǎo)體元件40以及淺溝渠隔離30更深。例如，溝渠52的深度比元件區(qū)41中任何半導(dǎo)體元件40都要深?；蚴牵瑴锨?2的深度至少為5微米(μπι)深。較佳者,溝渠52的深度可以是30 μ m-100 μ m左右。另外，溝渠52的寬度可以是3 μ m-10 μ m左右。通常而言，溝渠52的寬度可以影響溝渠52的深度。例如，溝渠52寬度越大，就容易得到深度越大的溝渠52。較佳者，溝渠52的深度可以是寬度的10倍左右。去耦合電容的電容值與金屬溝渠側(cè)壁的面積成正比，因此可依制程能力視情況作調(diào)整。[0043]另外，在本發(fā)明另一實(shí)施方式中，如圖5所示，溝渠52也可以穿過任何一個(gè)淺溝渠隔離30，例如介于元件區(qū)41間的淺溝渠隔離30，并為此淺溝渠隔離30所圍繞。較佳者，此淺溝渠隔離30旁緊鄰有較為敏感的元件區(qū)41，例如射頻電路元件區(qū)43或是模擬電路元件區(qū)44。不同的元件區(qū)可以使用該元件區(qū)專用的金屬溝渠去耦合電容。通常不同的元件區(qū)的電源來自于一共同電源，但在晶片內(nèi)或各元件區(qū)各自獨(dú)立。各個(gè)元件區(qū)專用的金屬溝渠去耦合電容可以借助于不同的金屬連線至不同的電源。在本發(fā)明又一實(shí)施方式中，如圖6所示，溝渠52也可以共形地(conformally)穿過淺溝渠隔離30，并為淺溝渠隔離30所圍繞。此舉可以有效增加去耦合電容的電容值。亦即溝渠52與淺溝渠隔離30的形狀具有大體上相同的輪廓，但溝渠52比淺溝渠隔離30深，淺溝渠隔離30比溝渠52窄而為其所圍繞。還有，視情況需要，如圖4所示，溝渠52亦可以位于仿造元件區(qū)45中，并為淺溝渠隔離30所圍繞。由于目前要求位于基材10中的半導(dǎo)體元件40的元件密度越高越好，所以一般的元件區(qū)不見得有足夠的空間能夠容納本發(fā)明的金屬溝渠去耦合電容結(jié)構(gòu)50。因此，本發(fā)明亦不排除將溝渠52安排于仿造元件區(qū)45中，例如用于仿造圖案(dummy pattern)之仿造元件區(qū)45中，就可以節(jié)省基材10中容納半導(dǎo)體元件40的面積。其中，仿造圖案用于填補(bǔ)元件以增加元件密度或使元件相鄰的環(huán)境對(duì)稱。
[0044]再來,如圖7繪示,又在溝渠52的內(nèi)壁53上形成絕緣層54。絕緣層54可以是任何與基材10相容的絕緣材料，例如氧化硅，而可能具有不同的形狀。例如，視情況需要可以使用氧化法氧化含硅基材10，而得到位于溝渠52的內(nèi)壁53上的絕緣層54A?；蚴牵褂贸练e法，例如電衆(zhòng)強(qiáng)化化學(xué)氣相沉積(PECVD, Plasma Enhanced Chemical Vapor Deposition,又稱等離子體增強(qiáng)化學(xué)氣相沉積法)，而得到位于垂直的溝渠52的內(nèi)壁53上的絕緣層54B。然而，無論是絕緣層54A或是絕緣層54B,都是絕緣層54的一種范例而已。絕緣層54的厚度可以是220埃(A)左右，而且絕緣層54可包含單一層或復(fù)合層的相同或不相同的絕緣材料層。去耦合電容的電容值與絕緣層的厚度成反比，所以可依制程能力視情況作調(diào)整。
[0045]然后，如圖8所示，以內(nèi)連線金屬層55同時(shí)填滿橫向的鑲嵌開口 51與垂直的溝渠52,使得橫向的鑲嵌開口 51成為一鑲嵌結(jié)構(gòu)、垂直的溝渠52與內(nèi)連線金屬層55成為金屬溝渠去耦合電容結(jié)構(gòu)50的一部分，而該溝渠成為一金屬溝渠減噪結(jié)構(gòu)。內(nèi)連線金屬層55可能是第一層內(nèi)連線金屬層Ml的一部分，而可以是任何金屬，較佳者為銅、鎢，或是鋁，而且金屬層55可另包含一鈦/氮化鈦(Ti/TiN)等的阻障層。金屬溝渠去耦合電容結(jié)構(gòu)50此時(shí)便成為深入基材10里的金屬樁，而得以去耦合電源噪聲，避免干擾其他較為敏感地區(qū)的訊號(hào)。
[0046]此時(shí)，如圖8所示，金屬溝渠去耦合電容結(jié)構(gòu)50中的橫向延伸部分56與垂直穿過部分57都可以與第一層內(nèi)連線金屬層Ml同步形成，也就是金屬溝渠去耦合電容結(jié)構(gòu)50與第一層內(nèi)連線金屬層Ml為一體成形(integratedly formed)。如果第一層內(nèi)連線金屬層Ml沒有與外部電路(outer circuit)電連接，內(nèi)連線金屬層55也不會(huì)與外部電路電連接，于是金屬溝渠去耦合電容結(jié)構(gòu)50則為浮置狀態(tài)。如果第一層內(nèi)連線內(nèi)連線金屬層Ml與電源電連接，那內(nèi)連線金屬層55也會(huì)與電源電連接，于是金屬溝渠去耦合電容結(jié)構(gòu)50則接至電源。
[0047]或是，如圖9所示，在完成層間介電層20的步驟后不進(jìn)行鑲嵌制程，而是繼續(xù)形成位于層間介電層20之上的金屬間介電層60,而后才在金屬間介電層60與基材10中進(jìn)行前述的鑲嵌制程。此時(shí)，金屬間介電層60位于層間介電層20上而覆蓋層間介電層20。金屬間介電層60通常是一種絕緣材料，例如含硅或是含氧的絕緣材料(USG或FSG)。如此一來，鑲嵌制程也可以形成所需要的橫向的鑲嵌開口 51與垂直的溝渠52，使得橫向的鑲嵌開口 51位于金屬間介電層60、層間介電層20與基材10之上,而垂直的溝渠52則穿過金屬間介電層60與層間介電層20，并穿入基材10中?？梢允褂霉姆椒▉硇纬蓹M向的鑲嵌開口與垂直的溝渠，例如可以使用光阻(圖未示)搭配微影與蝕刻制程，來形成橫向的鑲嵌開口與垂直的溝渠。
[0048]如果在金屬間介電層60與基材10中進(jìn)行前述的鑲嵌制程，金屬溝渠去耦合電容結(jié)構(gòu)50中的橫向延伸部分56與垂直穿過部分57則可能會(huì)與第二層內(nèi)連線金屬層M2同步形成，也就是金屬溝渠去耦合電容結(jié)構(gòu)50與第二層內(nèi)連線金屬層M2為一體成形者。通常第二層內(nèi)連線金屬層M2會(huì)與金屬布線(metal routing) 61或是電源電連接。如果第二層內(nèi)連線金屬層M2與電源電連接，那內(nèi)連線金屬層55也會(huì)與電源電連接，于是金屬溝渠去耦合電容結(jié)構(gòu)50則接至電源。一般說來，第二層內(nèi)連線金屬層M2中的內(nèi)連線通常會(huì)比第一層內(nèi)連線金屬層Ml中的內(nèi)連線粗，更適合本發(fā)明的金屬溝渠去耦合電容結(jié)構(gòu)。
[0049]在經(jīng)過以上步驟后即得到了一種金屬溝渠去耦合電容結(jié)構(gòu)50。請(qǐng)參考圖8或圖9，本發(fā)明金屬溝渠去耦合電容結(jié)構(gòu)50包含位于基材10中的元件區(qū)40、溝渠52、絕緣層54與內(nèi)連線金屬層55的橫向延伸部分56與垂直穿過部分57,還有位于基材10上的層間介電層20。基材10可以是一種半導(dǎo)體基材，例如娃基底、嘉晶娃基板、娃錯(cuò)半導(dǎo)體基板、碳化娃基板或硅覆絕緣基底，但并不限于此。
[0050]本發(fā)明位于基材10中的金屬溝渠去耦合電容結(jié)構(gòu)50，可以另外被淺溝渠隔離30所圍繞。視情況需要，金屬溝渠去耦合電容結(jié)構(gòu)50也可以穿過任何一個(gè)淺溝渠隔離30，例如穿過介于元件區(qū)41間的淺溝渠隔離30，并為此淺溝渠隔離30隔離所圍繞。較佳者，此淺溝渠隔離30旁緊鄰有較為敏感的元件區(qū)40，例如射頻電路元件區(qū)43或是模擬電路元件區(qū)44。在本發(fā)明又一實(shí)施方式中，如圖6所示，溝渠52也可以共形地穿過淺溝渠隔離30，并為淺溝渠隔離30所圍繞。在本發(fā)明又一實(shí)施方式中，如圖9所繪示，金屬溝渠去耦合電容結(jié)構(gòu)50也可以位于仿造元件區(qū)45，例如模擬圖案中，以節(jié)省基材10中的面積，并為淺溝渠隔離30所圍繞。
[0051]本發(fā)明的元件區(qū)41，可以包含不同的半導(dǎo)體元件40，使得淺溝渠隔離30包圍半導(dǎo)體元件40的至少一元件區(qū)41。視情況需要，元件區(qū)41包含各種電子元件，較佳者，不同的元件區(qū)41包含產(chǎn)生不同訊號(hào)種類的電子元件。例如，不同的元件區(qū)41可以是數(shù)字電路元件區(qū)42、射頻電路元件區(qū)43、模擬電路元件區(qū)44或是仿造元件區(qū)45。由于不同功能的元件區(qū)40會(huì)產(chǎn)生不同種類的電壓噪聲，這些電壓噪聲通過共同電源連結(jié)而互相干擾。本發(fā)明所提供的金屬垂直的溝渠去耦合電容結(jié)構(gòu)50，即可大幅度過濾掉電源噪聲。
[0052]本發(fā)明金屬溝渠去耦合電容結(jié)構(gòu)50中的溝渠52會(huì)盡量深入基材10中。層間介電層20則會(huì)覆蓋基材10與絕緣層54，但是暴露出溝渠52。在本發(fā)明一實(shí)施方式中，溝渠52比元件區(qū)41中至少一半導(dǎo)體元件40更深。例如，溝渠52的深度比元件區(qū)41中的任何半導(dǎo)體元件40都要深?；蚴?，溝渠52的深度至少為5 μπι。較佳者，溝渠52的深度可以是30 μ m-100 μ m左右。另外，溝渠52的寬度可以是3 μ m_10 μ m左右。通常而言，溝渠52的寬度可以影響溝渠52的深度。例如，溝渠52的寬度越大，就容易得到深度越大的溝渠52。較佳者，溝渠52的深度可以是寬度的10倍左右。去耦合電容的電容值與金屬溝渠側(cè)壁面積成正比，所以可依制程能力視情況作調(diào)整。
[0053]本發(fā)明金屬溝渠去耦合電容結(jié)構(gòu)50中的絕緣層54為內(nèi)連線金屬層55與基材10之間的絕緣材料。絕緣層54可以是任何與基材10相容的絕緣材料，例如氧化硅，而因?yàn)椴煌瞥叹哂胁煌男螤睢＠?，如圖7中的實(shí)施例，使用氧化法氧化含硅基材10，而得到位于垂直的溝渠52的內(nèi)壁53上的絕緣層54A?；蚴?，使用沉積法，例如電漿強(qiáng)化化學(xué)氣相沉積，而得到位在垂直的溝渠52的內(nèi)壁53上的絕緣層54B。然而，無論絕緣層54A或是絕緣層54B，都是絕緣層54的一種范例而已。絕緣層54的厚度可以是220埃(A)左右，而且絕緣層54可包含單一層或復(fù)合層的相同或不相同的絕緣材料層。去耦合電吝的電容值與絕緣層的厚度成反比，所以可依制程能力視情況作調(diào)整。
[0054]于是，內(nèi)連線金屬層55、絕緣層54與基材10 —起形成用于去耦合的金屬溝渠去耦合電容結(jié)構(gòu)50，其中接至電源的內(nèi)連線金屬層55與接地的基材10分別作為金屬溝渠去耦合電容結(jié)構(gòu)50的上、下兩電極板，絕緣層54則作為金屬溝渠電容結(jié)構(gòu)50的電容介電層，而由于溝渠52的深度相當(dāng)深，所以金屬溝渠去耦合電容結(jié)構(gòu)50去除電源干擾的能力相對(duì)較強(qiáng)。內(nèi)連線金屬層55可以是任何金屬，較佳者為銅、鎢、鋁。金屬溝渠去耦合電容結(jié)構(gòu)50的橫向延伸部分56與垂直穿過部分57可以共同形成L形或是T形。
[0055]本發(fā)明的金屬溝渠去耦合電容結(jié)構(gòu)50可以僅穿過層間介電層20與基材10，或是進(jìn)一步穿過位于層間介電層20之上的金屬間介電層60。如果金屬溝渠去耦合電容結(jié)構(gòu)50僅穿過層間介電層20與基材10，如圖8所示的實(shí)施例，金屬溝渠去耦合電容結(jié)構(gòu)50中的內(nèi)連線金屬層55即可以與第一層內(nèi)連線金屬層Ml同步形成，也就是內(nèi)連線金屬層55與第一層內(nèi)連線金屬層Ml為一體成形。如果第一層內(nèi)連線金屬層Ml沒有與外部電路電連接，內(nèi)連線金屬層55也不會(huì)與外部電路電連接，于是金屬溝渠去耦合電容結(jié)構(gòu)50則為浮置狀態(tài)。如果第一層內(nèi)連線金屬層Ml與電源電連接，那內(nèi)連線金屬層55也會(huì)與電源電連接，于是金屬溝渠去耦合電容結(jié)構(gòu)50則接至電源。
[0056]如果金屬溝渠去耦合電容結(jié)構(gòu)50也可以穿過金屬間介電層60，如圖9所示的實(shí)施例，金屬溝渠去耦合電容結(jié)構(gòu)50則可以與第二層內(nèi)連線金屬層M2同步形成，也就是內(nèi)連線金屬層55與第二層內(nèi)連線金屬層M2為一體成形。通常第二層內(nèi)連線金屬層M2會(huì)與金屬布線61或是電源電連接。如果第二層內(nèi)連線金屬層M2與電源電連接，那內(nèi)連線金屬層55也會(huì)與電源電連接，于是金屬溝渠去耦合電容結(jié)構(gòu)50則接至電源。一般說來，第二層內(nèi)連線金屬層M2中的內(nèi)連線通常會(huì)比第一層內(nèi)連線金屬層Ml中的內(nèi)連線粗，更適合本發(fā)明的金屬溝渠去耦合電容結(jié)構(gòu)。
[0057]除非特別說明，本申請(qǐng)(包括權(quán)利要求)中出現(xiàn)的“一”，并不意味著“一個(gè)或僅僅一個(gè)”，而可以是“一個(gè)或多個(gè)”。
[0058]以上介紹了本發(fā)明的【具體實(shí)施方式】，本發(fā)明不受上述【具體實(shí)施方式】的限制，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種金屬溝渠去稱合電容結(jié)構(gòu)，包含: 一基材，其接地； 一垂直的溝渠，位于該基材中； 一絕緣層，位于該垂直的溝渠內(nèi)壁上； 一內(nèi)連線金屬層，位于該基材上，填滿該垂直的溝渠，其中該內(nèi)連線金屬層電連接一電源。
2.如權(quán)利要求1所述的金屬溝渠去耦合電容結(jié)構(gòu)，其中該基材還包含: 至少一元件區(qū)，其鄰近該垂直的溝渠；以及 一淺溝渠隔離，以包圍該至少一元件區(qū)。
3.如權(quán)利要求2所述的金屬溝渠去耦合電容結(jié)構(gòu)，其中該至少一元件區(qū)包含一數(shù)字電路元件區(qū)、一模擬電路元件區(qū)、一仿造元件區(qū)以及一射頻電路元件區(qū)。
4.如權(quán)利要求2或3所述的金屬溝渠去耦合電容結(jié)構(gòu)，其中該垂直的溝渠的深度比該至少一元件區(qū)深。
5.如權(quán)利要求3所述的金屬溝渠去耦合電容結(jié)構(gòu)，其中該內(nèi)連線金屬層以去耦合之方式降低來自該至少一元件區(qū)的一電源噪聲。
6.如權(quán)利要求3所述的金屬溝渠去耦合電容結(jié)構(gòu)，其中該垂直的溝渠位于該仿造元件區(qū)中，并為該淺溝渠隔離所圍繞。
7.如權(quán)利要求2所述的金屬溝渠去耦合電容結(jié)構(gòu)，其中該垂直的溝渠穿過該淺溝渠隔離并為該淺溝渠隔離所圍繞。
8.如權(quán)利要求7所述的金屬溝渠去耦合電容結(jié)構(gòu)，其中該垂直的溝渠共形地穿過該淺溝渠隔離并為該淺溝渠隔離所圍繞。
9.一種形成金屬溝渠去耦合電容結(jié)構(gòu)的方法，包含: 提供覆蓋一層間介電層的一基材； 進(jìn)行一鑲嵌制程，其包含: 形成一橫向的鑲嵌開口與一垂直的溝渠，使得該橫向的鑲嵌開口位于該層間介電層中，而該垂直的溝渠穿過該層間介電層并穿入該基材中； 在該垂直的溝渠內(nèi)壁上形成一絕緣層；以及 以一金屬同時(shí)填滿該橫向的鑲嵌開口與該垂直的溝渠，使得該橫向的鑲嵌開口成為一鑲嵌結(jié)構(gòu)，而該垂直的溝渠成為一金屬溝渠去耦合電容結(jié)構(gòu)的一部分。
10.如權(quán)利要求9所述的形成金屬溝渠去耦合電容結(jié)構(gòu)的方法，其中在進(jìn)行該鑲嵌制程前，還包含: 在該基材中形成一淺溝渠隔離；以及 在該基材中形成至少一元件區(qū)，使得該淺溝渠隔離包圍該至少一元件區(qū)，其中該至少一元件區(qū)包含一數(shù)字電路元件區(qū)、一模擬電路元件區(qū)、一仿造元件區(qū)以及一射頻電路元件區(qū)。
11.如權(quán)利要求10所述的形成金屬溝渠去耦合電容結(jié)構(gòu)的方法，其中該垂直的溝渠比該至少一元件區(qū)深，且深度大于5微米；優(yōu)選地，該垂直的溝渠的深度是30-100微米。
12.如權(quán)利要求10所述的形成金屬溝渠去耦合電容結(jié)構(gòu)的方法，還包含 : 形成一金屬間介電層，其位于該層間介電層上而覆蓋該層間介電層，其中該垂直的溝渠穿過該金屬間介電層與該層間介電層。
13.如權(quán)利要求10所述的形成金屬溝渠去耦合電容結(jié)構(gòu)的方法，其中該垂直的溝渠穿過該淺溝渠隔離，并為該淺溝渠隔離所圍繞。
14.如權(quán)利要求13所述的形成金屬溝渠去耦合電容結(jié)構(gòu)的方法，其中該垂直的溝渠共形地穿過該淺溝渠隔離，并為該淺溝渠隔離所圍繞。
15.如權(quán)利要求9所述的形成金屬溝渠去耦合電容結(jié)構(gòu)的方法，其中該基材接地，該金屬溝渠去耦合電容結(jié)構(gòu)的該金屬電連接一電源，而藉由去耦合的方式來降低電源噪聲。
【文檔編號(hào)】H01L21/762GK103579305SQ201310444507
【公開日】2014年2月12日 申請(qǐng)日期:2013年9月23日 優(yōu)先權(quán)日:2013年9月23日
【發(fā)明者】葉達(dá)勛 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司