半導(dǎo)體封裝及其制造方法
【專利摘要】一種半導(dǎo)體封裝及其制造方法。半導(dǎo)體封裝包括一基板、一芯片與一封裝體?；灏ㄒ唤殡娔づc一電路圖案。介電膜具有一介電開口。電路圖案位于介電膜上。電路圖案具有一上表面及一下表面。部分的上表面是形成對(duì)外電性連接的一第一接墊，部分的下表面自介電開口露出以形成對(duì)外電性連接的一第二接墊。第二接墊是自介電膜凹陷以形成一接墊凹口。芯片電性連接至第一接墊。封裝體包覆芯片。
【專利說明】半導(dǎo)體封裝及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體封裝及其制造方法，且特別是有關(guān)于一種具有接墊凹口的半導(dǎo)體封裝及其制造方法。

【背景技術(shù)】
[0002]半導(dǎo)體工業(yè)是近年來發(fā)展速度最快的高科技工業(yè)之一，隨著電子技術(shù)的日新月異，高科技電子產(chǎn)業(yè)的相繼問世，使得更人性化、功能更佳的電子產(chǎn)品不斷地推陳出新，并朝向輕、薄、短、小的趨勢(shì)設(shè)計(jì)。
[0003]一般的封裝技術(shù)包括激光鉆孔含玻璃纖維布或其他纖維材料的黏合片(Prepreg)。此材料昂貴并使得工藝復(fù)雜，因而增加制造成本。薄的基板一般有結(jié)構(gòu)太軟而難以處理的問題。此外，焊料凸塊有易脫落的問題。


【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種半導(dǎo)體封裝及其制造方法，可改善上述缺失至少其中之一。
[0005]根據(jù)一實(shí)施例，提出一種半導(dǎo)體封裝，包括一基板、一芯片與一封裝體。基板包括一介電模及一電路圖案。介電膜具有一介電開口。電路圖案位于介電膜上且具有一上表面及下表面，部分的上表面是形成對(duì)外電性連接的一第一接墊，部分的下表面自介電開口露出以形成對(duì)外電性連接的一第二接墊，其中第二接墊是自介電膜凹陷以形成一接墊凹口。芯片電性連接至第一接墊。封裝體包覆芯片。
[0006]根據(jù)另一實(shí)施例，提出一種半導(dǎo)體封裝的制造方法，包括以下步驟。提供一基板，基板包括一載板、一支撐層、一介電膜及一電路圖案。電性連接一芯片至電路圖案。以一封裝體包覆芯片。移除載板。移除支撐層。移除部分的電路圖案，以形成數(shù)個(gè)接墊凹口。
[0007]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下:

【專利附圖】

【附圖說明】
[0008]圖1A繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的剖面圖。
[0009]圖1B繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的剖面圖。
[0010]圖2A繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的剖面圖。
[0011]圖2B繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的剖面圖。
[0012]圖3A至圖3H繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。
[0013]圖4A至圖4G繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。
[0014]圖5A至圖5E繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。
[0015]圖6A至圖6E繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。
[0016]圖7A至圖7C繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。
[0017]主要元件符號(hào)說明:
[0018]102、202、202A:半導(dǎo)體封裝
[0019]103、223:上表面
[0020]104、104A、104B、204、204A、204B、204C:基板
[0021]105:下表面
[0022]106:焊料凸塊
[0023]107:第一接墊
[0024]108:芯片
[0025]109:第二接墊
[0026]110:封裝體
[0027]112:介電膜
[0028]114、214:電路圖案
[0029]116:介電層
[0030]118:表面處理層
[0031]120、120A、120B:介電開口
[0032]122、222A、222B:接墊凹口
[0033]124:底墊表面
[0034]126:側(cè)墊表面
[0035]128、132、532:基板表面
[0036]130:圖案開口
[0037]134:黏著層
[0038]136:打線
[0039]338:載板
[0040]340:支撐層
[0041]442:材料層
[0042]H1、H2、H4、H5:厚度
[0043]H3:深度

【具體實(shí)施方式】
[0044]請(qǐng)參照?qǐng)D1A，其繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝102的剖面圖。半導(dǎo)體封裝102包括一基板104、數(shù)個(gè)焊料凸塊106、一芯片108與一封裝體110。
[0045]基板104包括一介電膜112、一電路圖案114、一介電層116與表面處理層118。介電膜112具有數(shù)個(gè)介電開口 120。
[0046]電路圖案114配置在介電膜112上。電路圖案114具有一上表面103及一下表面105，其中下表面105是與介電膜112為共平面。部分的上表面103是形成對(duì)外電性連接的一第一接墊107。部分的下表面105自介電開口 120露出以形成對(duì)外電性連接的一第二接墊109。第二接墊109是自介電膜112凹陷以形成一接墊凹口 122。電路圖案114的接墊凹口 122連通介電膜112的介電開口 120。接墊凹口 122具有一底墊表面124與鄰接底墊表面124的一側(cè)墊表面126。焊料凸塊106填充介電膜112的介電開口 120與電路圖案114的接墊凹口 122，并突出基板表面128 (此例即為介電膜112的下表面)。接墊凹口 122提供焊料凸塊106大的接觸面積，因此能提高與焊料凸塊106接合的強(qiáng)度，并且提高焊料凸塊106剪力推球的性質(zhì)。焊料凸塊106可包括錫球，或其他合適的材料。于一實(shí)施例中，電路圖案114為銅，然本揭露并不限于此。
[0047]介電層116填充電路圖案114的一圖案開口 130，并位在電路圖案114上。于一實(shí)施例中，介電膜112與介電層116皆為防焊層(Solder resist layer),特別是一種感光型的防焊層。然本揭露并不限于此。其中，介電膜112可使用其他合適的介電材料，例如是不含玻璃纖維布(Glass fiber)的介電材料。
[0048]實(shí)施例的基板104具有薄的厚度，因此可利于縮減半導(dǎo)體封裝102的整體厚度。于一實(shí)施例中，舉例來說，基板104的總厚度Hl為40?100微米之間。其中，電路圖案114的厚度H2為20?50微米之間。接墊凹口 122的深度H3為5?10微米之間。介電膜112的厚度H4與介電層116的厚度H5分別為10?25微米之間。
[0049]可利用黏著層134將芯片108貼附至基板104的基板表面132上，并可利用打線136將芯片108電性連接至表面處理層118 (或第一接墊107)，而電性連接至電路圖案114。封裝體110包覆芯片108、打線136與基板104的基板表面132。在其它實(shí)施例中，芯片108亦可以覆晶方式而電性連接至電路圖案114，如圖1B所示。
[0050]請(qǐng)參照?qǐng)D2A，其繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝202的剖面圖，其與圖1A所示的半導(dǎo)體封裝102之間的差異說明如下。圖1A的介電層116被省略，基板204總厚度(即電路圖案114的厚度H2與介電膜112的厚度H4總值)范圍為30?75微米之間，因此，封裝體110是直接填充電路圖案114的圖案開口 130，如此更進(jìn)一步縮小半導(dǎo)體封裝202的厚度。
[0051]請(qǐng)參照?qǐng)D2B，其繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝202A的剖面圖，其與圖2A所示的半導(dǎo)體封裝202之間的差異說明如下。一實(shí)施例中，接墊凹口 222A的寬度比接墊凹口 222B大。電路圖案214的上表面223對(duì)應(yīng)接墊凹口 222A的部分為一凹陷的表面，然并不限于此，在其他實(shí)施例中，電路圖案214的上表面223為平坦的表面，換句話說，上表面223對(duì)應(yīng)接墊凹口 222A的部分也為平坦的表面。在其他實(shí)施例中，電路圖案214上可配置如圖1A所示的介電層116。
[0052]圖3A至圖3H繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。
[0053]請(qǐng)參照?qǐng)D3A，提供一載板338，其表面上配置有支撐層340。于一實(shí)施例中，支撐層340例如為銅箔。
[0054]請(qǐng)參照?qǐng)D3B，配置介電膜112于支撐層340上。其中，介電膜112特別是一種感光型的防焊層，因此可利用曝光微影工藝所形成具有介電開口 120的圖案化薄膜，相較于已知利用含有玻璃纖維布的介電材料(例如預(yù)浸材料)，本實(shí)施例可不需使用激光以形成介電開口 120，因此可降低制造上的成本。此外，介電膜112是以涂布方式或以膜材方式(filmtype)提供于支撐層340上，因此其厚度可達(dá)到較薄的需求，進(jìn)一步可縮小后續(xù)封裝結(jié)構(gòu)的厚度。
[0055]請(qǐng)參照?qǐng)D3C，配置電路圖案114于介電膜112上。于一實(shí)施例中，配置的方法包括層壓一金屬箔至介電膜112的上表面與介電開口 120上,亦即介電開口 120維持為一空隙。此外，經(jīng)由層壓方式可使金屬箔與介電膜112之間有較佳的結(jié)合力。之后，圖案化金屬箔，以形成具有圖案開口 130的電路圖案114。
[0056]請(qǐng)參照?qǐng)D3D，配置介電層116填充電路圖案114的圖案開口 130，并位于電路圖案114上?？衫闷毓馕⒂肮に噷?duì)介電層116進(jìn)行圖案化步驟，以露出電路圖案114部分的上表面103以形成第一接墊107。于一實(shí)施例中，介電層116為一防焊層。此外，可在露出的電路圖案114的第一接墊107上形成一表面處理層118，例如鎳、金或其合金。如此，完成了基板104A。其中載板338與支撐層340能提供足夠的支撐力量，以利厚度薄且沒有使用核心基材的基板104A便于后續(xù)封裝工藝使用。
[0057]請(qǐng)參照?qǐng)D3E，可利用黏著層134將芯片108黏附至基板104A的基板表面132上。此外，利用打線136將芯片108電性連接至表面處理層118 (或第一接墊107)。利用封裝體110包覆芯片108、打線136與基板104A的基板表面132。
[0058]請(qǐng)參照?qǐng)D3F，移除圖3E的載板338。
[0059]請(qǐng)參照?qǐng)D3G，移除圖3F的支撐層340。此外，從電路圖案114的下表面105，移除被介電膜112的介電開口 120露出的部分，以在電路圖案114中形成接墊凹口 122 (或第二接墊109)。藉此形成基板104。于一實(shí)施例中，圖3F的支撐層340與電路圖案114是利用一蝕刻步驟連續(xù)移除，同時(shí)，為了確保支撐層340能完全被移除，電路圖案114會(huì)被微蝕刻而形成接墊凹口 122。于一實(shí)施例中，圖3F的支撐層340與電路圖案114使用相同的材質(zhì)，例如銅，因此參數(shù)固定的蝕刻步驟能對(duì)支撐層340與電路圖案114造成相同的蝕刻(縱向)速率，可據(jù)此適當(dāng)?shù)卣{(diào)控蝕刻時(shí)間以控制接墊凹口 122的深度。然本揭露并不限于此，在其他實(shí)施例中，支撐層340與電路圖案114可使用不同的材質(zhì)，依據(jù)經(jīng)驗(yàn)調(diào)控蝕刻參數(shù)例如時(shí)間等，來得到預(yù)期深度的接墊凹口 122。
[0060]請(qǐng)參照?qǐng)D3H，配置焊料凸塊106填充介電膜112的介電開口 120與電路圖案114的接墊凹口 122中，并突出于基板104的基板表面128，如此完成了半導(dǎo)體封裝102。接墊凹口 122提供焊料凸塊106大的接觸面積，因此能提高與焊料凸塊106接合的強(qiáng)度，并且提高焊料凸塊106剪力推球的性質(zhì)。
[0061]圖4A至圖4G繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。之前可進(jìn)行類似圖3A至圖3B所述的步驟，于此不再贅述。
[0062]請(qǐng)參照?qǐng)D4A，配置材料層442填充介電膜112的介電開口 120。一實(shí)施例中，材料層442為從介電開口 120露出的支撐層340形成的電鍍金屬，例如銅，然本揭露并不限于此。于另一實(shí)施例中，材料層442的形成方法包括,先形成一光阻(例如干膜)(未顯不)于支撐層340上，再圖案化光阻以于定義出材料層442形成的位置，再以電鍍方式以使材料層442填充于光阻的開口中，之后移除光阻并層壓介電膜112以覆蓋材料層442，再經(jīng)磨平程序以使材料層442的上表面實(shí)質(zhì)上齊平于介電膜112的上表面,其中介電膜112為一樹脂(Resin)或液晶聚合物(Liquid Crystal Polymer, LCP),特別是不含玻璃纖維布的材質(zhì)，因此本實(shí)施例可不需使用激光以形成介電開口，可降低制造上的成本。
[0063]請(qǐng)參照?qǐng)D4B，配置電路圖案114于介電膜112與材料層442上。配置的方法包括電鍍或?qū)訅航饘賹?或金屬箔)，然后圖案化金屬層，以形成具有圖案開口 130的電路圖案114。
[0064]請(qǐng)參照?qǐng)D4C，配置介電層116填充電路圖案114的圖案開口 130，并位于電路圖案114上?？蓪?duì)介電層116進(jìn)行圖案化步驟，以露出電路圖案114部分的上表面103以形成一第一接墊107。于一實(shí)施例中，介電層116為防焊層?？稍诼冻龅碾娐穲D案114(第一接墊107)上形成一表面處理層118,例如鎳、金或其合金。如此,完成了基板104B。
[0065]請(qǐng)參照?qǐng)D4D，可利用黏著層134將芯片108黏附至基板104B的基板表面132上。此外，利用打線136將芯片108電性連接至表面處理層118 (或第一接墊107)。利用封裝體110包覆芯片108、打線136與基板104B的基板表面132。
[0066]請(qǐng)參照?qǐng)D4E，移除圖4D的載板338。
[0067]請(qǐng)參照?qǐng)D4F，移除圖4E的支撐層340。移除圖4E的介電膜112的介電開口 120中的材料層442。此外，從電路圖案114的下表面105，移除被介電膜112的介電開口 120露出的部分，以在電路圖案114中形成接墊凹口 122 (或第二接墊109)。藉此形成基板104。于一實(shí)施例中，支撐層340(圖4E)、材料層442與電路圖案114是利用一蝕刻步驟連續(xù)移除。支撐層340、材料層442與電路圖案114可為相同的材質(zhì)，例如銅，然并不限于此。蝕刻參數(shù)可適當(dāng)?shù)卣{(diào)控以得到預(yù)期深度的接墊凹口 122。
[0068]請(qǐng)參照?qǐng)D4G，配置焊料凸塊106填充介電膜112的介電開口 120與電路圖案114的接墊凹口 122中，并突出于基板的基板表面128，如此完成了半導(dǎo)體封裝102。其中，接墊凹口 122提供焊料凸塊106大的接觸面積，因此能提高與焊料凸塊106接合的強(qiáng)度，并且提高焊料凸塊106剪力推球的性質(zhì)。
[0069]圖5A至圖5E繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。先前可進(jìn)行類似圖3A至圖3C所述的步驟，于此不再贅述。
[0070]請(qǐng)參照?qǐng)D5A，可配置表面處理層118在電路圖案114上，以形成基板204A。
[0071]請(qǐng)參照?qǐng)D5B，可利用黏著層134將芯片108黏附至基板204A的基板表面532上。配置打線136。此外，配置封裝體110包覆芯片108、打線136，并填充電路圖案114的圖案開口 130。
[0072]請(qǐng)參照?qǐng)D5C，移除圖5B的載板338。
[0073]請(qǐng)參照?qǐng)D5D，移除圖5C的支撐層340。此外，從電路圖案114的下表面105，移除被介電膜112的介電開口 120露出的部分，以在電路圖案114中形成接墊凹口 122 (或第二接墊109)。藉此形成基板204。于一實(shí)施例中，支撐層340 (圖5C)與電路圖案114是利用一蝕刻步驟連續(xù)移除。支撐層340與電路圖案114可為相同的材質(zhì)，例如銅，然并不限于此。蝕刻參數(shù)可適當(dāng)?shù)卣{(diào)控以得到預(yù)期深度的接墊凹口 122。
[0074]請(qǐng)參照?qǐng)D5E，配置焊料凸塊106填充介電膜112的介電開口 120與電路圖案114的接墊凹口 122中，并突出于基板表面128，如此完成了半導(dǎo)體封裝202。接墊凹口 122提供焊料凸塊106大的接觸面積，因此能提高與焊料凸塊106接合的強(qiáng)度，并且提高焊料凸塊106剪力推球的性質(zhì)。
[0075]圖6A至圖6E繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。先前可進(jìn)行類似圖4A至圖4B所述的步驟，于此不再贅述。
[0076]請(qǐng)參照?qǐng)D6A，可配置表面處理層118在電路圖案114上，以形成基板204B。其中載板338與支撐層340能提供足夠的支撐力量，以利厚度薄且沒有使用核心基材的基板204B便于后續(xù)封裝工藝使用。
[0077]請(qǐng)參照?qǐng)D6B，可利用黏著層134將芯片108黏附至基板204B的基板表面532上。配置打線136。此外，配置封裝體110包覆芯片108、打線136，并填充電路圖案114的圖案開口 130。
[0078]請(qǐng)參照?qǐng)D6C，移除圖6B的載板338。
[0079]請(qǐng)參照?qǐng)D6D，移除圖6C的支撐層340。移除介電膜112的介電開口 120中的材料層442(圖6C)。此外，從電路圖案114的下表面105，移除被介電膜112的介電開口 120露出的部分，以在電路圖案114中形成接墊凹口 122 (或第二接墊109)。藉此形成基板204。于一實(shí)施例中，支撐層340、材料層442(圖6C)與電路圖案114是利用一蝕刻步驟連續(xù)移除。蝕刻參數(shù)可適當(dāng)?shù)卣{(diào)控以得到預(yù)期深度的接墊凹口 122。
[0080]請(qǐng)參照?qǐng)D6E，配置焊料凸塊106填充介電膜112的介電開口 120與電路圖案114的接墊凹口 122中，并突出于基板表面128，如此完成了半導(dǎo)體封裝202。接墊凹口 122提供焊料凸塊106大的接觸面積，因此能提高與焊料凸塊106接合的強(qiáng)度，并且提高焊料凸塊106剪力推球的性質(zhì)。
[0081]圖7A至圖7C繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的制造方法。
[0082]請(qǐng)參照?qǐng)D7A，配置介電膜112于載板338上的支撐層340上。并且圖案化介電膜112以形成介電開口 120A與120B，一實(shí)施例中，介電開口 120A的寬度比介電開口 120B大。
[0083]請(qǐng)參照?qǐng)D7B，可以電鍍的方式，從介電開口 120A與120B露出的金屬支撐層340 (例如銅箔)形成電路圖案214，以形成基板204C。一實(shí)施例中，寬度較大的介電開口120A，會(huì)使得電路圖案214的上表面223對(duì)應(yīng)的部分凹陷而具有如圖7B所示的結(jié)構(gòu)。然本揭露并不限于此。其他實(shí)施例中，也可經(jīng)由二次電鍍程序以使電路圖案214具有平坦的上表面，換句話說，電路圖案214的上表面223對(duì)應(yīng)介電開口 120A的部分為平坦的表面。
[0084]接著可進(jìn)行如圖6B至圖6E所述的步驟，以行成如圖7C所示的結(jié)構(gòu)。舉例來說，配置芯片108。經(jīng)由打線136將芯片108電性連接至電路圖案214。利用封裝體110封裝。移除載板338(圖7B)、支撐層340。從電路圖案214的下表面，移除被介電膜112的介電開口 120AU20B露出的部分，以在電路圖案214中形成接墊凹口 222A、222B。相較于電路圖案214的上表面223具有凹陷部分的實(shí)施例，請(qǐng)參照?qǐng)D7C，在一些實(shí)施例中，當(dāng)電路圖案214具有實(shí)質(zhì)上全平坦的上表面時(shí)，電路圖案214可具有較大的厚度。然后，配置焊料凸塊106以形成半導(dǎo)體封裝202A。
[0085]上述實(shí)施例的制造方法中，相較于已知介電膜是含玻璃纖維布或其他纖維材料的黏合片(Pr印reg)，因此本發(fā)明的基板工藝中可不需以激光鉆孔，故制造方法簡(jiǎn)單且成本低，且亦能得到較薄的基板厚度，此外，在進(jìn)行封裝工藝中，更經(jīng)由載板的支撐以加強(qiáng)基板后續(xù)封裝的強(qiáng)度而提聞良率。
[0086]綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種半導(dǎo)體封裝，其特征在于，包括: 一基板，包括: 一介電膜，該介電膜具有一介電開口 ；以及 一電路圖案，位于該介電膜上，該電路圖案具有一上表面及一下表面，部分的該上表面是形成對(duì)外電性連接的一第一接墊，部分的該下表面自該介電開口露出以形成對(duì)外電性連接的一第二接墊，其中該第二接墊是自該介電膜凹陷以形成一接墊凹口 ； 一芯片，電性連接至該第一接墊；以及 一封裝體，包覆該芯片。
2.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該電路圖案的該接墊凹口具有一底墊表面與鄰接該底墊表面的一側(cè)墊表面。
3.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該介電膜是不含玻璃纖維布材料。
4.如權(quán)利要求3所述的半導(dǎo)體封裝，其特征在于，該介電膜為一感光型防焊層。
5.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該介電膜及該電路圖案的總厚度范圍為30?75微米之間。
6.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該基板更包括一介電層，填充該電路圖案的一圖案開口。
7.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該電路圖案的上表面對(duì)應(yīng)該接墊凹口的部分為一凹陷的表面。
8.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該電路圖案的上表面對(duì)應(yīng)該接墊凹口的部分為一平坦的表面。
9.一種半導(dǎo)體封裝的制造方法，其特征在于，包括: 提供一基板，包括: 一載板； 一支撐層，配置在該載板上； 一介電膜，該介電膜具有一介電開口，并配置在該支撐層上；以及 一電路圖案，位于該介電膜上； 電性連接一芯片至該電路圖案； 以一封裝體包覆該芯片； 移除該載板； 移除該支撐層；以及 從該電路圖案的一下表面移除部分的該電路圖案，以形成一接墊凹口。
10.如權(quán)利要求9所述的半導(dǎo)體封裝的制造方法，其特征在于，移除該支撐層的步驟與移除該部分的該電路圖案的步驟是利用一蝕刻步驟連續(xù)進(jìn)行。
11.如權(quán)利要求9所述的半導(dǎo)體封裝的制造方法，其特征在于，更包括: 在配置該電路圖案于該介電膜上的步驟之前，配置一材料層填充該介電膜的該介電開0 ； 在移除該支撐層的步驟之后，且移除該部分的該電路圖案的步驟之前，移除該材料層。
12.如權(quán)利要求11所述的半導(dǎo)體封裝的制造方法，其特征在于，移除該支撐層的步驟、移除該材料層的步驟、與移除該部分的該電路圖案的步驟是利用一蝕刻步驟連續(xù)進(jìn)行。
13.如權(quán)利要求9所述的半導(dǎo)體封裝的制造方法，其特征在于，該介電膜是不含玻璃纖維布材料。
14.如權(quán)利要求13所述的半導(dǎo)體封裝的制造方法，其特征在于，該介電膜為一感光型防焊層。
15.如權(quán)利要求9所述的半導(dǎo)體封裝的制造方法，其特征在于，該介電膜及該電路圖案的總厚度范圍為30?75微米之間。
【文檔編號(hào)】H01L23/488GK104465575SQ201310424623
【公開日】2015年3月25日 申請(qǐng)日期:2013年9月17日 優(yōu)先權(quán)日:2013年9月17日
【發(fā)明者】蘇洹漳, 李志成, 顏尤龍, 何政霖 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司