浮柵器件結(jié)構(gòu)及其形成方法
【專利摘要】本發(fā)明提出一種浮柵器件結(jié)構(gòu)及其形成方法，使用離子注入處理使所述第一多晶硅層的兩端區(qū)域形成非晶區(qū)，接著去除非晶區(qū)，從而形成中間凸起兩端凹陷的第一多晶硅層，增大了所述第一多晶硅層的表面積，接著在第一多晶硅層表面形成第二介質(zhì)以及第二多晶硅層，使形成的第二多晶硅層的表面積也較大，從而可以增加第一多晶硅層-第二介質(zhì)層-第二多晶硅層的電容量，提高浮柵器件的性能。
【專利說明】浮柵器件結(jié)構(gòu)及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及一種浮柵器件結(jié)構(gòu)及其形成方法。

【背景技術(shù)】
[0002]浮柵器件中完全被絕緣層包圍的柵極，無導線外引、呈懸浮狀態(tài)，被稱之為浮柵。常見的浮柵器件例如非易失性存儲器，即使在供電中斷后仍能夠保持存儲單元內(nèi)的信息，被廣泛應(yīng)用于各個領(lǐng)域。
[0003]現(xiàn)有技術(shù)中浮柵器件結(jié)構(gòu)的形成方法包括:
[0004]提供半導體襯底10，在所述半導體襯底10上依次形成第一介質(zhì)層20、第一多晶硅層30以及第二介質(zhì)層40，如圖1所示；
[0005]依次刻蝕所述第二介質(zhì)層40、第一多晶硅層30、第一介質(zhì)層20以及半導體襯底10，形成源/漏極區(qū)域，并在所述源/漏極區(qū)域形成源/漏極50，如圖2和圖3所示；
[0006]在所述第二介質(zhì)層40表面形成第二多晶硅層60，如圖3所示。
[0007]其中，所述第一多晶硅層30被刻蝕之后便成為浮柵，第二多晶硅層60成為控制柵。所述浮柵與半導體襯底10之間形成有第一介質(zhì)層20，因此所述浮柵與半導體襯底之間便構(gòu)成第一電容C1 ;所述浮柵與控制柵之間有第二介質(zhì)層40，因此所述浮柵與控制柵之間便構(gòu)成第二電容C2。在浮柵器件工作時，第一電容C1之間越快導通說明浮柵器件啟動速度越快，第二電容C2能夠存儲越大的電荷說明浮柵器件能夠存儲數(shù)據(jù)越多。衡量浮柵器件性能的比例系數(shù)K=C2/ (CJC2), K值越大，說明浮柵器件的耦合度越高，也就意味著更低的啟動電壓和更少的電壓消耗。
[0008]因此，如何提高浮柵器件的性能，增加浮柵器件的存儲能力便成為本領(lǐng)域技術(shù)人員需要解決的技術(shù)問題。


【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的在于提供一種浮柵器件結(jié)構(gòu)及其形成方法能夠形成高耦合度的浮柵器件，增加浮柵器件的存儲能力。
[0010]為了實現(xiàn)上述目的，本發(fā)明提出一種浮柵器件的形成方法，所述方法包括步驟:
[0011]提供半導體襯底，所述半導體襯底設(shè)有淺溝槽隔離結(jié)構(gòu)，在所述淺溝槽隔離結(jié)構(gòu)之間依次形成有第一介質(zhì)層以及第一多晶硅層，所述淺溝槽隔離結(jié)構(gòu)高于所述第一多晶硅層預定高度；
[0012]使用與水平線呈預定夾角的離子對所述第一多晶硅層進行離子注入處理，在所述第一多晶硅層兩端的區(qū)域形成非晶區(qū)；
[0013]刻蝕去除所述非晶區(qū)，暴露出所述第一多晶硅層，所述第一多晶硅層中間凸起兩端凹陷；
[0014]在所述第一多晶硅層表面依次形成第二介質(zhì)層以及第二多晶硅層。
[0015]進一步的，在所述浮柵器件的形成方法中，所述淺溝槽隔離結(jié)構(gòu)的形成步驟包括:
[0016]在所述半導體襯底上依次形成所述第一介質(zhì)層、第一多晶硅層以及硬掩膜層；
[0017]依次刻蝕所述硬掩膜層、第一多晶硅層、第一介質(zhì)層以及半導體襯底，形成淺溝槽隔離區(qū)域；
[0018]在所述淺溝槽隔離區(qū)域填充淺溝槽隔離結(jié)構(gòu)；
[0019]化學機械平坦化所述淺溝槽隔離結(jié)構(gòu)，暴露出所述硬掩膜層的表面；
[0020]去除所述硬掩膜層，暴露出所述第一多晶硅層。
[0021]進一步的，在所述浮柵器件的形成方法中，所述淺溝槽隔離結(jié)構(gòu)的材質(zhì)為二氧化硅。
[0022]進一步的，在所述浮柵器件的形成方法中，所述硬掩膜層為氮化硅。
[0023]進一步的，在所述浮柵器件的形成方法中，所述淺溝槽隔離結(jié)構(gòu)高于所述第一多晶硅層預定高度的范圍是10埃?3000埃。
[0024]進一步的，在所述浮柵器件的形成方法中，所述離子注入處理采用的離子是鍺、氧或氮。
[0025]進一步的，在所述浮柵器件的形成方法中，所述預定夾角的范圍是5°?50°。
[0026]進一步的，在所述浮柵器件的形成方法中，所述離子注入處理時間范圍是30s?800so
[0027]進一步的，在所述浮柵器件的形成方法中，所述離子注入劑量范圍是1.0E12?1.5E17。
[0028]進一步的，在所述浮柵器件的形成方法中，所述非晶區(qū)的材質(zhì)為鍺硅、氧化硅或氮化硅。
[0029]進一步的，在所述浮柵器件的形成方法中，所述第一介質(zhì)層、第二介質(zhì)層的材質(zhì)均為二氧化硅。
[0030]進一步的，本發(fā)明還提出一種浮柵器件結(jié)構(gòu)，采用如上文中任一種方法形成，所述浮柵器件結(jié)構(gòu)包括:
[0031]半導體襯底、淺溝槽隔離結(jié)構(gòu)、第一介質(zhì)層、第一多晶硅層、第二介質(zhì)層以及第二多晶硅層；其中，所述淺溝槽隔離結(jié)構(gòu)設(shè)置于所述半導體襯底上，所述第一介質(zhì)層以及第一多晶硅層設(shè)置在所述淺溝槽隔離結(jié)構(gòu)之間，所述第一多晶硅層中間凸起兩端凹陷，所述第二介質(zhì)層與所述第二多晶硅層依次形成于所述第一多晶硅層上。
[0032]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在:使用離子注入處理使所述第一多晶硅層兩端的區(qū)域形成非晶區(qū)，接著去除非晶區(qū)，從而形成中間凸起兩端凹陷的第一多晶硅層，增大了所述第一多晶硅層的表面積，接著在第一多晶硅層表面形成第二介質(zhì)以及第二多晶硅層，使形成的第二多晶硅層的表面積也較大，從而可以增加第一多晶硅層-第二介質(zhì)層-第二多晶硅層的電容量，提高浮柵器件的性能。

【專利附圖】

【附圖說明】
[0033]圖1-圖3為現(xiàn)有技術(shù)中浮柵器件形成的剖面示意圖；
[0034]圖4為本發(fā)明一實施例中浮柵器件形成方法的流程圖；
[0035]圖5-圖10為本發(fā)明一實施例中浮柵器件形成方法的剖面示意圖。

【具體實施方式】
[0036]以下結(jié)合附圖和具體實施例對本發(fā)明提出的浮柵器件結(jié)構(gòu)及其形成方法作進一步詳細說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0037]請參考圖4，在本實施例中，提出一種浮柵器件的形成方法，所述方法包括步驟:
[0038]SlOO:提供半導體襯底100，所述半導體襯底100設(shè)有淺溝槽隔離結(jié)構(gòu)110，在所述淺溝槽隔離結(jié)構(gòu)110之間依次形成有第一介質(zhì)層200以及第一多晶硅層300，所述淺溝槽隔離結(jié)構(gòu)110高于所述第一多晶硅層300預定高度H，圖6所示；
[0039]在步驟SlOO中，所述淺溝槽隔離結(jié)構(gòu)110的形成步驟包括:
[0040]在所述半導體襯底100上依次形成所述第一介質(zhì)層200、第一多晶娃層300以及硬掩膜層400，其中，所述第一介質(zhì)層200材質(zhì)為二氧化硅；所述硬掩膜層400為氮化硅，作為刻蝕阻擋層；
[0041]依次刻蝕所述硬掩膜層400、第一多晶硅層300、第一介質(zhì)層200以及半導體襯底100，形成淺溝槽隔離區(qū)域；
[0042]在所述淺溝槽隔離區(qū)域填充淺溝槽隔離結(jié)構(gòu)110，其中所述淺溝槽隔離結(jié)構(gòu)110的材質(zhì)為二氧化硅；
[0043]化學機械平坦化所述淺溝槽隔離結(jié)構(gòu)110，暴露出所述硬掩膜層400的表面，如圖5所示；
[0044]去除所述硬掩膜層400，暴露出所述第一多晶硅層300 ;由于化學機械平坦化后，所述淺溝槽隔離結(jié)構(gòu)110與所述硬掩膜層400處于同一水平面，當去除所述硬掩膜層400后，所述淺溝槽隔離結(jié)構(gòu)110便高于暴露出的第一多晶硅層300預定高度H，如圖6所示。
[0045]其中，所述淺溝槽隔離結(jié)構(gòu)110高于第一多晶硅層300預定高度H的范圍是10埃?3000埃，例如是100埃；所述淺溝槽隔離結(jié)構(gòu)110高于第一多晶硅層300，因此在后續(xù)對所述第一多晶硅層300進行離子注入處理時，可以借著所述淺溝槽隔離結(jié)構(gòu)110高出的部分擋住一部分離子，從而使所述第一多晶硅層300 —部分不會被注入離子。
[0046]S200:使用與水平線呈預定夾角α的離子束對所述第一多晶硅層300進行離子注入處理，在所述第一多晶硅層300兩端的區(qū)域形成非晶區(qū)500，如圖7和圖8所示；
[0047]其中，所述離子注入處理采用的離子是鍺(Ge)、氧(O)或氮(N);所述離子束的預定夾角α的范圍是5°?50°，例如是20° ;所述離子注入處理時間范圍是30s?800s，例如是400s ;所述離子注入劑量范圍是1.0E12?1.5E17，例如是1.0E14 ;從而在所述非晶區(qū)與第一多晶硅層300進行反應(yīng)分別形成鍺硅、氧化硅或氮化硅。
[0048]S300:刻蝕去除所述非晶區(qū)500,暴露出所述第一多晶娃層300,所述第一多晶娃層300中間凸起兩端凹陷，如圖9所示；
[0049]由于所述非晶區(qū)500的材質(zhì)與所述第一多晶硅層300的材質(zhì)不同，因此可以依照不同的刻蝕選擇比進行刻蝕去除所述非晶區(qū)500，使保留的第一多晶硅層300中間凸起兩端凹陷，增加了所述第一多晶硅層300的表面積。
[0050]S400:在所述第一多晶硅層300表面依次形成第二介質(zhì)層600以及第二多晶硅層700，如圖10所示。
[0051]其中，所述第二介質(zhì)層的材質(zhì)為二氧化硅，用于隔離所述第一多晶硅層300與所述第二多晶硅層700。
[0052]在本實施例中，還提出一種浮柵器件結(jié)構(gòu)，采用如上述方法形成，所述浮柵器件結(jié)構(gòu)包括:
[0053]半導體襯底100、淺溝槽隔離結(jié)構(gòu)110、第一介質(zhì)層200、第一多晶硅層300、第二介質(zhì)層600以及第二多晶硅層700 ;其中，所述淺溝槽隔離結(jié)構(gòu)110設(shè)置于所述半導體襯底100上，所述第一介質(zhì)層200以及第一多晶硅層300設(shè)置在所述淺溝槽隔離結(jié)構(gòu)110之間，所述第一多晶硅層300中間凸起兩端凹陷，所述第二介質(zhì)層600與所述第二多晶硅層700依次形成于所述第一多晶娃層300上。
[0054]因此,所述第一多晶娃層300與所述半導體襯底100之間由所述第一介質(zhì)層200隔離開，構(gòu)成第一電容；所述第一多晶硅層300與所述第二多晶硅層700中間由所述第二介質(zhì)層600隔離開,構(gòu)成第二電容；由于所述第一多晶娃層300與第二多晶娃層700的表面積增大，能夠提高所述第二電容的容量。
[0055]綜上，在本發(fā)明實施例提供的浮柵器件結(jié)構(gòu)及其形成方法中，使用離子注入處理使所述第一多晶硅層兩端的區(qū)域形成非晶區(qū)，接著去除非晶區(qū)，從而形成中間凸起兩端凹陷的第一多晶娃層，增大了所述第一多晶娃層的表面積，接著在第一多晶娃層表面形成第二介質(zhì)以及第二多晶硅層，使形成的第二多晶硅層的表面積也較大，從而可以增加第一多晶硅層-第二介質(zhì)層-第二多晶硅層的電容量，提高浮柵器件的性能。
[0056]上述僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種浮柵器件的形成方法，所述方法包括步驟: 提供半導體襯底，所述半導體襯底設(shè)有淺溝槽隔離結(jié)構(gòu)，在所述淺溝槽隔離結(jié)構(gòu)之間依次形成有第一介質(zhì)層以及第一多晶娃層，所述淺溝槽隔離結(jié)構(gòu)高于所述第一多晶娃層一預定高度； 使用與水平線呈預定夾角的離子對所述第一多晶硅層進行離子注入處理，在所述第一多晶硅層兩端的區(qū)域形成非晶區(qū)； 刻蝕去除所述非晶區(qū)，暴露出所述第一多晶硅層，所述第一多晶硅層中間凸起兩端凹陷； 在所述第一多晶硅層表面依次形成第二介質(zhì)層以及第二多晶硅層。
2.如權(quán)利要求1所述的浮柵器件的形成方法，其特征在于，所述淺溝槽隔離結(jié)構(gòu)的形成步驟包括: 在所述半導體襯底上依次形成所述第一介質(zhì)層、第一多晶硅層以及硬掩膜層； 依次刻蝕所述硬掩膜層、第一多晶硅層、第一介質(zhì)層以及半導體襯底，形成淺溝槽隔離區(qū)域； 在所述淺溝槽隔離區(qū)域填充淺溝槽隔離結(jié)構(gòu)； 化學機械平坦化所述淺溝槽隔離結(jié)構(gòu)，暴露出所述硬掩膜層的表面； 去除所述硬掩膜層，暴露出所述第一多晶硅層。
3.如權(quán)利要求2所述的浮柵器件的形成方法，其特征在于，所述淺溝槽隔離結(jié)構(gòu)的材質(zhì)為二氧化硅。
4.如權(quán)利要求2所述的浮柵器件的形成方法，其特征在于，所述硬掩膜層為氮化硅。
5.如權(quán)利要求1所述的浮柵器件的形成方法，其特征在于，所述淺溝槽隔離結(jié)構(gòu)高于所述第一多晶硅層預定高度的范圍是10埃?3000埃。
6.如權(quán)利要求1所述的浮柵器件的形成方法，其特征在于，所述離子注入處理采用的離子是鍺、氧或氮。
7.如權(quán)利要求6所述的浮柵器件的形成方法，其特征在于，所述預定夾角的范圍是5。?50°。
8.如權(quán)利要求7所述的浮柵器件的形成方法，其特征在于，所述離子注入處理時間范圍是30s?800s。
9.如權(quán)利要求8所述的浮柵器件的形成方法，其特征在于，所述離子注入劑量范圍是1.0E12 ?1.5E17。
10.如權(quán)利要求9所述的浮柵器件的形成方法，其特征在于，所述非晶區(qū)的材質(zhì)為鍺硅、氧化硅或氮化硅。
11.如權(quán)利要求1所述的浮柵器件的形成方法，其特征在于，所述第一介質(zhì)層、第二介質(zhì)層的材質(zhì)均為二氧化硅。
12.一種浮柵器件結(jié)構(gòu)，采用如權(quán)利要求1至11中任一種方法形成，所述浮柵器件結(jié)構(gòu)包括: 半導體襯底、淺溝槽隔離結(jié)構(gòu)、第一介質(zhì)層、第一多晶硅層、第二介質(zhì)層以及第二多晶硅層；其中，所述淺溝槽隔離結(jié)構(gòu)設(shè)置于所述半導體襯底上，所述第一介質(zhì)層以及第一多晶硅層設(shè)置在所述淺溝槽隔離結(jié)構(gòu)之間，所述第一多晶硅層中間凸起兩端凹陷，所述第二介 質(zhì)層與所述第二多晶硅層依次形成于所述第一多晶硅層上。
【文檔編號】H01L29/788GK104425625SQ201310365601
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】趙猛 申請人:中芯國際集成電路制造(上海)有限公司