Ldmos器件及其形成方法
【專利摘要】一種LDMOS器件及其形成方法，其中所述LDMOS器件，包括：P型襯底，所述P型襯底中具有N型掩埋隔離區(qū)；位于P型襯底上的P型外延層，所述P型外延層包括第一區(qū)域和第二區(qū)域，第一區(qū)域位于N型掩埋隔離區(qū)上方，第二區(qū)域環(huán)繞所述第一區(qū)域；位于P型外延層的第二區(qū)域中的環(huán)形溝槽，環(huán)形溝槽環(huán)繞P型外延層的第一區(qū)域，且所述環(huán)形溝槽底部暴露出N型掩埋隔離區(qū)表面；位于環(huán)形溝槽的兩側(cè)側(cè)壁表面的隔離層；位于隔離層之間的環(huán)形溝槽內(nèi)的環(huán)形導(dǎo)電插塞，環(huán)形導(dǎo)電插塞的底部與N型掩埋隔離區(qū)相接觸；位于P型外延層的第一區(qū)域中的LDMOS晶體管。本發(fā)明的LDMOS器件隔離效果好，器件尺寸較小。
【專利說明】LDMOS器件及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種LDMOS器件及其形成方法。

【背景技術(shù)】
[0002]功率場效應(yīng)管主要包括垂直雙擴散場效應(yīng)管VDMOS (Vertical Double-DiffusedMOSFET)和橫向雙擴散場效應(yīng)管LDMOS (Lateral Double-Diffused M0SFET)兩種類型。其中，相較于垂直雙擴散場效應(yīng)管VDM0S，橫向雙擴散場效應(yīng)管LDMOS具有諸多優(yōu)點，例如，后者具有更好的熱穩(wěn)定性和頻率穩(wěn)定性、更高的增益和耐久性、更低的反饋電容和熱阻，以及恒定的輸入阻抗和更簡單的偏流電路。
[0003]現(xiàn)有技術(shù)中，一種常規(guī)的N型LDMOS晶體管結(jié)構(gòu)如圖1所示，包括:半導(dǎo)體襯底(圖中未示出)，位于半導(dǎo)體襯底中的P阱100 ;位于P阱100內(nèi)的N型漂移區(qū)101 ;位于N型漂移區(qū)101中的淺溝槽隔離結(jié)構(gòu)104，所述淺溝槽隔離結(jié)構(gòu)104用于增長LDMOS晶體管導(dǎo)通的路徑，以增大LDMOS晶體管的擊穿電壓；位于半導(dǎo)體襯底上的柵極105，所述柵極橫跨所述P阱和N型漂移區(qū)101，并部分位于淺溝槽隔離結(jié)構(gòu)104上；位于柵極105 —側(cè)的P阱內(nèi)的源區(qū)102，和位于柵極105的另一側(cè)的N型漂移區(qū)內(nèi)的漏區(qū)103，源區(qū)102和漏區(qū)103的摻雜類型為N型。
[0004]但是現(xiàn)有的LDMOS晶體管與其他器件的隔離性能較差、并且LDMOS晶體管與半導(dǎo)體襯底之間的隔離性能也較差。


【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提高LDMOS晶體管與襯底以及其他器件的隔離性能。
[0006]為解決上述問題，本發(fā)明提供一種LDMOS器件的形成方法，包括:提供P型襯底，所述P型襯底中形成有N型掩埋隔離區(qū)；在所述P型襯底上形成P型外延層，所述P型外延層包括第一區(qū)域和第二區(qū)域，第一區(qū)域位于N型掩埋隔離區(qū)上方，第二區(qū)域環(huán)繞所述第一區(qū)域；在所述P型外延層的第二區(qū)域中形成環(huán)形溝槽，環(huán)形溝槽環(huán)繞P型外延層的第一區(qū)域，且所述環(huán)形溝槽底部暴露出N型掩埋隔離區(qū)表面；在所述環(huán)形溝槽的兩側(cè)側(cè)壁表面形成隔離層；在隔離層之間的環(huán)形溝槽內(nèi)形成環(huán)形導(dǎo)電插塞，環(huán)形導(dǎo)電插塞的底部與N型掩埋隔離區(qū)相接觸；在P型外延層的第一區(qū)域中形成LDMOS晶體管。
[0007]可選的，所述隔離層厚度為500?3000埃。
[0008]可選的，所述隔離層的材料為S12、SiN, S1N, SiCN, SiC中的一種或幾種。
[0009]可選的，所述環(huán)形導(dǎo)電插塞的材料為摻雜的多晶硅。
[0010]可選的，所述多晶硅中摻雜離子的類型為N型，摻雜離子的濃度為1E19?5E20atom/cm3。
[0011]可選的，所述環(huán)形溝槽的深度為3.5?5.5微米，環(huán)形溝槽的寬度為0.6?1.2微米。
[0012]可選的，所述環(huán)形溝槽部分位于N型掩埋隔離區(qū)中。
[0013]可選的，位于N型掩埋隔離區(qū)中的部分環(huán)形溝槽的深度為0.5?I微米。
[0014]可選的，所述N型掩埋隔離區(qū)的形成工藝為離子注入，N型掩埋隔離區(qū)中N型雜質(zhì)離子的濃度為 lE18atom/cm3 ?2E21atom/cm3。
[0015]可選的，所述P型外延層的第二區(qū)域還形成環(huán)形淺溝槽隔離結(jié)構(gòu)，所述環(huán)形溝槽上部分位于環(huán)形淺溝槽隔離結(jié)構(gòu)中，并貫穿環(huán)形淺溝槽隔離結(jié)構(gòu)。
[0016]可選的，所述LDMOS晶體管包括:位于P型外延層的第一區(qū)域內(nèi)的N型漂移區(qū)；位于N型漂移區(qū)中的淺溝槽隔離結(jié)構(gòu)；位于P型外延層的第一區(qū)域上的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)覆蓋P型外延層、淺溝槽隔離結(jié)構(gòu)、P型外延層和淺溝槽隔離結(jié)構(gòu)之間的N型漂移區(qū)；位于柵極結(jié)構(gòu)的一側(cè)的P型外延層內(nèi)的源區(qū)；位于柵極結(jié)構(gòu)的另一側(cè)的N型漂移區(qū)內(nèi)的漏區(qū)。
[0017]本發(fā)明還提供了一種LDMOS器件，包括:P型襯底，所述P型襯底中具有N型掩埋隔離區(qū)；位于P型襯底上的P型外延層，所述P型外延層包括第一區(qū)域和第二區(qū)域，第一區(qū)域位于N型掩埋隔離區(qū)上方，第二區(qū)域環(huán)繞所述第一區(qū)域；位于P型外延層的第二區(qū)域中的環(huán)形溝槽，環(huán)形溝槽環(huán)繞P型外延層的第一區(qū)域，且所述環(huán)形溝槽底部暴露出N型掩埋隔離區(qū)表面；位于環(huán)形溝槽的兩側(cè)側(cè)壁表面的隔離層；位于隔離層之間的環(huán)形溝槽內(nèi)的環(huán)形導(dǎo)電插塞，環(huán)形導(dǎo)電插塞的底部與N型掩埋隔離區(qū)相接觸；位于P型外延層的第一區(qū)域中的LDMOS晶體管。
[0018]可選的，所述隔離層厚度為500?3000埃，所述隔離層的材料為Si02、SiN、Si0N、SiCN, SiC中的一種或幾種。
[0019]可選的，所述環(huán)形導(dǎo)電插塞的材料為摻雜的多晶硅，所述多晶硅中摻雜離子的類型為N型、摻雜離子的濃度為1E19?5E20atom/cm3。
[0020]可選的，所述環(huán)形溝槽的深度為3.5?5.5微米，環(huán)形溝槽的寬度為0.6?1.2微米。
[0021]可選的，所述環(huán)形溝槽部分位于N型掩埋隔離區(qū)中。
[0022]可選的，位于N型掩埋隔離區(qū)中的部分環(huán)形溝槽的深度為0.5?I微米。
[0023]可選的，N型掩埋隔離區(qū)中N型雜質(zhì)離子的濃度為lE18atom/cm3?lE22atom/cm3。
[0024]可選的，所述P型外延層的第二區(qū)域還具有環(huán)形淺溝槽隔離結(jié)構(gòu)，所述環(huán)形溝槽上部分位于環(huán)形淺溝槽隔離結(jié)構(gòu)中，并貫穿環(huán)形淺溝槽隔離結(jié)構(gòu)。
[0025]可選的，所述LDMOS晶體管包括:位于P型外延層的第一區(qū)域內(nèi)的N型漂移區(qū)；位于N型漂移區(qū)中的淺溝槽隔離結(jié)構(gòu)；位于P型外延層的第一區(qū)域上的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)覆蓋P型外延層、淺溝槽隔離結(jié)構(gòu)、P型外延層和淺溝槽隔離結(jié)構(gòu)之間的N型漂移區(qū)；位于柵極結(jié)構(gòu)的一側(cè)的P型外延層內(nèi)的源區(qū)；位于柵極結(jié)構(gòu)的另一側(cè)的N型漂移區(qū)內(nèi)的漏區(qū)。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0027]本發(fā)明的LDMOS器件，具有隔離層和環(huán)形導(dǎo)電插塞、N型掩埋隔離區(qū)構(gòu)成的隔離結(jié)構(gòu)，隔離層實現(xiàn)第一區(qū)域中形成的LDMOS晶體管與第一區(qū)域外的半導(dǎo)體器件的橫向隔離，環(huán)形導(dǎo)電插塞與N型掩埋隔離區(qū)相接觸，通過環(huán)形導(dǎo)電插塞向N型掩埋隔離區(qū)施加正電壓，使得N型掩埋隔離區(qū)和P型襯底之間的PN結(jié)反偏，實現(xiàn)LDMOS晶體管與P型襯底之間的縱向隔離，通過橫向隔離和縱向隔離提高了隔離效果，另外橫向隔離采用隔離層隔離，相比于現(xiàn)有的PN結(jié)隔離，隔離層隔離占據(jù)的體積很小，提高了器件的集成度。
[0028]進一步，所述隔離層厚度為500?3000埃，所述隔離層的材料為Si02、SiN、S1N、SiCN、SiC中的一種或幾種，以使所述隔離層在占據(jù)的體積較小同時，在LDMOS晶體管工作在高電壓下的隔離效果較佳。
[0029]進一步，所述環(huán)形導(dǎo)電插塞204的摻雜多晶硅，多晶硅中N型雜質(zhì)離子的濃度1E19?5E20atom/Cm3，一方面，采用多晶硅材料能防止在前段工藝(器件制作工藝)產(chǎn)生金屬離子污染，提高形成LDMOS晶體管和其他半導(dǎo)體器件的性能，另一方面，所述多晶硅中摻雜有高濃度的N型雜質(zhì)離子，使得環(huán)形導(dǎo)電插塞的具有較低的電阻，并且使得環(huán)形導(dǎo)電插塞吸收載流子的效率提高，有效防止串?dāng)_噪聲。
[0030]本發(fā)明的LDMOS器件的形成方法，工藝簡單，并且形成的LDMOS器件具有較好的隔離性能。

【專利附圖】

【附圖說明】
[0031]圖1為現(xiàn)有技術(shù)LDMOS晶體管的剖面結(jié)構(gòu)示意圖；
[0032]圖2?圖9為本發(fā)明實施例LDMOS器件的形成過程的剖面結(jié)構(gòu)示意圖。

【具體實施方式】
[0033]LDMOS晶體管為功率器件，因此LDMOS晶體管工作時會施加極高的電壓，因此為了保證半導(dǎo)體襯底上形成的其他低壓器件的正常工作，通常需要將LDMOS晶體管跟半導(dǎo)體襯底上的其他器件進行隔離。請參考圖1，現(xiàn)有的隔離方式通常是在P阱100中形成N型隔離環(huán)106，N型隔離環(huán)106通過離子注入形成，N型隔離環(huán)106上施加正電壓，使得N型隔離環(huán)106與P阱100之間發(fā)生反偏，從而使得LDMOS晶體管與周圍的器件隔開，防止高電壓下產(chǎn)生的大電流橫向擴散對周邊器件的產(chǎn)生影響。
[0034]為了保證N型隔離環(huán)106的隔離效果，N型隔離環(huán)106需要較深的深度和較高的摻雜濃度，但是上述N型隔離環(huán)106通過離子注入形成，當(dāng)N型隔離環(huán)106的深度較深時，離子注入的方法難以保證較深的N型隔離環(huán)106中較高的濃度，這就需要增大N型隔離環(huán)106的橫向?qū)挾纫员３制涓綦x性，這樣的話會使得N型隔離環(huán)106占據(jù)的體積增大，不利于器件集成度的提聞。
[0035]另外，N型隔離環(huán)106對橫向的隔離效果明顯，但是其對縱向的隔離的效果非常有限。
[0036]為此，本發(fā)明提供了一種LDMOS器件及其形成方法，該LDMOS器件采用環(huán)形導(dǎo)電插塞和隔離層、N型掩埋隔離區(qū)構(gòu)成的隔離結(jié)構(gòu)，實現(xiàn)LDMOS晶體管與襯底上的其他器件的橫向隔離和縱向隔離，隔離效果好，并且采用環(huán)形導(dǎo)電插塞和隔離層的橫向隔離方式占據(jù)的體積比較小。
[0037]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。在詳述本發(fā)明實施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0038]圖2?圖9為本發(fā)明實施例LDMOS器件的形成過程的剖面結(jié)構(gòu)示意圖。
[0039]首先，請參考圖2，提供P型襯底200，所述P型襯底200中形成有N型掩埋隔離區(qū)217 ;在所述P型襯底200上形成P型外延層201，所述P型外延層201包括第一區(qū)域21和第二區(qū)域22，第一區(qū)域21位于N型掩埋隔離區(qū)上方，第二區(qū)域22環(huán)繞所述第一區(qū)域21。
[0040]所述P型襯底200的材料為硅(Si)、鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC)或其他的半導(dǎo)體材料，本實施例中，所述N型襯底201的材料為硅。
[0041]P型襯底200中摻雜有P型的雜質(zhì)離子，所述P型雜質(zhì)離子為硼離子、鎵離子、銦離子中的一種或幾種。
[0042]所述P型襯底200中形成有N型掩埋隔離區(qū)217，所述N型掩埋隔離區(qū)217用于后續(xù)形成的LDMOS晶體管與P型襯底200之間的縱向隔離，LDMOS晶體管工作時，在N型掩埋隔離區(qū)217施加正電壓時，N型掩埋隔離區(qū)217與P型襯底200襯底之間PN結(jié)反偏，實現(xiàn)N型掩埋隔離區(qū)217與P型襯底之間的隔離。
[0043]所述N型掩埋隔離區(qū)217通過對P型襯底200進行N型離子注入，所述N型離子為磷離子、砷離子、銻離子中的一種或幾種。N型掩埋隔離區(qū)中N型雜質(zhì)離子的濃度較大，使得N型掩埋隔離區(qū)217與P型襯底200之間易于PN結(jié)反偏，并且反偏時的結(jié)深較大，以提高縱向的隔離性能，所述N型掩埋隔離區(qū)217中的N型離子濃度為lE18atom/cm3?2E21atom/cm3,比如:lE19atom/cm3、2E19atom/cm3、lE20atom/cm3、9E20atom/cm3 等。
[0044]所述P型襯底200上形成有P型外延層201，P型外延層201包括第一區(qū)域21和第二區(qū)域22，第二區(qū)域22環(huán)繞所述第一區(qū)域21，即第一區(qū)域21位于中間，第二區(qū)域22位于邊緣，所述第一區(qū)域21位于N型掩膜隔離層217的正上方，第一區(qū)域21的面積小于或略小于N型掩膜隔離層217的面積，P型外延層201的第一區(qū)域21中后續(xù)形成LDMOS晶體管，第二區(qū)域22中后續(xù)形成環(huán)形的隔離結(jié)構(gòu)(隔離層和環(huán)形導(dǎo)電插塞)。
[0045]所述P型外延層201通過外延工藝形成，在外延形成P型外延層時原位摻雜P型雜質(zhì)離子，所述P型雜質(zhì)離子為硼離子、鎵離子、銦離子中的一種或幾種。
[0046]P型外延層201的材料與P型襯底的材料相同或不相同，本實施例中，所述P型外延層201的材料為硅。
[0047]接著，請參考圖3，在所述P型外延層201的第二區(qū)域22中形成環(huán)形溝槽202，環(huán)形溝槽202環(huán)繞P型外延層201的第一區(qū)域21，且所述環(huán)形溝槽202底部暴露出N型掩埋隔離區(qū)217表面。
[0048]形成環(huán)形溝槽202的過程為:首先在所述P型外延層201上形成掩膜層(圖中未示出)，所述掩膜層中具有暴露P型外延層201表面的環(huán)形開口，環(huán)形開口的寬度與位置與環(huán)形溝槽的位置和寬度相對應(yīng)；沿環(huán)形開口刻蝕所述P型外延層201，在P型外延層201中形成環(huán)形溝槽202。
[0049]刻蝕所述P型外延層201采用干法刻蝕，比如:等離子體刻蝕工藝，采用含氯或含溴的氣體或者兩者的混合氣體。
[0050]環(huán)形溝槽202的側(cè)壁上后續(xù)形成有隔離層，用于第一區(qū)域21中形成的LDMOS晶體管與第一區(qū)域21外的P型外延層201中形成的其他半導(dǎo)體器件的橫向電學(xué)隔離，環(huán)形溝槽202后續(xù)填充導(dǎo)電材料形成環(huán)形導(dǎo)電插塞，環(huán)形導(dǎo)電插塞的底部與N型掩埋隔離區(qū)217相連接，通過環(huán)形導(dǎo)電插塞向N型掩埋隔離區(qū)217施加正電壓，使得N型掩埋隔離區(qū)217和P型襯底200之間的PN結(jié)反偏，實現(xiàn)LDMOS晶體管與P型襯底200之間的縱向隔離。
[0051]本實施例中，所述環(huán)形溝槽202部分位于N型掩埋隔離區(qū)217中，即在刻蝕P型外延層時，過刻蝕所述N型掩埋隔離區(qū)217，使得形成的環(huán)形溝槽202的深度增加，因此后續(xù)在環(huán)形溝槽202中形成環(huán)形導(dǎo)電插塞時，使得環(huán)形導(dǎo)電插塞能與N型掩埋隔離區(qū)217充分接觸，防止在兩者的接觸面上產(chǎn)生接觸不良等現(xiàn)象。
[0052]所述環(huán)形溝槽202位于N型掩埋隔離區(qū)217中的部分的深度為0.5?I微米，使形成環(huán)形溝槽202中形成的環(huán)形導(dǎo)電插塞能與N型掩埋隔離區(qū)217接觸效果最佳。
[0053]所述環(huán)形溝槽202的深度為3.5?5.5微米，環(huán)形溝槽202的寬度為0.6?1.2微米，相比于現(xiàn)有的PN結(jié)作為橫向隔離，后續(xù)在環(huán)形溝槽202中形成隔離層和環(huán)形導(dǎo)電插塞構(gòu)成的橫向隔離結(jié)構(gòu)，其具有更小的器件尺寸，有利于提高器件的集成度。
[0054]接著，請參考圖4，在所述環(huán)形溝槽202的兩側(cè)側(cè)壁表面形成隔離層203。
[0055]在環(huán)形溝槽202側(cè)兩側(cè)側(cè)壁形成隔離層203，使得隔離層203也環(huán)繞P型外延層201的第一區(qū)域21，所述隔離層203將后續(xù)第一區(qū)域21中形成的LDMOS晶體管與第一區(qū)域21外的半導(dǎo)體器件的橫向隔離。
[0056]所述隔離層203厚度為500?3000埃，所述隔離層203的材料為Si02、SiN、S1N、SiCN、SiC中的一種或幾種，以使所述隔離層在占據(jù)的體積較小同時，在LDMOS晶體管工作在高電壓下的隔離效果較佳。
[0057]所述隔離層203可以為單層或多層堆疊結(jié)構(gòu)。
[0058]所述隔離層203的形成過程為:采用沉積工藝在所述環(huán)形溝槽202的側(cè)壁和表面、以及P型外延層201的表面形成隔離材料層；采用無掩膜刻蝕工藝刻蝕所述隔離材料層，在所述環(huán)形溝槽202的兩側(cè)側(cè)壁形成隔離層203。
[0059]接著，請參考圖5，在隔離層203之間的環(huán)形溝槽202 (參考圖4)內(nèi)形成環(huán)形導(dǎo)電插塞204，環(huán)形導(dǎo)電插塞204的底部與N型掩埋隔離區(qū)217相接觸。
[0060]所述環(huán)形導(dǎo)電插塞204與N型掩埋隔離區(qū)217電連接，通過環(huán)形導(dǎo)電插塞204可以向N型掩埋隔離區(qū)217施加正電壓，使得N型掩埋隔離區(qū)217與P型襯底200之間構(gòu)成的PN結(jié)反偏，從而實現(xiàn)將后續(xù)第一區(qū)域21中形成LDMOS晶體管與P型襯底200之間的縱向隔離，防止LDMOS晶體管工作時的高電壓和大電流通過P型襯底200對第一區(qū)域21外的半導(dǎo)體器件產(chǎn)生影響。
[0061]所述環(huán)形導(dǎo)電插塞204的多晶硅，采用多晶硅材料能防止在前段工藝(器件制作工藝)產(chǎn)生金屬離子污染，提高形成LDMOS晶體管和其他半導(dǎo)體器件的性能。
[0062]所述多晶硅中摻雜有高濃度的N型雜質(zhì)離子，使得環(huán)形導(dǎo)電插塞204的具有較低的電阻，并且使得環(huán)形導(dǎo)電插塞204吸收載流子的效率提高，有效防止串?dāng)_噪聲。
[0063]所述N型雜質(zhì)離子為磷離子、砷離子、銻離子中的一種或幾種，多晶硅中N型雜質(zhì)離子的濃度1E19?5E20atom/cm3。
[0064]所述環(huán)形導(dǎo)電插塞204的形成過程為:在所述P型外延層201上形成導(dǎo)電材料層(圖中未示出)，所述導(dǎo)電材料層填充滿環(huán)形溝槽202，在形成導(dǎo)電材料層時，在導(dǎo)電材料層中原位摻雜N型雜質(zhì)離子；平坦化所述導(dǎo)電材料層直至暴露出P型外延層201表面，在環(huán)形溝槽202中形成環(huán)形導(dǎo)電插塞204。
[0065]參考圖6，在所述P型外延層201第一區(qū)域21內(nèi)形成淺溝槽隔離結(jié)構(gòu)206、第二淺溝槽隔離結(jié)構(gòu)208，在P型外延層201的第二區(qū)域22內(nèi)形成環(huán)形淺溝槽隔離結(jié)構(gòu)207。
[0066]所述淺溝槽隔離結(jié)構(gòu)206后續(xù)作為LDMOS晶體管的一部分，用于增加源區(qū)和漏區(qū)之間產(chǎn)生的源漏電路的路徑長度。
[0067]所述第二淺溝槽隔離結(jié)構(gòu)208用于后續(xù)第一區(qū)域21形成的體摻雜環(huán)與LDMOS晶體管的源區(qū)和漏區(qū)之間的隔離。
[0068]所述環(huán)形淺溝槽隔離結(jié)構(gòu)207位于隔離層203的兩側(cè)，并環(huán)繞所述隔離層203，使得隔離層203和環(huán)形導(dǎo)電插塞204 (或環(huán)形溝槽)的上部分從環(huán)形淺溝槽隔離結(jié)構(gòu)207中穿過，從而使環(huán)形導(dǎo)電插塞204與P型外延層201的表面隔離，防止在環(huán)形導(dǎo)電插塞204施加高正電壓時，環(huán)形導(dǎo)電插塞204表面向P型外延層201的表面漏電，造成P型外延層201電位的變化。
[0069]所述淺溝槽隔離結(jié)構(gòu)206、第二淺溝槽隔離結(jié)構(gòu)208和環(huán)形淺溝槽隔離結(jié)構(gòu)207的材料為Si02、SiN、S1N、SiCN或SiC。淺溝槽隔離結(jié)構(gòu)206、第二淺溝槽隔離結(jié)構(gòu)208和環(huán)形淺溝槽隔離結(jié)構(gòu)207相互之間不接觸。
[0070]具體的，淺溝槽隔離結(jié)構(gòu)206、第二淺溝槽隔離結(jié)構(gòu)208和環(huán)形淺溝槽隔離結(jié)構(gòu)207形成過程為:在所述P型外延層201第一區(qū)域21中形成第一溝槽、第二溝槽，在第二區(qū)域22中形成第三溝槽(圖中未示出)；在P型外延層201表面形成隔離層，所述隔離層填充滿第一溝槽、第二溝槽和第三溝槽；平坦化所述隔離層，以P型外延層201表面為停止層，在第一溝槽中形成淺溝槽隔離結(jié)構(gòu)206，在第二溝槽中形成第二淺溝槽隔離結(jié)構(gòu)208，在第三溝槽中形成環(huán)形淺溝槽隔離結(jié)構(gòu)207。
[0071]本實施例中，所述淺溝槽隔離結(jié)構(gòu)206、第二淺溝槽隔離結(jié)構(gòu)208和環(huán)形淺溝槽隔離結(jié)構(gòu)207在環(huán)形溝槽202 (參考圖3)形成之后形成。
[0072]在本發(fā)明的其他實施例中，所述淺溝槽隔離結(jié)構(gòu)206、第二淺溝槽隔離結(jié)構(gòu)208和環(huán)形淺溝槽隔離結(jié)構(gòu)207在環(huán)形溝槽202形成之前形成，即在P型襯底200上形成P型外延層201后，在所述P型外延層201中形成淺溝槽隔離結(jié)構(gòu)206、第二淺溝槽隔離結(jié)構(gòu)208和環(huán)形淺溝槽隔離結(jié)構(gòu)207，然后刻蝕環(huán)形淺溝槽隔離結(jié)構(gòu)207和環(huán)形淺溝槽隔離結(jié)構(gòu)207底部的P型外延層201，形成貫穿環(huán)形淺溝槽隔離結(jié)構(gòu)207和P型外延層201的環(huán)形溝槽202。采用這種方式能防止環(huán)形溝槽202的側(cè)壁形成的隔離層203的損傷。
[0073]還包括:對P型外延層的第一區(qū)域21進行N形離子注入，在第一區(qū)域21中形成N型漂移區(qū)209，N型漂移區(qū)209作為LDMOS晶體管的一部分。N型漂移區(qū)209包圍所述淺溝槽隔離結(jié)構(gòu)206 (淺溝槽隔離結(jié)構(gòu)206位于N型漂移區(qū)209中)，第二淺溝槽隔離結(jié)構(gòu)208的部分位于N型漂移區(qū)209中。
[0074]還包括:對第二淺溝槽隔離結(jié)構(gòu)208和N型漂移區(qū)209之間的P型外延層進行P型離子注入，在P型外延層中形成P型體區(qū)218，所述P型體區(qū)218用于調(diào)節(jié)LDMOS晶體管的閾值電壓。后續(xù)在P型體區(qū)218中形成LDMOS晶體管的源區(qū)。
[0075]上述進行N形離子注入和P型離子注入后，還需要進行退火，以激活摻雜離子。所述退火的時間為20?30秒，退火的溫度大于1000攝氏度。
[0076]參考圖7和圖8，在所述P型外延層201的第一區(qū)域21上的柵極結(jié)構(gòu)212，柵極結(jié)構(gòu)212覆蓋P型外延層201、淺溝槽隔離結(jié)構(gòu)206、P型外延層201和淺溝槽隔離結(jié)構(gòu)206之間的N型漂移區(qū)209 ;在柵極結(jié)構(gòu)的一側(cè)的P型外延層201 (或P型體區(qū)218)內(nèi)形成源區(qū)213 ;在柵極結(jié)構(gòu)的另一側(cè)的N型漂移區(qū)209內(nèi)形成漏區(qū)214。
[0077]所述柵極結(jié)構(gòu)212包括位于P型外延層201上的柵介質(zhì)層211和位于柵介質(zhì)層211上的柵電極210、以及位于柵介質(zhì)層211和柵電極210兩側(cè)側(cè)壁的側(cè)墻。
[0078]所述柵介質(zhì)層211的材料為氧化硅，柵電極210的材料為多晶硅。所述柵介質(zhì)層211的材料也可以為高K介電材料，相應(yīng)的所述柵電極210的材料為金屬。
[0079]所述側(cè)墻可以為單層或多層的堆疊結(jié)構(gòu)。
[0080]所述源區(qū)213和漏區(qū)214通過離子注入工藝形成，離子注入的雜質(zhì)的類型為N型。
[0081]本發(fā)明實施例中形成的LDMOS晶體管包括:位于P型外延層201的第一區(qū)域21內(nèi)的N型漂移區(qū)209 ;位于N型漂移區(qū)209中的淺溝槽隔離結(jié)構(gòu)206 ;位于P型外延層201的第一區(qū)域21上的柵極結(jié)構(gòu)212，柵極結(jié)構(gòu)覆蓋P型外延層201、淺溝槽隔離結(jié)構(gòu)206、P型外延層201和淺溝槽隔離結(jié)構(gòu)206之間的N型漂移區(qū)209 ;位于柵極結(jié)構(gòu)212的一側(cè)的P型外延層201內(nèi)的源區(qū)213 ;位于柵極結(jié)構(gòu)212的另一側(cè)的N型漂移區(qū)209內(nèi)的漏區(qū)214。
[0082]最后，請參考圖9，在所述P型外延層201的第一區(qū)域21內(nèi)形成體摻雜環(huán)215，在P型外延層201的第二區(qū)域22形成隔離環(huán)216。
[0083]所述體摻雜環(huán)215和隔離環(huán)216形成工藝為離子注入，體摻雜環(huán)215和隔離環(huán)216的摻雜類型均為P型。
[0084]所述體摻雜環(huán)215位于環(huán)形淺溝槽隔離結(jié)構(gòu)207和第二淺溝槽隔離結(jié)構(gòu)208之間的P型外延層201內(nèi)。
[0085]所述體摻雜環(huán)215連接零電位或負(fù)電位，使得P型外延層處于零電位或負(fù)電位，可以柵極結(jié)構(gòu)212底部的對溝道區(qū)的電位進行調(diào)節(jié)。
[0086]上述方法形成的LDMOS器件，請參考圖9，包括:
[0087]P型襯底200，所述P型襯底200中具有N型掩埋隔離區(qū)；
[0088]位于P型襯底上的P型外延層，所述P型外延層包括第一區(qū)域21和第二區(qū)域22，第一區(qū)域21位于N型掩埋隔離區(qū)上方，第二區(qū)域22環(huán)繞所述第一區(qū)域21 ；
[0089]位于P型外延層201的第二區(qū)域22中的環(huán)形溝槽，環(huán)形溝槽環(huán)繞P型外延層301的第一區(qū)域21，且所述環(huán)形溝槽底部暴露出N型掩埋隔離區(qū)217表面；
[0090]位于環(huán)形溝槽的兩側(cè)側(cè)壁表面的隔離層203 ；
[0091 ] 位于隔離層203之間的環(huán)形溝槽內(nèi)的環(huán)形導(dǎo)電插塞207，環(huán)形導(dǎo)電插塞207的底部與N型掩埋隔離區(qū)217相接觸；
[0092]位于P型外延層201的第一區(qū)域21中的LDMOS晶體管。
[0093]LDMOS晶體管包括:位于P型外延層201的第一區(qū)域21內(nèi)的N型漂移區(qū)209 ;位于N型漂移區(qū)209中的淺溝槽隔離結(jié)構(gòu)206 ;位于P型外延層201的第一區(qū)域21上的柵極結(jié)構(gòu)212，柵極結(jié)構(gòu)覆蓋P型外延層201、淺溝槽隔離結(jié)構(gòu)206、P型外延層201和淺溝槽隔離結(jié)構(gòu)206之間的N型漂移區(qū)209 ;位于柵極結(jié)構(gòu)212的一側(cè)的P型外延層201內(nèi)的源區(qū)213 ;位于柵極結(jié)構(gòu)212的另一側(cè)的N型漂移區(qū)209內(nèi)的漏區(qū)214。
[0094]所述隔離層203厚度為500?3000埃，所述隔離層203的材料為Si02、SiN、S1N、SiCN、SiC中的一種或幾種。
[0095]所述環(huán)形導(dǎo)電插塞204的材料為摻雜的多晶硅，所述多晶硅中摻雜離子的類型為N型、摻雜離子的濃度為1E19?5E20atom/cm3。
[0096]所述環(huán)形溝槽的深度為3.5?5.5微米，環(huán)形溝槽的寬度為0.6?1.2微米。
[0097]所述環(huán)形溝槽部分位于N型掩埋隔離區(qū)217中，所述環(huán)形溝槽位于N型掩埋隔離區(qū)217中的部分的深度為0.5?I微米。
[0098]N型掩埋隔離區(qū)217中N型雜質(zhì)離子的濃度為lE18atom/cm3?lE22atom/cm3。
[0099]所述P型外延層的第二區(qū)域22還具有環(huán)形淺溝槽隔離結(jié)構(gòu)207，所述環(huán)形溝槽上部分位于環(huán)形淺溝槽隔離結(jié)構(gòu)207中，并貫穿環(huán)形淺溝槽隔離結(jié)構(gòu)。
[0100]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種LDMOS器件的形成方法，其特征在于，包括: 提供P型襯底，所述P型襯底中形成有N型掩埋隔離區(qū)； 在所述P型襯底上形成P型外延層，所述P型外延層包括第一區(qū)域和第二區(qū)域，第一區(qū)域位于N型掩埋隔離區(qū)上方，第二區(qū)域環(huán)繞所述第一區(qū)域； 在所述P型外延層的第二區(qū)域中形成環(huán)形溝槽，環(huán)形溝槽環(huán)繞P型外延層的第一區(qū)域，且所述環(huán)形溝槽底部暴露出N型掩埋隔離區(qū)表面； 在所述環(huán)形溝槽的兩側(cè)側(cè)壁表面形成隔離層； 在隔離層之間的環(huán)形溝槽內(nèi)形成環(huán)形導(dǎo)電插塞，環(huán)形導(dǎo)電插塞的底部與N型掩埋隔離區(qū)相接觸； 在P型外延層的第一區(qū)域中形成LDMOS晶體管。
2.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述隔離層厚度為500?3000 埃。
3.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述隔離層的材料為Si02、SiN, S1N, SiCN, SiC 中的一種或幾種。
4.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述環(huán)形導(dǎo)電插塞的材料為摻雜的多晶硅。
5.如權(quán)利要求4所述的LDMOS器件的形成方法，其特征在于，所述多晶硅中摻雜離子的類型為N型，摻雜離子的濃度為1E19?5E20atom/cm3。
6.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述環(huán)形溝槽的深度為3.5?5.5微米，環(huán)形溝槽的寬度為0.6?1.2微米。
7.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述環(huán)形溝槽部分位于N型掩埋隔離區(qū)中。
8.如權(quán)利要求7所述的LDMOS器件的形成方法，其特征在于，位于N型掩埋隔離區(qū)中的部分環(huán)形溝槽的深度為0.5?I微米。
9.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述N型掩埋隔離區(qū)的形成工藝為離子注入，N型掩埋隔離區(qū)中N型雜質(zhì)離子的濃度為lE18atom/cm3?2E21atom/3cm ο
10.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述P型外延層的第二區(qū)域還形成環(huán)形淺溝槽隔離結(jié)構(gòu)，所述環(huán)形溝槽上部分位于環(huán)形淺溝槽隔離結(jié)構(gòu)中，并貫穿環(huán)形淺溝槽隔離結(jié)構(gòu)。
11.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述LDMOS晶體管包括:位于P型外延層的第一區(qū)域內(nèi)的N型漂移區(qū)；位于N型漂移區(qū)中的淺溝槽隔離結(jié)構(gòu)；位于P型外延層的第一區(qū)域上的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)覆蓋P型外延層、淺溝槽隔離結(jié)構(gòu)、P型外延層和淺溝槽隔離結(jié)構(gòu)之間的N型漂移區(qū)；位于柵極結(jié)構(gòu)的一側(cè)的P型外延層內(nèi)的源區(qū)；位于柵極結(jié)構(gòu)的另一側(cè)的N型漂移區(qū)內(nèi)的漏區(qū)。
12.—種LDMOS器件，其特征在于，包括: P型襯底，所述P型襯底中具有N型掩埋隔離區(qū)； 位于P型襯底上的P型外延層，所述P型外延層包括第一區(qū)域和第二區(qū)域，第一區(qū)域位于N型掩埋隔離區(qū)上方，第二區(qū)域環(huán)繞所述第一區(qū)域； 位于P型外延層的第二區(qū)域中的環(huán)形溝槽，環(huán)形溝槽環(huán)繞P型外延層的第一區(qū)域，且所述環(huán)形溝槽底部暴露出N型掩埋隔離區(qū)表面； 位于環(huán)形溝槽的兩側(cè)側(cè)壁表面的隔離層； 位于隔離層之間的環(huán)形溝槽內(nèi)的環(huán)形導(dǎo)電插塞，環(huán)形導(dǎo)電插塞的底部與N型掩埋隔離區(qū)相接觸； 位于P型外延層的第一區(qū)域中的LDMOS晶體管。
13.如權(quán)利要求12所述的LDMOS器件，其特征在于，所述隔離層厚度為500?3000埃，所述隔離層的材料為Si02、SiN, S1N, SiCN, SiC中的一種或幾種。
14.如權(quán)利要求12所述的LDMOS器件，其特征在于，所述環(huán)形導(dǎo)電插塞的材料為摻雜的多晶硅，所述多晶硅中摻雜離子的類型為N型、摻雜離子的濃度為1E19?5E20atom/cm3。
15.如權(quán)利要求12所述的LDMOS器件，其特征在于，所述環(huán)形溝槽的深度為3.5?5.5微米，環(huán)形溝槽的寬度為0.6?1.2微米。
16.如權(quán)利要求12所述的LDMOS器件，其特征在于，所述環(huán)形溝槽部分位于N型掩埋隔離區(qū)中。
17.如權(quán)利要求16所述的LDMOS器件，其特征在于，位于N型掩埋隔離區(qū)中的部分環(huán)形溝槽的深度為0.5?I微米。
18.如權(quán)利要求12所述的LDMOS器件，其特征在于，N型掩埋隔離區(qū)中N型雜質(zhì)離子的濃度為 lE18atom/cm3 ?lE22atom/cm3。
19.如權(quán)利要求12所述的LDMOS器件，其特征在于，所述P型外延層的第二區(qū)域還具有環(huán)形淺溝槽隔離結(jié)構(gòu)，所述環(huán)形溝槽上部分位于環(huán)形淺溝槽隔離結(jié)構(gòu)中，并貫穿環(huán)形淺溝槽隔離結(jié)構(gòu)。
20.如權(quán)利要求12所述的LDMOS器件，其特征在于，所述LDMOS晶體管包括:位于P型外延層的第一區(qū)域內(nèi)的N型漂移區(qū)；位于N型漂移區(qū)中的淺溝槽隔離結(jié)構(gòu)；位于P型外延層的第一區(qū)域上的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)覆蓋P型外延層、淺溝槽隔離結(jié)構(gòu)、P型外延層和淺溝槽隔離結(jié)構(gòu)之間的N型漂移區(qū)；位于柵極結(jié)構(gòu)的一側(cè)的P型外延層內(nèi)的源區(qū)；位于柵極結(jié)構(gòu)的另一側(cè)的N型漂移區(qū)內(nèi)的漏區(qū)。
【文檔編號】H01L29/06GK104347420SQ201310341827
【公開日】2015年2月11日 申請日期:2013年8月7日 優(yōu)先權(quán)日:2013年8月7日
【發(fā)明者】王剛寧, 戴執(zhí)中, 楊廣立, 賀吉偉, 蒲賢勇 申請人:中芯國際集成電路制造(北京)有限公司, 中芯國際集成電路制造(上海)有限公司