一種納米相變esd器件、納米相變esd結(jié)構(gòu)及其制備方法
【專利摘要】本發(fā)明涉及一種納米相變ESD器件、納米相變ESD結(jié)構(gòu)及其制備方法，所述納米相變ESD結(jié)構(gòu)包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底中的摻雜擴(kuò)散區(qū)；位于所述摻雜擴(kuò)散區(qū)上的納米相變層；以及位于所述納米相變層上的金屬導(dǎo)電層。本發(fā)明中所述ESD器件中N型納米相變ESD結(jié)構(gòu)以及P型納米相變ESD結(jié)構(gòu)與所述焊盤（PAD）以及被保護(hù)電路連接后，當(dāng)所述焊盤（PAD）上有大的ESD電荷，有電荷脈沖觸發(fā)（ESD zap）時(shí)，ESD觸發(fā)造成在相鄰Cu離子（分散在SixOyNz層中Cu離子）之間的局部電子隧道效應(yīng)，使所述P+/NPS-ESD或N+/NPS-ESD閉合，形成閉合電路，將所述ESD電流通過該閉合回路導(dǎo)出，以避免對被保護(hù)電路造成損壞，起到保護(hù)作用。
【專利說明】一種納米相變ESD器件、納米相變ESD結(jié)構(gòu)及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及靜電釋放保護(hù)領(lǐng)域，具體地，本發(fā)明涉及一種納米相變ESD器件、納米相變ESD結(jié)構(gòu)及其制備方法。

【背景技術(shù)】
[0002]隨著集成電路制造工藝水平進(jìn)入集成電路線寬的深亞微米時(shí)代，CMOS工藝特征尺寸不斷縮小，晶體管對于高電壓和大電流的承受能力不斷降低，深亞微米CMOS集成電路更容易遭受到靜電沖擊而失效，從而造成產(chǎn)品的可靠性下降。
[0003]靜電在芯片的制造、封裝、測試和使用過程中無處不在，積累的靜電荷以幾安培或幾十安培的電流在納秒到微秒的時(shí)間里釋放，瞬間功率高達(dá)幾百千瓦，放電能量可達(dá)毫焦耳，對芯片的摧毀強(qiáng)度極大。所以芯片設(shè)計(jì)中靜電保護(hù)模塊的設(shè)計(jì)直接關(guān)系到芯片的功能穩(wěn)定性，極為重要。
[0004]ESD是指靜電放電(Electrostatic Discharge,簡稱ESD),因ESD產(chǎn)生的原因及其對集成電路放電的方式不同，表征ESD現(xiàn)象通常有4種模型:人體模型HBM(HumanBodyModel)、機(jī)器模型 MM (Machine Model)和帶電器件模型 CDM (charged Device Model)和電場感應(yīng)模型FM(Field Induced Model)。HBM放電過程會在幾百納秒內(nèi)產(chǎn)生數(shù)安培的瞬間放電電流;MM放電的過程更短，在幾納秒到幾十納秒之內(nèi)會有數(shù)安培的瞬間放電電流產(chǎn)生。CDM放電過程更短，對芯片的危害最嚴(yán)重，在幾納秒的時(shí)問內(nèi)電流達(dá)到十幾安培。
[0005]ESD引起的失效原因主要有2種:熱失效和電失效。局部電流集中而產(chǎn)生的大量的熱，使器件局部金屬互連線熔化或芯片出現(xiàn)熱斑，從而引起二次擊穿，稱為熱失效，加在柵氧化物上的電壓形成的電場強(qiáng)度大于其介電強(qiáng)度，導(dǎo)致介質(zhì)擊穿或表面擊穿，稱為電失效。ESD引起的失效有3種失效模式,分別是:硬失效、軟失效以及潛在失效，所謂硬失效是指物質(zhì)損傷或毀壞，所謂軟失效是指邏輯功能的臨時(shí)改變，所謂潛在失效是指時(shí)間依賴性失效。
[0006]為了防止CMOS集成電路產(chǎn)品因ESD而造成失效，CMOS集成電路產(chǎn)品通常必須使用具有高性能、高耐受力的ESD保護(hù)器件。目前已有多種ESD保護(hù)器件被提出，如二極管、柵極接地的MOS管、可控硅整流器(SCR:Silicon Controlled Rectifier)及橫向雙擴(kuò)散MOS管(LDM0S =Lateral Double Diffused M0SFET)等，其中，LDMOS由于能承受更高的擊穿電壓而被廣泛選用對高壓通道進(jìn)行ESD保護(hù)。
[0007]隨著集成電路的不斷縮小，ESD保護(hù)也帶來很多問題，例如隨著器件尺寸減小器件中ESD結(jié)(ESD junct1n)變得有漏隙(Ieaky)，效果非常不好，此外，基于ESD觸發(fā)的常規(guī)PN能使射頻集成電路錯誤的觸發(fā)?，F(xiàn)有技術(shù)中還有納米相變ESD保護(hù)器件(nano-phase-switching (NPS) ESD-protect1n),所述器件中選用 Cu/Si0xNy/W 的疊層，如圖1所示，所述器件包括襯底101、Si02102、金屬鎢103，以及位于金屬鎢103上的介電層104、Si0xNy薄膜105、Cu薄膜106等,在所述ESD器件中，SixOyNz薄膜105在低溫下退火，將銅離子預(yù)擴(kuò)散(prediffuse)和分散(disperse)到介質(zhì)層SixOyNz薄膜105,所述銅離子被所述SixOyNz薄膜105中的0、N原子困住(trapped),但是在該狀態(tài)下仍處于off狀態(tài)，所述ESD脈沖使器件中得電子隧穿進(jìn)入SixOyNz薄膜105中，實(shí)現(xiàn)靜電放電。靜電放電脈沖后，靜電放電引起的隧穿停止，并返回到關(guān)閉狀態(tài)的裝置。
[0008]雖然上述ESD器件具有一定效果，但是所述制備工藝與現(xiàn)有的制備CMOS器件的工藝不能很好的兼容，因此需要對所述ESD器件作進(jìn)一步改進(jìn)，以便簡化制作工藝并提高器件的性能。


【發(fā)明內(nèi)容】

[0009]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0010]本發(fā)明為了克服目前存在問題，提供了一種納米相變ESD結(jié)構(gòu)，包括:
[0011]半導(dǎo)體襯底；
[0012]位于所述半導(dǎo)體襯底中的摻雜擴(kuò)散區(qū)；
[0013]位于所述摻雜擴(kuò)散區(qū)上的納米相變層；
[0014]以及位于所述納米相變層上的金屬導(dǎo)電層。
[0015]作為優(yōu)選，所述摻雜擴(kuò)散區(qū)為P型或N型摻雜擴(kuò)散區(qū)。
[0016]作為優(yōu)選，所述納米相變層為SixOyNz層。
[0017]作為優(yōu)選，所述SixOyNz層中預(yù)擴(kuò)散有所述金屬導(dǎo)電層的金屬離子。
[0018]作為優(yōu)選，所述金屬導(dǎo)電層為銅層。
[0019]作為優(yōu)選，所述金屬導(dǎo)電層電連接到焊盤。
[0020]作為優(yōu)選，所述擴(kuò)散摻雜區(qū)電連接到電源。
[0021]本發(fā)明還提供了一種納米相變ESD器件，包括:
[0022]焊盤，
[0023]N型納米相變ESD結(jié)構(gòu)，電連接于所述焊盤和低電源電位之間；
[0024]P型納米相變ESD結(jié)構(gòu)，電連接于所述焊盤和高電源電位之間；
[0025]其中，所述N型或P型納米相變ESD結(jié)構(gòu)包括:
[0026]位于所述半導(dǎo)體襯底中的N型或P型摻雜擴(kuò)散區(qū)；
[0027]位于所述N型或P型摻雜擴(kuò)散區(qū)上的納米相變層；
[0028]以及位于所述納米相變層上的金屬導(dǎo)電層。
[0029]作為優(yōu)選，所述納米相變層為SixOyNz層。
[0030]作為優(yōu)選，所述SixOyNz層中預(yù)擴(kuò)散有所述金屬導(dǎo)電層的金屬離子。
[0031]作為優(yōu)選，所述金屬導(dǎo)電層為銅層。
[0032]作為優(yōu)選，所述金屬導(dǎo)電層電連接到焊盤。
[0033]本發(fā)明還提供了一種納米相變ESD結(jié)構(gòu)的制備方法，包括:
[0034]提供半導(dǎo)體襯底；
[0035]在所述半導(dǎo)體襯底中形成摻雜擴(kuò)散區(qū)；
[0036]在所述摻雜擴(kuò)散區(qū)上形成納米相變層；
[0037]在所述納米相變層上形成金屬導(dǎo)電層。
[0038]作為優(yōu)選，在形成所述金屬導(dǎo)電層之后還包括執(zhí)行低溫退火的步驟，以將所述金屬導(dǎo)電層中的金屬離子預(yù)擴(kuò)散至所述納米相變層中。
[0039]作為優(yōu)選，所述摻雜擴(kuò)散區(qū)為P型或N型摻雜擴(kuò)散區(qū)
[0040]作為優(yōu)選，所述納米相變層為SixOyNz層。
[0041]作為優(yōu)選，所述金屬導(dǎo)電層為銅層。
[0042]本發(fā)明中所述ESD器件中N型納米相變ESD結(jié)構(gòu)以及P型納米相變ESD結(jié)構(gòu)與所述焊盤(PAD)以及被保護(hù)電路連接后，在所述焊盤(PAD)上沒有大的ESD電荷，沒有電荷脈沖觸發(fā)(ESD zap)時(shí)，所述P+/NPS-ESD和N+/NPS-ESD均處于斷開狀態(tài)，當(dāng)所述焊盤(PAD)上有大的ESD電荷，有電荷脈沖觸發(fā)(ESD zap)時(shí)，ESD觸發(fā)造成在相鄰Cu離子(分散在SixOyNz層中Cu離子)之間的局部電子隧道效應(yīng)，使所述P+/NPS-ESD或N+/NPS-ESD閉合，形成閉合電路，將所述ESD電流通過該閉合回路導(dǎo)出，以避免對被保護(hù)電路造成損壞，起到保護(hù)作用。

【專利附圖】

【附圖說明】
[0043]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0044]圖1為現(xiàn)有技術(shù)中ESD器件的結(jié)構(gòu)示意圖；
[0045]圖2a_2e為本發(fā)明的實(shí)施方式中ESD器件的結(jié)構(gòu)示意圖以及開關(guān)等效示意圖；
[0046]圖3a_3d為本發(fā)明的實(shí)施方式中ESD器件中金屬Cu層上施加正負(fù)電荷時(shí)能帶示意圖；
[0047]圖4為本發(fā)明一具體地實(shí)施方式中納米相變ESD結(jié)構(gòu)的制備流程圖。

【具體實(shí)施方式】
[0048]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0049]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的描述，以說明本發(fā)明所述反熔絲結(jié)構(gòu)。顯然，本發(fā)明的施行并不限于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0050]應(yīng)予以注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、納米相變ESD結(jié)構(gòu)和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、納米相變ESD結(jié)構(gòu)、組件和/或它們的組合。
[0051]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的納米相變ESD結(jié)構(gòu)，因而將省略對它們的描述。
[0052]本發(fā)明為了解決現(xiàn)有技術(shù)中存在的各種問題，提供了一種納米相變ESD結(jié)構(gòu)，包括:
[0053]半導(dǎo)體襯底；
[0054]位于所述半導(dǎo)體襯底中的摻雜擴(kuò)散區(qū)；
[0055]位于所述摻雜擴(kuò)散區(qū)上的納米相變層；
[0056]以及位于所述納米相變層上的金屬導(dǎo)電層。
[0057]其中，所述摻雜擴(kuò)散區(qū)為P型或N型摻雜擴(kuò)散區(qū)，所述納米相變層為SixOyNz層，并且所述SixOyNz層中預(yù)擴(kuò)散有金屬離子。
[0058]作為優(yōu)選，所述金屬導(dǎo)電層為銅層。
[0059]其中，所述金屬導(dǎo)電層電連接到焊盤，所述擴(kuò)散摻雜區(qū)電連接到電源。
[0060]本發(fā)明還提供了一種納米相變ESD器件，包括:
[0061]焊盤，
[0062]N型納米相變ESD結(jié)構(gòu)，電連接于所述焊盤和低電源電位之間；
[0063]P型納米相變ESD結(jié)構(gòu)，電連接于所述焊盤和高電源電位之間；
[0064]其中，所述N型或P型納米相變ESD結(jié)構(gòu)包括:
[0065]位于所述半導(dǎo)體襯底中的N型或P型摻雜擴(kuò)散區(qū)；
[0066]位于所述N型或P型摻雜擴(kuò)散區(qū)上的納米相變層；
[0067]以及位于所述納米相變層上的金屬導(dǎo)電層。
[0068]其中，所述納米相變層為SixOyNz層，所述SixOyNz層中預(yù)擴(kuò)散有所述金屬導(dǎo)電層的金屬離子，所述金屬導(dǎo)電層電連接到焊盤。
[0069]具體地，在本發(fā)明的一【具體實(shí)施方式】中，P型納米相變ESD結(jié)構(gòu)中，所述半導(dǎo)體襯底201可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI )、絕緣體上層疊鍺化硅(S-SiGeOI )、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。半導(dǎo)體襯底201上可以被定義有源區(qū)。
[0070]在所述襯底中形成有P型摻雜擴(kuò)散區(qū)202，所述SixOyNz層203位于所述P型摻雜擴(kuò)散區(qū)202上，其中，所述SixOyNz層203為一類物質(zhì)，其中所述x、y、z的數(shù)值不局限于某一數(shù)值，優(yōu)選為S1N，所述SixOyNz層203層為介電層，其中的O原子和N原子用于固定分散(disperse)到所述SixOyNz層203層203中的銅離子。
[0071]所述金屬Cu層204位于所述SixOyNz層203上，并且在形成所述金屬Cu層204中的銅離子擴(kuò)散至所述SixC^Nz層203中，形成方法為執(zhí)行低溫退火的步驟，以使銅離子預(yù)擴(kuò)散(prediffuse)和分散(disperse)到介質(zhì)層SixOyNz層203中，所述銅離子預(yù)擴(kuò)散(prediffuse)和分散(disperse)到介質(zhì)層SixOyNz層中后,該層中的O原子和N原子和可以將銅離子穩(wěn)定在該層中。
[0072]作為優(yōu)選，所述器件還包括介電層206位于所述半導(dǎo)體襯底201上，所述介電層206環(huán)繞所述金屬Cu層204和所述SixOyNz層203設(shè)置，用于保護(hù)所述金屬Cu層204和所述 SixOyNz 層 203。
[0073]其中，所述P型納米相變ESD結(jié)構(gòu)中，金屬Cu層204與焊盤(PAD)相連，所述P型摻雜擴(kuò)散區(qū)202與漏極電源Vdd相連，所述漏極電源Vdd與被保護(hù)電路相連；
[0074]其中，PAD其實(shí)代表的是內(nèi)部電路同外部連接的點(diǎn)，在所述連接點(diǎn)上經(jīng)常會有大的ESD電荷，例如會有人的手接觸到(人手經(jīng)常會帶有電電荷)，所述電荷會或外部的脈沖會通過pad傳至內(nèi)部電路，或者傳至ESD器件。
[0075]所述金屬Cu層204可以直接和所述焊盤(PAD)相連，所述P型摻雜擴(kuò)散區(qū)202通過金屬塞205與漏極電源Vdd相連,所述金屬塞205位于所述介電層206中，位于所述金屬Cu層204和所述SixOyNz層203的一側(cè)，并且和所述金屬Cu層204和所述SixOyNz層203之間具有一定間隔，通過所述介電層206相隔離。
[0076]在所述N型納米相變ESD結(jié)構(gòu)中，如圖2b所示，所述半導(dǎo)體襯底201可以是以下所提到的材料中的至少一種:娃、絕緣體上娃(SOI)、絕緣體上層疊娃(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。半導(dǎo)體襯底201上可以被定義有源區(qū)。
[0077]所述N型摻雜擴(kuò)散區(qū)202'位于所述半導(dǎo)體襯底中，所述SixOyNz層203位于所述N型摻雜擴(kuò)散區(qū)202'上，其中，所述SixOyNz層203為一類物質(zhì)，其中所述x、y、z的數(shù)值不局限于某一數(shù)值，優(yōu)選為S1N，所述SixOyNz層203為介電層，其中的O原子和N原子用于固定分散(disperse)到所述SixOyNz層203中的銅離子。
[0078]所述金屬Cu層204位于所述SixOyNz層203上，并且在形成所述金屬Cu層204之后還包括進(jìn)行低溫退火的步驟，以銅離子預(yù)擴(kuò)散(prediffuse)和分散(disperse)到介質(zhì)層SixOyNz層203中，所述銅離子預(yù)擴(kuò)散(prediffuse)和分散(disperse)到介質(zhì)層SixOyNz層中后，該層中的O原子和N原子和可以將銅離子穩(wěn)定在該層中。
[0079]作為優(yōu)選，所述器件還包括介電層206位于所述半導(dǎo)體襯底201上，所述介電層206環(huán)繞所述金屬Cu層204和所述SixOyNz層203設(shè)置，用于保護(hù)所述金屬Cu層204和所述 SixOyNz 層 203。
[0080]其中，所述N型納米相變ESD結(jié)構(gòu)中，金屬Cu層204與焊盤(PAD )相連，所述N型摻雜擴(kuò)散區(qū)202'與源極電源Vss相連，所述源極電源Vss與被保護(hù)電路相連；
[0081]所述金屬Cu層204可以直接和所述焊盤(PAD)相連，所述N型摻雜擴(kuò)散區(qū)202'通過金屬塞205與漏極電源Vdd相連,所述金屬塞205位于所述介電層206中，位于所述金屬Cu層204和所述SixOyNz層203的一側(cè)，并且和所述金屬Cu層204和所述SixOyNz層203之間具有一定間隔，通過所述介電層206相隔離。
[0082]所述N型納米相變ESD結(jié)構(gòu)以及P型納米相變ESD結(jié)構(gòu)與所述焊盤(PAD)以及被保護(hù)電路連接后，得到如圖2c所述的等效電路圖，其中橢圓狀的虛線內(nèi)即為上述的N型納米相變ESD結(jié)構(gòu)(N+/NPS-ESD)以及P型納米相變ESD結(jié)構(gòu)(P+/NPS-ESD)，所述P+/NPS-ESD和N+/NPS-ESD中的金屬Cu層204連接于同一焊盤(PAD)，其N型摻雜擴(kuò)散區(qū)202 ,和P型摻雜擴(kuò)散區(qū)202分別連接源極電源Vss和漏極電源Vdd，并且所述源極電源Vss和漏極電源Vdd分別和被保護(hù)電路的兩端連接，在所述焊盤(PAD)上沒有大的ESD電荷，沒有電荷脈沖觸發(fā)(ESD zap)時(shí)，所述P+/NPS-ESD和N+/NPS-ESD均處于斷開狀態(tài)，如圖2c所示。
[0083]當(dāng)所述焊盤(PAD)上有大的ESD電荷，有電荷脈沖觸發(fā)(ESD zap)時(shí)，ESD觸發(fā)造成在相鄰Cu離子(分散在SixOyNz層203中Cu離子)之間的局部電子隧道效應(yīng)，使所述P+/NPS-ESD或N+/NPS-ESD閉合，形成閉合電路，將所述ESD電流通過該閉合回路導(dǎo)出，以避免對被保護(hù)電路造成損壞，起到保護(hù)作用。
[0084]其中，所述PAD上具有大正電荷或者正電荷脈沖時(shí)，所述N+/NPS-ESD閉合,形成閉合電路，將所述ESD電流通過N+/NPS-ESD形成的閉合回路導(dǎo)出，避免對被保護(hù)電路造成損壞，如圖2d所示。在該情況下，所述P+/NPS-ESD仍處于斷開狀態(tài)。
[0085]當(dāng)所述PAD上具有大正電荷或者正電荷脈沖時(shí),其能帶圖如3c、3d所示，當(dāng)正電荷通過所述PAD傳導(dǎo)至所述金屬Cu層204時(shí)，SixOyNz層203中銅離子相鄰Cu離子之間的局部電子隧道效應(yīng)使所述SixOyNz層203導(dǎo)通,其中所述能級(energy level)在中間能隙(midgap)附近。在所述情況下，金屬Cu層204中的空穴(holes)躍過能隙進(jìn)入SixOyNz層203中，然后到達(dá)N型摻雜擴(kuò)散區(qū)202 ',其下降到導(dǎo)帶(conduct1n band),從而在Cu/S1N/N+中實(shí)現(xiàn)電荷的釋放，如圖3c所示。
[0086]而所述空穴(holes)躍過能隙進(jìn)入SixOyNz層203中，然后到達(dá)P型摻雜擴(kuò)散區(qū)202時(shí)，需要躍過肖特基勢魚(Schottky barrier),如圖3d所示,其相對于躍過能隙進(jìn)入SixOyNz層203中，然后到達(dá)N型摻雜擴(kuò)散區(qū)202 '中要困難的多，因此所述P+/NPS-ESD處于斷開狀態(tài)。
[0087]但是，所述PAD上具有大負(fù)電荷或者負(fù)電荷脈沖時(shí),所述P+/NPS-ESD閉合,形成閉合電路，將所述ESD電流通過P+/NPS-ESD形成的閉合回路導(dǎo)出，避免對被保護(hù)電路造成損壞，如圖2d所示。在該情況下，所述N+/NPS-ESD仍處于斷開狀態(tài)。
[0088]當(dāng)所述PAD上具有大負(fù)電荷或者負(fù)電荷脈沖時(shí)，其能帶圖如3a、3b所示，當(dāng)負(fù)電荷通過所述PAD傳導(dǎo)至所述金屬Cu層204時(shí)，SixOyNz層203中銅離子相鄰Cu離子之間的局部電子隧道效應(yīng)使所述SixOyNz層203導(dǎo)通,其中所述能級(energy level)在中間能隙(midgap)附近。在所述情況下，金屬Cu層204中的電子躍過能隙進(jìn)入SixOyNz層203中，然后到達(dá)P型摻雜擴(kuò)散區(qū)202，其下降到價(jià)帶(valence band)，從而在Cu/S1N/Ρ+中實(shí)現(xiàn)電荷的釋放，如圖3a所示。
[0089]而所述電子躍過能隙進(jìn)入SixOyNz層203中，然后到達(dá)N型摻雜擴(kuò)散區(qū)202 ,時(shí)，需要躍過肖特基勢魚(Schottky barrier),如圖3b所示,其相對于躍過能隙進(jìn)入SixOyNz層203中，然后到達(dá)P型摻雜擴(kuò)散區(qū)202中要困難的多，因此所述N+/NPS-ESD處于斷開狀態(tài)。
[0090]本發(fā)明中所述ESD器件中N型納米相變ESD結(jié)構(gòu)以及P型納米相變ESD結(jié)構(gòu)與所述焊盤(PAD)以及被保護(hù)電路連接后，在所述焊盤(PAD)上沒有大的ESD電荷，沒有電荷脈沖觸發(fā)(ESD zap)時(shí)，所述P+/NPS-ESD和N+/NPS-ESD均處于斷開狀態(tài)，當(dāng)所述焊盤(PAD)上有大的ESD電荷，有電荷脈沖觸發(fā)(ESD zap)時(shí)，ESD觸發(fā)造成在相鄰Cu離子(分散在SixOyNz層中Cu離子)之間的局部電子隧道效應(yīng)，使所述P+/NPS-ESD或N+/NPS-ESD閉合，形成閉合電路，將所述ESD電流通過該閉合回路導(dǎo)出，以避免對被保護(hù)電路造成損壞，起到保護(hù)作用。
[0091]本發(fā)明還提供了一種納米相變ESD結(jié)構(gòu)的制備方法，包括:
[0092]提供半導(dǎo)體襯底；
[0093]在所述半導(dǎo)體襯底中形成摻雜擴(kuò)散區(qū)；
[0094]在所述摻雜擴(kuò)散區(qū)上形成納米相變層；
[0095]在所述納米相變層上形成金屬導(dǎo)電層。
[0096]作為優(yōu)選，在形成所述金屬導(dǎo)電層之后還包括執(zhí)行低溫退火的步驟，以將所述金屬導(dǎo)電層中的金屬離子預(yù)擴(kuò)散至所述納米相變層中。
[0097]作為優(yōu)選，所述摻雜擴(kuò)散區(qū)為P型或N型摻雜擴(kuò)散區(qū)
[0098]作為優(yōu)選，所述納米相變層為SixOyNz層。
[0099]作為優(yōu)選，所述金屬導(dǎo)電層為銅層。
[0100]此外，本發(fā)明還提供了一種納米相變ESD器件的制備方法，包括:
[0101]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底中分別形成有N型摻雜擴(kuò)散區(qū)202 '和P型摻雜擴(kuò)散區(qū)202 ；
[0102]在所述N型摻雜擴(kuò)散區(qū)202 '上依次沉積SixOyNz層、金屬Cu層，形成N型納米相變ESD結(jié)構(gòu)；
[0103]在所述P型摻雜擴(kuò)散區(qū)202上依次沉積SixOyNz層、金屬Cu層，形成P型納米相變ESD結(jié)構(gòu)；
[0104]執(zhí)行低溫退火步驟；
[0105]將所述P型納米相變ESD結(jié)構(gòu)和所述P型納米相變ESD結(jié)構(gòu)中的金屬Cu層與焊盤相連接；
[0106]將所述N型摻雜擴(kuò)散區(qū)202 ,與源極電源相連；
[0107]將所述P型摻雜擴(kuò)散區(qū)202與漏極電源相連；
[0108]將所述源極電源和所述漏極電源與被保護(hù)電路相連。
[0109]具體地，在所述P型納米相變ESD結(jié)構(gòu)中或所述N型納米相變ESD結(jié)構(gòu)中，所述半導(dǎo)體襯底201可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI )、絕緣體上層疊鍺化硅(S-SiGeOI )、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。半導(dǎo)體襯底201上可以被定義有源區(qū)。
[0110]在所述襯底中形成N型摻雜擴(kuò)散區(qū)202 '或者P型摻雜擴(kuò)散區(qū)202。
[0111]然后在所述半導(dǎo)體襯底上沉積介電層206,所述介電層206可以使用例如S12、碳氟化合物(CF)、摻碳氧化硅(S1C)、或碳氮化硅(SiCN)等?；蛘撸部梢允褂迷谔挤衔?CF)上形成了 SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)為主要成分。碳氟化合物也可以使用具有非晶體(非結(jié)晶性)構(gòu)造的物質(zhì)。層間介電層還可以使用例如摻碳氧化娃(S1C)等多孔質(zhì)構(gòu)造。
[0112]然后蝕刻圖案化所述介電層206，在所述介電層206上形成兩個關(guān)鍵尺寸不一樣的溝槽，所述兩個溝槽之間具有一定間隔，具體圖案化方法為:在所述介電層206上形成圖案化的光刻膠層或者有機(jī)分布層(Organic distribut1n layer, 0DL)、含娃的底部抗反射涂層(S1-BARC)以及光刻膠層的掩膜疊層，所述光刻膠層或者掩膜疊層上形成有兩個溝槽的圖案，然后以光刻膠層或者掩膜疊層為掩膜蝕刻所述介電層，以在所述介電層中形成所述兩個溝槽，最后去除所述光刻膠層或掩膜疊層。
[0113]在所述關(guān)鍵尺寸較小的溝槽中形成光刻膠層，以保護(hù)該溝槽，然后在關(guān)鍵尺寸大的溝槽中依次沉積SixOyNz層203、金屬Cu層204，所述SixOyNz層203可以選用化學(xué)氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學(xué)氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種。
[0114]然后去除所述關(guān)鍵尺寸小的溝槽中的光刻膠層，在所述兩個溝槽中同時(shí)沉積金屬Cu層204，以在形成所述SixOyNz層203和Cu層204的同時(shí)，在一側(cè)的溝槽中形成金屬塞205，實(shí)現(xiàn)所述N型摻雜擴(kuò)散區(qū)202 '或者P型摻雜擴(kuò)散區(qū)202的電連接，所述金屬Cu層204在本發(fā)明中可以通過物理氣相沉積(PVD)法或者電化學(xué)鍍銅(ECP)的方法填充所述溝槽。
[0115]然后執(zhí)行平坦化步驟，可以使用半導(dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來實(shí)現(xiàn)表面的平坦化。該平坦化方法的非限制性實(shí)例包括機(jī)械平坦化方法和化學(xué)機(jī)械拋光平坦化方法?；瘜W(xué)機(jī)械拋光平坦化方法更常用。
[0116]并且在形成所述金屬Cu層204之后還包括進(jìn)行低溫退火的步驟，以銅離子預(yù)擴(kuò)散(prediffuse)和分散(disperse)到介質(zhì)層SixOyNz層203中，所述銅離子預(yù)擴(kuò)散(prediffuse)和分散(disperse)到介質(zhì)層SixOyNz層203中后，該層中的O原子和N原子和可以將銅離子穩(wěn)定在該層中。
[0117]此外，作為另外一種實(shí)施方式，其中所述SixOyNz層203和Cu層204和所述金屬塞205可以分兩個步驟，分別形成。
[0118]其中，所述低溫退火步驟一般是將所述器件置于高真空或高純氣體的保護(hù)下，力口熱到一定的溫度進(jìn)行熱處理，在本發(fā)明所述高純氣體優(yōu)選為氮?dú)饣蚨栊詺怏w，所述熱退火步驟的溫度為50-400°C，優(yōu)選50-150°C，所述熱退火步驟時(shí)間為l_300s。可以選用以下幾種方式中的一種:脈沖激光快速退火、脈沖電子書快速退火、離子束快速退火、連續(xù)波激光快速退火以及非相干寬帶光源(如鹵燈、電弧燈、石墨加熱)快速退火等，但并非局限于所舉示例。
[0119]最后，所述P型納米相變ESD結(jié)構(gòu)中，將金屬Cu層204與焊盤(PAD)相連，所述P型摻雜擴(kuò)散區(qū)202與漏極電源Vdd相連，所述漏極電源Vdd與被保護(hù)電路相連；
[0120]將所述N型納米相變ESD結(jié)構(gòu)中，金屬Cu層204與焊盤(PAD)相連，所述N型摻雜擴(kuò)散區(qū)202 '與源極電源Vss相連，所述源極電源Vss與被保護(hù)電路相連。
[0121]圖4為本發(fā)明一具體地實(shí)施方式中納米相變ESD結(jié)構(gòu)的制備流程圖，具體包括以下步驟:
[0122]步驟201提供半導(dǎo)體襯底；
[0123]步驟202在所述半導(dǎo)體襯底中形成摻雜擴(kuò)散區(qū)；
[0124]步驟203在所述摻雜擴(kuò)散區(qū)上形成納米相變層；
[0125]步驟204在所述納米相變層上形成金屬導(dǎo)電層。
[0126]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種納米相變ESD結(jié)構(gòu)，包括: 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底中的摻雜擴(kuò)散區(qū)； 位于所述摻雜擴(kuò)散區(qū)上的納米相變層； 以及位于所述納米相變層上的金屬導(dǎo)電層。
2.根據(jù)權(quán)利要求1所述的ESD結(jié)構(gòu)，其特征在于，所述摻雜擴(kuò)散區(qū)為P型或N型摻雜擴(kuò)散區(qū)。
3.根據(jù)權(quán)利要求1所述的ESD結(jié)構(gòu)，其特征在于，所述納米相變層為SixOyNz層。
4.根據(jù)權(quán)利要求3所述的ESD結(jié)構(gòu)，其特征在于，所述SixOyNz層中預(yù)擴(kuò)散有所述金屬導(dǎo)電層的金屬離子。
5.根據(jù)權(quán)利要求1所述的ESD結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)電層為銅層。
6.根據(jù)權(quán)利要求1所述的ESD結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)電層電連接到焊盤。
7.根據(jù)權(quán)利要求1所述的ESD結(jié)構(gòu)，其特征在于，所述擴(kuò)散摻雜區(qū)電連接到電源。
8.一種納米相變ESD器件，包括: 焊盤， N型納米相變ESD結(jié)構(gòu)，電連接于所述焊盤和低電源電位之間； P型納米相變ESD結(jié)構(gòu)，電連接于所述焊盤和高電源電位之間； 其中，所述N型或P型納米相變ESD結(jié)構(gòu)包括: 位于所述半導(dǎo)體襯底中的N型或P型摻雜擴(kuò)散區(qū)； 位于所述N型或P型摻雜擴(kuò)散區(qū)上的納米相變層； 以及位于所述納米相變層上的金屬導(dǎo)電層。
9.根據(jù)權(quán)利要求8所述的ESD器件，其特征在于，所述納米相變層為SixOyNz層。
10.根據(jù)權(quán)利要求9所述的ESD器件，其特征在于，所述SixOyNz層中預(yù)擴(kuò)散有所述金屬導(dǎo)電層的金屬離子。
11.根據(jù)權(quán)利要求8所述的ESD器件，其特征在于，所述金屬導(dǎo)電層為銅層。
12.根據(jù)權(quán)利要求8所述的ESD結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)電層電連接到焊盤。
13.—種納米相變ESD結(jié)構(gòu)的制備方法，包括: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底中形成摻雜擴(kuò)散區(qū)； 在所述摻雜擴(kuò)散區(qū)上形成納米相變層； 在所述納米相變層上形成金屬導(dǎo)電層。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，在形成所述金屬導(dǎo)電層之后還包括執(zhí)行低溫退火的步驟，以將所述金屬導(dǎo)電層中的金屬離子預(yù)擴(kuò)散至所述納米相變層中。
15.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述摻雜擴(kuò)散區(qū)為P型或N型摻雜擴(kuò)散區(qū)。
16.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述納米相變層為SixOyNz層。
17.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述金屬導(dǎo)電層為銅層。
【文檔編號】H01L27/02GK104282680SQ201310275444
【公開日】2015年1月14日 申請日期:2013年7月2日 優(yōu)先權(quán)日:2013年7月2日
【發(fā)明者】甘正浩 申請人:中芯國際集成電路制造(上海)有限公司