本發(fā)明涉及圖像傳感領(lǐng)域，特別涉及一種圖像傳感器及其形成方法。

背景技術(shù)：
圖像傳感器已經(jīng)廣泛應(yīng)用于靜態(tài)數(shù)碼相機、手機照相、數(shù)碼攝像機、醫(yī)療用攝像裝置（例如胃鏡）、車用攝像裝置等，用于感測投射到半導(dǎo)體基底上的光線，并相應(yīng)轉(zhuǎn)化為電信號，形成圖像信號。圖像傳感器通常包括若干像素單元構(gòu)成的像素陣列區(qū)和與像素單元電連接的周邊器件區(qū)。所述像素陣列區(qū)包括光電二極管及其他相應(yīng)的晶體管（例如復(fù)位晶體管、轉(zhuǎn)移晶體管等），利用光電二極管將外界光轉(zhuǎn)換為光電子，并利用與光電二極管相連接的其他晶體管將光電子轉(zhuǎn)換為電信號。所述周邊器件區(qū)通常包括連接像素單元的邏輯電路對應(yīng)的邏輯電路器件，通常包括輸入/輸出器件、模擬/數(shù)字（A/D）轉(zhuǎn)換器等?，F(xiàn)有技術(shù)中圖像傳感器的形成過程的剖面結(jié)構(gòu)示意圖如圖1至圖4所示，包括：請參考圖1，提供P型的半導(dǎo)體基底10，所述半導(dǎo)體基底10包括像素陣列區(qū)Ⅰ和周邊器件區(qū)Ⅱ；請參考圖2，在像素陣列區(qū)Ⅰ和周邊器件區(qū)Ⅱ之間、像素陣列區(qū)Ⅰ內(nèi)形成第一淺溝槽隔離結(jié)構(gòu)21，在所述周邊器件區(qū)Ⅱ內(nèi)形成第二淺溝槽隔離結(jié)構(gòu)31，所述第一淺溝槽隔離結(jié)構(gòu)21將像素陣列區(qū)Ⅰ分隔成陣列排列的若干個像素單元，所述第二淺溝槽隔離結(jié)構(gòu)31將周邊器件區(qū)Ⅱ的相鄰邏輯電路器件電學(xué)隔離，所述第一淺溝槽隔離結(jié)構(gòu)21和第二淺溝槽隔離結(jié)構(gòu)31利用同一工藝同時形成，所述第一淺溝槽隔離結(jié)構(gòu)21和第二淺溝槽隔離結(jié)構(gòu)31的深度相同；請參考圖3，在所述像素陣列區(qū)Ⅰ內(nèi)形成像素單元，所述像素單元包括光電二極管和其他相應(yīng)的晶體管，在所述周邊器件區(qū)Ⅱ內(nèi)形成邏輯電路器件，為了簡化說明，在圖3中，像素單元僅示出光電二極管，N型阱區(qū)20和P型的半導(dǎo)體基底10之間的PN結(jié)作為光電二極管，邏輯電路器件僅示出一個MOS晶體管30。請參考圖4，在所述半導(dǎo)體基底10表面形成圖形化的光刻膠層50，所述圖形化的光刻膠層50覆蓋像素陣列區(qū)Ⅰ的光電二極管、其他相應(yīng)的晶體管和周邊器件區(qū)Ⅱ的邏輯電路器件，且暴露出所述第一淺溝槽隔離結(jié)構(gòu)21表面，以所述光刻膠層50為掩膜，對所述第一淺溝槽隔離結(jié)構(gòu)21底部的半導(dǎo)體基底10進行P型離子注入，使得在所述第一淺溝槽隔離結(jié)構(gòu)21底部的半導(dǎo)體基底10內(nèi)形成P型阱區(qū)60，所述第一淺溝槽隔離結(jié)構(gòu)21和P型阱區(qū)60的總深度大于所述光電二極管（即N型阱區(qū)20）的深度，利用所述第一淺溝槽隔離結(jié)構(gòu)21和P型阱區(qū)60的疊層結(jié)構(gòu)將相鄰像素單元電學(xué)隔離，避免光電二極管產(chǎn)生的光電子發(fā)生串?dāng)_。但上述圖像傳感器的形成工藝較為復(fù)雜，工藝不容易控制，成本較高。更多關(guān)于如何避免圖像傳感器發(fā)生串?dāng)_的技術(shù)方案，請參考公開號為US2010/0196785A1的美國專利文獻。

技術(shù)實現(xiàn)要素：
本發(fā)明解決的問題是提供一種圖像傳感器及其形成方法，形成工藝簡單且能避免發(fā)生串?dāng)_。為解決上述問題，本發(fā)明提供一種圖像傳感器，包括：半導(dǎo)體基底，所述半導(dǎo)體基底包括像素陣列區(qū)和周邊器件區(qū)；位于所述像素陣列區(qū)內(nèi)的若干像素單元，所述像素單元之間通過第一淺溝槽隔離結(jié)構(gòu)相隔離；位于所述周邊器件區(qū)內(nèi)的邏輯電路器件，所述邏輯電路器件之間通過第二淺溝槽隔離結(jié)構(gòu)相隔離，且所述第一淺溝槽隔離結(jié)構(gòu)的深度大于所述第二淺溝槽隔離結(jié)構(gòu)的深度?？蛇x的，所述第一淺溝槽隔離結(jié)構(gòu)的深寬比的范圍大于3:1?？蛇x的，所述第一淺溝槽隔離結(jié)構(gòu)的深寬比大于所述第二淺溝槽隔離結(jié)構(gòu)的深寬比。可選的，所述第一淺溝槽隔離結(jié)構(gòu)的深度大于所述像素單元的深度?？蛇x的，所述第一淺溝槽隔離結(jié)構(gòu)中具有氣泡?？蛇x的，所述第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的寬度相等?？蛇x的，所述像素陣列區(qū)和周邊器件區(qū)之間通過第一淺溝槽隔離結(jié)構(gòu)或第二淺溝槽隔離結(jié)構(gòu)相隔離?？蛇x的，還包括：位于所述第一淺溝槽隔離結(jié)構(gòu)的外部側(cè)壁和底部的半導(dǎo)體基底內(nèi)的P型重?fù)诫s區(qū)?？蛇x的，所述像素單元包括光電二極管、轉(zhuǎn)移晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管?？蛇x的，所述圖像傳感器為CMOS圖像傳感器或CCD圖像傳感器。本發(fā)明還提供了一種圖像傳感器的形成方法，包括：提供半導(dǎo)體基底，所述半導(dǎo)體基底包括像素陣列區(qū)和周邊器件區(qū)；在所述像素陣列區(qū)內(nèi)形成第一淺溝槽隔離結(jié)構(gòu)；在所述周邊器件區(qū)內(nèi)形成第二淺溝槽隔離結(jié)構(gòu)，所述第一淺溝槽隔離結(jié)構(gòu)的深度大于所述第二淺溝槽隔離結(jié)構(gòu)的深度；在所述像素陣列區(qū)內(nèi)形成若干像素單元，所述第一淺溝槽隔離結(jié)構(gòu)將像素單元相隔離；在所述周邊器件區(qū)內(nèi)形成邏輯電路器件，所述第二淺溝槽隔離結(jié)構(gòu)將邏輯電路器件相隔離。可選的，形成所述第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的工藝包括：在所述半導(dǎo)體基底表面形成第一掩膜層，所述第一掩膜層暴露出第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；以所述第一掩膜層為掩膜，對所述半導(dǎo)體基底進行刻蝕，在第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第一溝槽，在所述第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第二溝槽；在所述第一掩膜層和第二溝槽表面形成第二掩膜層，所述第二掩膜層至少暴露出第一溝槽；以所述第二掩膜層為掩膜對第一溝槽進行刻蝕形成第三溝槽，所述第三溝槽的深度大于所述第一溝槽的深度；在所述第三溝槽內(nèi)填充滿介質(zhì)材料，形成第一淺溝槽隔離結(jié)構(gòu)，在所述第二溝槽內(nèi)填充滿介質(zhì)材料，形成第二淺溝槽隔離結(jié)構(gòu)?？蛇x的，形成所述第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的工藝包括：在所述半導(dǎo)體基底表面形成第三掩膜層，所述第三掩膜層暴露出第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；在所述第三掩膜層表面和第二淺溝槽隔離結(jié)構(gòu)對應(yīng)位置暴露出的半導(dǎo)體基底表面形成第四掩膜層，所述第四掩膜層暴露出所述第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；以所述第三掩膜層和第四掩膜層為掩膜，對半導(dǎo)體基底進行刻蝕，在第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第四溝槽；去除所述第四掩膜層，以所述第三掩膜層為掩膜，對所述半導(dǎo)體基底和第四溝槽進行刻蝕，在所述第四溝槽的位置形成第五溝槽，在所述第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第六溝槽，所述第五溝槽的深度大于所述第六溝槽的深度；在所述第五溝槽內(nèi)填充滿介質(zhì)材料，形成第一淺溝槽隔離結(jié)構(gòu)，在所述第六溝槽內(nèi)填充滿介質(zhì)材料，形成第二淺溝槽隔離結(jié)構(gòu)?？蛇x的，形成所述第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的工藝包括：在所述半導(dǎo)體基底上形成第五掩膜層，所述第五掩膜層暴露出第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；以所述第五掩膜層為掩膜，對所述半導(dǎo)體基底進行刻蝕，在第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第七溝槽；在所述半導(dǎo)體基底上形成第六掩膜層，所述第六掩膜層的開口對應(yīng)于第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；以所述第六掩膜層為掩膜對半導(dǎo)體基底進行刻蝕，形成第八溝槽，所述第七溝槽的深度大于所述第八溝槽的深度；在所述第七溝槽內(nèi)填充滿介質(zhì)材料，形成第一淺溝槽隔離結(jié)構(gòu)，在所述第八溝槽內(nèi)填充滿介質(zhì)材料，形成第二淺溝槽隔離結(jié)構(gòu)?？蛇x的，在所述溝槽內(nèi)填充滿介質(zhì)材料的工藝為原子層沉積工藝、高密度等離子體化學(xué)氣相沉積工藝或高深寬比填孔工藝。可選的，形成的第一淺溝槽隔離結(jié)構(gòu)內(nèi)具有或不具有氣泡，而形成的第二淺溝槽隔離結(jié)構(gòu)內(nèi)不具有氣泡?？蛇x的，所述第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的寬度相等?？蛇x的，所述第一淺溝槽隔離結(jié)構(gòu)的深寬比的范圍大于3:1?？蛇x的，所述像素陣列區(qū)和周邊器件區(qū)之間通過第一淺溝槽隔離結(jié)構(gòu)或第二淺溝槽隔離結(jié)構(gòu)相隔離?？蛇x的，還包括：在所述第一淺溝槽隔離結(jié)構(gòu)的外部側(cè)壁和底部的半導(dǎo)體基底內(nèi)形成P型重?fù)诫s區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：本發(fā)明實施例只利用較深的第一淺溝槽隔離結(jié)構(gòu)隔離像素陣列區(qū)的像素單元，不需要形成P型阱區(qū)，節(jié)省了工藝步驟。同時雖然所述第一淺溝槽隔離結(jié)構(gòu)的深度大于所述第二淺溝槽隔離結(jié)構(gòu)的深度，可能會在所述第一淺溝槽隔離結(jié)構(gòu)中形成氣泡，但由于第一淺溝槽隔離結(jié)構(gòu)主要用于隔離光電二極管產(chǎn)生的光電子不發(fā)生串?dāng)_，同時所述像素單元中的晶體管對應(yīng)的工作電壓也較低，具有氣泡的第一淺溝槽隔離結(jié)構(gòu)仍然能有效地進行電學(xué)隔離。進一步的，由于第一淺溝槽隔離結(jié)構(gòu)的深寬比較大，在第一淺溝槽隔離結(jié)構(gòu)內(nèi)會形成有氣泡，所述氣泡的表面會形成一個反射面，使得入射到反射面上的光線會發(fā)生反射，原本會穿過第一淺溝槽隔離結(jié)構(gòu)的光線會反射到第一淺溝槽隔離結(jié)構(gòu)兩側(cè)的光電二極管內(nèi)，使得入射到光電二極管的光線量增多，可以提高在較暗環(huán)境中圖像傳感器的圖像感測能力。附圖說明圖1～圖4是現(xiàn)有技術(shù)圖像傳感器的形成過程的剖面結(jié)構(gòu)示意圖；圖5～圖9是本發(fā)明第一實施例的圖像傳感器的形成過程的剖面結(jié)構(gòu)示意圖；圖10～圖15是本發(fā)明第二實施例的圖像傳感器的形成過程的剖面結(jié)構(gòu)示意圖。具體實施方式利用圖像傳感器的光電二極管對外界光進行吸收時，不同深度位置的光電二極管吸收不同波長的光，其中遠紅外到紅外波長范圍內(nèi)（波長從約700納米到約1毫米）的光線通常只能在深度很大的光電二極管內(nèi)進行吸收并形成光電子，為了使得外界光中的各種波長的光都能被圖像傳感器所吸收以獲得最逼真的圖像信息，所述像素陣列區(qū)Ⅰ的光電二極管的深度往往很大。同時為了防止相鄰像素單元的光電二極管產(chǎn)生的光電子互相擴散，使得相鄰的像素單元之間發(fā)生光信號串?dāng)_，相鄰的像素單元之間需要隔離結(jié)構(gòu)電學(xué)隔離，且所述隔離結(jié)構(gòu)的總深度必須大于或等于所述光電二極管的深度。利用現(xiàn)有CMOS工藝形成淺溝槽隔離結(jié)構(gòu)時，由于淺溝槽隔離結(jié)構(gòu)通常用于隔離兩個相鄰的有源器件，因此所述淺溝槽隔離結(jié)構(gòu)兩側(cè)通常需要施加較高的工作電壓，而具有氣泡的淺溝槽隔離結(jié)構(gòu)的抗擊穿性能較差，為了避免淺溝槽隔離結(jié)構(gòu)被擊穿，淺溝槽隔離結(jié)構(gòu)內(nèi)不能具有氣泡。由于深寬比較大的淺溝槽隔離結(jié)構(gòu)內(nèi)更容易形成氣泡，因此現(xiàn)有技術(shù)形成的淺溝槽隔離結(jié)構(gòu)深寬比通常較小，通常為2:1～3:1，同時由于受到芯片面積的限制，淺溝槽隔離結(jié)構(gòu)的寬度也會受到限制，因此現(xiàn)有工藝形成的淺溝槽隔離結(jié)構(gòu)的深度較小，不能滿足相鄰的像素單元之間的電學(xué)隔離，只能通過形成淺溝槽隔離結(jié)構(gòu)和P型阱區(qū)的疊層結(jié)構(gòu)進行電學(xué)隔離。請參考圖4，所述第一淺溝槽隔離結(jié)構(gòu)21與周邊器件區(qū)Ⅱ的第二淺溝槽隔離結(jié)構(gòu)31采用常規(guī)的形成工藝同時形成，所述第一淺溝槽隔離結(jié)構(gòu)21和第二淺溝槽隔離結(jié)構(gòu)31的深度只需要根據(jù)邏輯電路器件所需的隔離深度進行確定，因此，所述第一淺溝槽隔離結(jié)構(gòu)21和第二淺溝槽隔離結(jié)構(gòu)31的深度可以較淺，且所述第一淺溝槽隔離結(jié)構(gòu)21和第二淺溝槽隔離結(jié)構(gòu)31的寬度為相應(yīng)深度的淺溝槽隔離結(jié)構(gòu)對應(yīng)的最小寬度，以節(jié)省芯片面積。同時，通過在所述第一淺溝槽隔離結(jié)構(gòu)21底部的半導(dǎo)體基底10內(nèi)形成P型阱區(qū)60，由于所述P型阱區(qū)60需要利用圖形化的光刻膠層50為掩膜對第一淺溝槽隔離結(jié)構(gòu)21底部的半導(dǎo)體基底10進行離子注入，所述注入的離子必須要貫穿第一淺溝槽隔離結(jié)構(gòu)21到達第一淺溝槽隔離結(jié)構(gòu)21底部的半導(dǎo)體基底10內(nèi)，所述離子注入工藝的注入能量較大，高能量的注入離子很容易將較薄的光刻膠層50刻蝕掉，因此所述光刻膠50的厚度不能很薄，但由于較厚的光刻膠層應(yīng)力較大，利用光刻工藝形成的開口側(cè)壁形貌不易控制，且由于第一淺溝槽隔離結(jié)構(gòu)21的寬度較小，較難對準(zhǔn)，不容易在較厚的光刻膠層內(nèi)形成與第一淺溝槽隔離結(jié)構(gòu)21的位置一模一樣的開口。同時，由于P型阱區(qū)60是通過離子注入形成，所述P型阱區(qū)50會在后續(xù)的熱處理過程中進行擴散，使得所述P型阱區(qū)60的區(qū)域變大，相應(yīng)的，會縮小P型阱區(qū)60兩側(cè)的光電二極管的區(qū)域，使得光電二極管吸收光的能力降低，可能會導(dǎo)致圖像傳感器的感測能力降低，容易導(dǎo)致最終獲得的圖像失真。為此，發(fā)明人經(jīng)過研究，提出了一種圖像傳感器及其形成方法，所述圖像傳感器包括：像素陣列區(qū)和周邊器件區(qū)；位于像素陣列區(qū)的第一淺溝槽隔離結(jié)構(gòu)和位于周邊器件區(qū)的第二淺溝槽隔離結(jié)構(gòu)，且所述第一淺溝槽隔離結(jié)構(gòu)的深度大于所述第二淺溝槽隔離結(jié)構(gòu)的深度，利用所述第一淺溝槽隔離結(jié)構(gòu)將像素陣列區(qū)的像素單元相隔離。所述像素單元只利用較深的第一淺溝槽隔離結(jié)構(gòu)直接隔離，不需要形成P型阱區(qū)，節(jié)省了工藝步驟。同時，雖然所述第一淺溝槽隔離結(jié)構(gòu)的深度大于所述第二淺溝槽隔離結(jié)構(gòu)的深度，可能會在所述第一淺溝槽隔離結(jié)構(gòu)中形成氣泡，但由于第一淺溝槽隔離結(jié)構(gòu)主要用于隔離光電二極管產(chǎn)生的光電子，同時所述像素單元中的晶體管對應(yīng)的工作電壓也較低，具有氣泡的第一淺溝槽隔離結(jié)構(gòu)仍然能有效地進行電學(xué)隔離。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。第一實施例本發(fā)明第一實施例提供了一種圖像傳感器的形成方法，請參考圖5～圖9，為本發(fā)明第一實施例的圖像傳感器的形成過程的剖面結(jié)構(gòu)示意圖。具體的，請參考圖5，提供半導(dǎo)體基底100，且所述半導(dǎo)體基底100包括像素陣列區(qū)Ⅰ和周邊器件區(qū)Ⅱ。所述半導(dǎo)體基底100為硅襯底、鍺襯底、碳化硅襯底、鍺硅襯底、絕緣體上硅襯底等。所述半導(dǎo)體基底100內(nèi)摻雜有P型或N型離子。在本實施例中，所述半導(dǎo)體基底100包括重?fù)诫s的P型硅襯底101和位于所述P型硅襯底101表面的輕摻雜的P型硅外延層102。所述像素陣列區(qū)Ⅰ后續(xù)用于形成陣列排布的像素單元，所述像素單元之間通過第一淺溝槽隔離結(jié)構(gòu)電學(xué)隔離。所述像素單元包括光電二極管和對應(yīng)的轉(zhuǎn)移晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管。所述光電二極管用于將射入光電二極管區(qū)域的光線轉(zhuǎn)化為光電子，同時利用所述轉(zhuǎn)移晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管讀取所產(chǎn)生的光電子并轉(zhuǎn)化成電子信號，并根據(jù)光電子的數(shù)量來記錄對應(yīng)光線的強度或亮度。所述像素陣列區(qū)Ⅰ的工作電壓通常為2.8伏～3.0伏。所述周邊器件區(qū)Ⅱ后續(xù)用于形成與像素單元相連接的邏輯電路對應(yīng)的邏輯電路器件，通常包括輸入/輸出器件、模擬/數(shù)字（A/D）轉(zhuǎn)換器等。由于所述周邊器件區(qū)Ⅱ包括輸入/輸出器件、模擬/數(shù)字（A/D）轉(zhuǎn)換器等器件，所述周邊器件區(qū)Ⅱ的工作電壓通常為3.3伏～5.0伏。所述像素陣列區(qū)Ⅰ的工作電壓低于所述周邊器件區(qū)Ⅱ的工作電壓。在本實施例中，所述圖像傳感器為互補式金屬-氧化物-半導(dǎo)體（ComplementaryMetal-Oxide-Semiconductor，CMOS）圖像傳感器，在其他實施例中，所述圖像傳感器也可以為電荷耦合元件（ChargeCoupledDevice，CCD）圖像傳感器。請參考圖6，在所述半導(dǎo)體基底100表面形成第一掩膜層110，所述第一掩膜層110暴露出第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；以所述第一掩膜層110為掩膜，對所述半導(dǎo)體基底110進行刻蝕，在所述第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第一溝槽120，在所述第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第二溝槽130。所述第一掩膜層110的材料為光刻膠層、氧化硅層、氮化硅層、氮氧化硅層其中的一種或多層堆疊結(jié)構(gòu)。在本實施例中，所述第一掩膜層110為氮化硅層。所述第一掩膜層110的開口（未標(biāo)示）暴露出第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置。在本實施例中，所述像素陣列區(qū)Ⅰ和周邊器件區(qū)Ⅱ之間的淺溝槽隔離結(jié)構(gòu)為第一淺溝槽隔離結(jié)構(gòu)。在其他實施例中，所述像素陣列區(qū)Ⅰ和周邊器件區(qū)Ⅱ之間的淺溝槽隔離結(jié)構(gòu)也可以為第二淺溝槽隔離結(jié)構(gòu)。在本實施例中，利用同一刻蝕工藝形成所述第一溝槽120和第二溝槽130，所述第一溝槽120和第二溝槽130的深度和寬度相同。所述第一溝槽120和第二溝槽130的深度和寬度取決于將周邊器件區(qū)Ⅱ電學(xué)隔離需要的第二淺溝槽隔離結(jié)構(gòu)的深度和寬度。由于周邊器件區(qū)Ⅱ的工作電壓通常為3.3伏～5.0伏不等，工作電壓較高，為了避免所述第二淺溝槽隔離結(jié)構(gòu)被擊穿，同時為了盡可能地節(jié)省芯片面積，所述第二溝槽130的深度和寬度根據(jù)所述周邊器件區(qū)Ⅱ的工作電壓的大小所決定，且所述第二溝槽130的深寬比較小，通常為2:1～3:1，使得后續(xù)在所述第二溝槽130內(nèi)形成的第二淺溝槽隔離結(jié)構(gòu)中間不會形成氣泡。在其他實施例中，所述第一溝槽和第二溝槽的深度相同，但寬度可以不相同。請參考圖7，在所述第一掩膜層120和第二溝槽130（請參考圖6）表面形成第二掩膜層140，所述第二掩膜層140暴露出所述第一溝槽120（請參考圖6）；對第一溝槽120進行刻蝕形成第三溝槽121，所述第三溝槽121的深度大于所述第二溝槽130的深度。所述第二掩膜層140的材料為光刻膠層、氧化硅層、氮化硅層、氮氧化硅層其中的一種或多層堆疊結(jié)構(gòu)。在本實施例中，所述第二掩膜層140為光刻膠層。在本實施例中，所述第二掩膜層140的開口（未標(biāo)示）與第一溝槽120的開口位置相同，寬度相同，使得利用所述第二掩膜層140為掩膜對第一溝槽120繼續(xù)進行刻蝕。在其他實施例中，所述第二掩膜層的開口大于所述第一溝槽的開口，所述第二掩膜層的開口不僅暴露出所述第一溝槽，還暴露出所述第一溝槽周圍的第一掩膜層，以第一掩膜層和第二掩膜層為掩膜，對第一溝槽繼續(xù)進行刻蝕形成第三溝槽。在其他實施例中，所述第二掩膜層還可以僅覆蓋周邊器件區(qū)的第一掩膜層和第二溝槽表面。由于所述第二掩膜層的開口大于所述第一溝槽的開口，不需要將第二掩膜層的開口位置與第一溝槽的位置非常精確地對準(zhǔn)，降低了工藝難度和成本。在本實施例中，所述第三溝槽121的深度由像素單元的深度（即光電二極管的深度）所決定，所述第三溝槽121的深度大于所述像素單元的深度，也就是大于光電二極管的深度，以避免光電二極管產(chǎn)生的光電子會擴散到相鄰像素單元的光電二極管中，使得每一個像素單元輸出的光電子數(shù)量與實際照射到對應(yīng)像素單元的光產(chǎn)生的光電子數(shù)量相等，從而可以避免相鄰像素單元產(chǎn)生的光信號發(fā)生串?dāng)_。由于光電二極管的深度很大，通常會大于0.3微米，因此所述第三溝槽121的深度也大于0.3微米。同時為了節(jié)省芯片面積，所述第三溝槽121的寬度與第二溝槽130（請參考圖6）的寬度相等或更小，所述第三溝槽121的深寬比會大于3:1。在一實施例中，所述第三溝槽121的深寬比為3:1～10:1，例如4:1、6:1等。后續(xù)利用介質(zhì)材料填充第三溝槽形成第一淺溝槽隔離結(jié)構(gòu)時，所述第一淺溝槽隔離結(jié)構(gòu)內(nèi)可能具有氣泡。在其他實施例中，形成所述第三溝槽和第二溝槽后，在所述第三溝槽的側(cè)壁和底部進行離子注入，使得最終在第一淺溝槽隔離結(jié)構(gòu)的外部側(cè)壁和底部的半導(dǎo)體基底內(nèi)形成P型重?fù)诫s區(qū)。由于刻蝕工藝會導(dǎo)致第三溝槽的側(cè)壁和底部表面較為粗糙，使得第一淺溝槽隔離結(jié)構(gòu)的外部側(cè)壁和底部表面的缺陷較多，如果后續(xù)用于形成光電二極管的N型阱區(qū)與所述第一淺溝槽隔離結(jié)構(gòu)直接接觸，會影響光電二極管吸收光的能力，影響光電子的產(chǎn)生數(shù)量。因此，利用所述P型重?fù)诫s區(qū)與N型阱區(qū)之間形成耗盡層，使得所述N型阱區(qū)與第一淺溝槽隔離結(jié)構(gòu)不直接接觸，所述第一淺溝槽隔離結(jié)構(gòu)側(cè)壁表面的缺陷不會影響使得光電二極管吸收光的能力，使得最終獲得的圖像不容易失真。請參考圖8，在所述第三溝槽121（請參考圖7）內(nèi)填充滿介質(zhì)材料，形成第一淺溝槽隔離結(jié)構(gòu)122，在所述第二溝槽130（請參考圖6）內(nèi)填充滿介質(zhì)材料，形成第二淺溝槽隔離結(jié)構(gòu)132。形成第一淺溝槽隔離結(jié)構(gòu)122和第二淺溝槽隔離結(jié)構(gòu)132的工藝具體包括：在所述第三溝槽121、第二溝槽130和第一掩膜層110表面形成介質(zhì)材料（未圖示），且所述介質(zhì)材料位于第三溝槽121、第二溝槽130位置的高度高于第一掩膜層110的表面高度，以所述第一掩膜層110為研磨停止層，利用化學(xué)機械研磨工藝去除位于第一掩膜層110表面的介質(zhì)材料，并去除第一掩膜層110，位于所述第三溝槽121內(nèi)的介質(zhì)材料形成第一淺溝槽隔離結(jié)構(gòu)122，位于所述第二溝槽130內(nèi)的介質(zhì)材料形成第二淺溝槽隔離結(jié)構(gòu)132。在所述第三溝槽121和第二溝槽130內(nèi)填充滿介質(zhì)材料的工藝為原子層沉積工藝、高密度等離子體化學(xué)氣相沉積工藝或高深寬比填孔工藝（HARP，HighAspectRatioProcess）。所述介質(zhì)材料為氧化硅、氮化硅等。在本實施例中，填充滿介質(zhì)材料的工藝為高深寬比填孔工藝。所述高深寬比填孔工藝具體包括：沉積氣體包括正硅酸乙酯Si（OC2H5）4和臭氧O3，所述正硅酸乙酯的流量為500毫克/分鐘～8000毫克/分鐘，臭氧的流量為5000標(biāo)準(zhǔn)毫升/分鐘～3000標(biāo)準(zhǔn)毫升/分鐘，氣壓為300托～600托，溫度為400攝氏度～600攝氏度；此外，沉積氣體還包括：氮氣、氧氣和氦氣，氮氣的流量為1000標(biāo)準(zhǔn)毫升/分鐘～10000標(biāo)準(zhǔn)毫升/分鐘，氧氣的流量為0標(biāo)準(zhǔn)毫升/分鐘～5000標(biāo)準(zhǔn)毫升/分鐘，氦氣的流量為5000標(biāo)準(zhǔn)毫升/分鐘～20000標(biāo)準(zhǔn)毫升/分鐘。由于所述高深寬比填孔工藝能夠完全填充滿具有深寬比小于3:1的溝槽，使得所述第三溝槽121被介質(zhì)材料完全填滿，所述第三溝槽121內(nèi)不具有氣泡。而由于第三溝槽121的深寬比大于第二溝槽130的深寬比，當(dāng)?shù)谌郎喜?21內(nèi)部還未完全被介質(zhì)材料填充滿時，位于第三溝槽121開口處形成的介質(zhì)材料已將第三溝槽121的開口封閉，使得所述第三溝槽121內(nèi)形成的第一淺溝槽隔離結(jié)構(gòu)122內(nèi)形成有氣泡123。但發(fā)明人發(fā)現(xiàn)，本發(fā)明的第一淺溝槽隔離結(jié)構(gòu)122是用于隔離相鄰的像素單元，像素單元內(nèi)主要包括光電二極管和相應(yīng)的轉(zhuǎn)移晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管。光電二極管主要用于產(chǎn)生光電子，不會產(chǎn)生較高的電壓，不會使得對應(yīng)的第一淺溝槽隔離結(jié)構(gòu)被擊穿。而轉(zhuǎn)移晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管所需的工作電壓比周邊器件區(qū)Ⅱ的邏輯電路器件的工作電壓低，且第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的寬度相同，即使所述第一淺溝槽隔離結(jié)構(gòu)內(nèi)具有氣泡，第一淺溝槽隔離結(jié)構(gòu)也不會被擊穿，因此在本實施例中，所述第一淺溝槽隔離結(jié)構(gòu)的深寬比可以遠遠大于利用常規(guī)工藝形成的淺溝槽隔離結(jié)構(gòu)。同時，在現(xiàn)有技術(shù)中，由于淺溝槽隔離結(jié)構(gòu)的材料通常為氧化硅，具有透光性，入射到淺溝槽隔離結(jié)構(gòu)會直接透過淺溝槽隔離結(jié)構(gòu)。在本實施例中，由于所述氣泡123的表面會形成一個反射面，使得入射到反射面上的光線會發(fā)生反射，原本只穿過第一淺溝槽隔離結(jié)構(gòu)122的光線會反射到第一淺溝槽隔離結(jié)構(gòu)122兩側(cè)的光電二極管內(nèi)，使得入射到光電二極管的光線量增多，可以提高在較暗環(huán)境中圖像傳感器的圖像感測能力。在其他實施例中，當(dāng)所述第三溝槽的深寬比與第二溝槽的深寬比相差不大時，最終形成的第一淺溝槽隔離結(jié)構(gòu)內(nèi)也可能不形成氣泡。但由于第一淺溝槽隔離結(jié)構(gòu)的深度大于或等于所述光電二極管的深度，使得每一個光電二極管產(chǎn)生的光電子都不會擴散到相鄰像素單元的光電二極管中，使得每一個像素單元輸出的光電子數(shù)量與實際照射到對應(yīng)像素單元的光產(chǎn)生的光電子數(shù)量相等，從而可以避免相鄰像素單元產(chǎn)生的光信號發(fā)生串?dāng)_。請參考圖9，在所述像素陣列區(qū)Ⅰ內(nèi)形成像素單元150，所述第一淺溝槽隔離結(jié)構(gòu)122將像素單元150相隔離；在所述周邊器件區(qū)Ⅱ內(nèi)形成邏輯電路器件160，所述第二淺溝槽隔離結(jié)構(gòu)132將邏輯電路器件160相隔離。所述像素單元150包括光電二極管和相應(yīng)的轉(zhuǎn)移晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管，其中，光電二極管、轉(zhuǎn)移晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管的形成工藝為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不作詳述。在本實施例中，為了圖示方便，圖9中的像素單元150僅示出一個光電二極管，所述光電二極管由N型阱區(qū)151和P型的半導(dǎo)體基底100之間的PN結(jié)所構(gòu)成，其中，形成所述N型阱區(qū)151的工藝為離子注入。所述邏輯電路器件160為與像素單元150相連接的邏輯電路對應(yīng)的邏輯電路器件，包括輸入/輸出器件、模擬/數(shù)字（A/D）轉(zhuǎn)換器等。在本實施例中，為了圖示方便，圖9中的邏輯電路器件160僅示出一個MOS晶體管，MOS晶體管的形成工藝為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不作詳述。第二實施例本發(fā)明第二實施例也提供了一種圖像傳感器的形成方法，請參考圖10～圖15，為本發(fā)明第二實施例的圖像傳感器的形成過程的剖面結(jié)構(gòu)示意圖。具體的，請參考圖10，提供半導(dǎo)體基底200，且所述半導(dǎo)體基底200包括像素陣列區(qū)Ⅰ和周邊器件區(qū)Ⅱ。所述半導(dǎo)體基底200包括重?fù)诫s的P型硅襯底201和位于所述P型硅襯底201表面的輕摻雜的P型硅外延層202。請參考圖11，在所述半導(dǎo)體基底200表面形成第三掩膜層210，所述第三掩膜層210暴露出第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)對應(yīng)位置的半導(dǎo)體基底200表面；在所述第三掩膜層210表面和第二淺溝槽隔離結(jié)構(gòu)對應(yīng)位置暴露出的半導(dǎo)體基底200表面形成第四掩膜層240，所述第四掩膜層240暴露出第一淺溝槽隔離結(jié)構(gòu)對應(yīng)位置的半導(dǎo)體基底200表面。所述第三掩膜層210和第四掩膜層240的材料為光刻膠層、氧化硅層、氮化硅層、氮氧化硅層其中的一種或多層堆疊結(jié)構(gòu)。在本實施例中，所述第三掩膜層210為氮化硅層，所述第四掩膜層240為光刻膠層。在本實施例中，所述第四掩膜層240的開口與第三掩膜層210對應(yīng)于第一淺溝槽隔離結(jié)構(gòu)的開口位置相同，寬度相同。在其他實施例中，所述第四掩膜層的開口大于第三掩膜層對應(yīng)于第一淺溝槽隔離結(jié)構(gòu)的開口，所述第四掩膜層的開口不僅暴露出第三掩膜層對應(yīng)于第一淺溝槽隔離結(jié)構(gòu)的開口，還暴露出開口周圍的第三掩膜層，后續(xù)以第三掩膜層和第四掩膜層為掩膜，對半導(dǎo)體襯底進行刻蝕形成第四溝槽。在其他實施例中，所述第四掩膜層還可以僅覆蓋周邊器件區(qū)的第三掩膜層表面和第三掩膜層對應(yīng)于第二淺溝槽隔離結(jié)構(gòu)的開口表面。由于所述第四掩膜層的開口大于所述第三掩膜層的開口，不需要將第四掩膜層與第三掩膜層非常精確地對準(zhǔn)，降低了工藝難度和成本。請參考圖12，以所述第三掩膜層210和第四掩膜層240為掩膜，對半導(dǎo)體基底200進行刻蝕，在第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第四溝槽220。所述第四溝槽220的深度為第一淺溝槽隔離結(jié)構(gòu)與第二淺溝槽隔離結(jié)構(gòu)之間的深度差。請參考圖13，去除所述第四掩膜層240（請參考圖12），以所述第三掩膜層210為掩膜，對所述半導(dǎo)體基底200和第四溝槽220（請參考圖12）進行刻蝕，在所述第四溝槽220的位置形成第五溝槽221，在所述第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第六溝槽230，所述第五溝槽221的深度大于所述第六溝槽230的深度。所述第六溝槽230的深度和寬度取決于將周邊器件區(qū)Ⅱ電學(xué)隔離需要的第二淺溝槽隔離結(jié)構(gòu)的深度和寬度。由于周邊器件區(qū)Ⅱ的工作電壓通常為3.3伏～5.0伏不等，為了避免所述第二淺溝槽隔離結(jié)構(gòu)被擊穿，同時為了盡可能地節(jié)省芯片面積，所述第六溝槽230的深度和寬度根據(jù)所述周邊器件區(qū)Ⅱ的工作電壓的大小所決定，且所述第六溝槽230的深寬比較小，通常不超過3:1，使得后續(xù)在所述第六溝槽230內(nèi)形成的第二淺溝槽隔離結(jié)構(gòu)中間不會形成氣泡。所述第五溝槽221的深度由像素單元的深度（即光電二極管的深度）所決定，所述第五溝槽221的深度大于所述像素單元的深度，也就是大于光電二極管的深度，以避免光電二極管產(chǎn)生的光電子會擴散到相鄰像素單元的光電二極管中，使得每一個像素單元輸出的光電子數(shù)量與實際照射到對應(yīng)像素單元的光產(chǎn)生的光電子數(shù)量相等，從而可以避免相鄰像素單元產(chǎn)生的光信號發(fā)生串?dāng)_。所述第五溝槽221的深度范圍大于0.3微米。同時為了節(jié)省芯片面積，所述第五溝槽221的寬度與第六溝槽230的寬度相等，所述第五溝槽221的深寬比會大于3:1。在一實施例中，所述第五溝槽221的深寬比為3:1～10:1，例如4:1、6:1等。后續(xù)利用介質(zhì)材料填充第五溝槽形成第一淺溝槽隔離結(jié)構(gòu)時，所述第一淺溝槽隔離結(jié)構(gòu)內(nèi)可能具有氣泡。在本實施例中，所述第五溝槽221的寬度等于所述第六溝槽230的寬度。在其他實施例中，所述第五溝槽的寬度也可以大于所述第六溝槽的寬度。請參考圖14，在所述第五溝槽221（請參考圖13）內(nèi)填充滿介質(zhì)材料，形成第一淺溝槽隔離結(jié)構(gòu)222，在所述第六溝槽230（請參考圖13）內(nèi)填充滿介質(zhì)材料，形成第二淺溝槽隔離結(jié)構(gòu)232。在本實施例中，由于第一淺溝槽隔離結(jié)構(gòu)222的深寬比較大，所形成第一淺溝槽隔離結(jié)構(gòu)222內(nèi)具有氣泡223，而形成的第二淺溝槽隔離結(jié)構(gòu)232內(nèi)不具有氣泡。在其他實施例中，所述第一淺溝槽隔離結(jié)構(gòu)內(nèi)未形成有氣泡，且所述第二淺溝槽隔離結(jié)構(gòu)內(nèi)也未形成有氣泡。形成所述第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的具體工藝請參考第一實施例的描述，在此不作贅述。請參考圖15，在所述像素陣列區(qū)Ⅰ內(nèi)形成像素單元250，所述第一淺溝槽隔離結(jié)構(gòu)222將所述像素單元250相隔離；在所述周邊器件區(qū)Ⅱ內(nèi)形成邏輯電路器件260，所述第二淺溝槽隔離結(jié)構(gòu)232將邏輯電路器件260相隔離。在其他實施例中，形成所述第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的工藝還可以包括：在所述半導(dǎo)體基底上形成第五掩膜層，所述第五掩膜層暴露出第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；以所述第五掩膜層為掩膜，對所述半導(dǎo)體基底進行刻蝕，在第一淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置形成第七溝槽；在所述半導(dǎo)體基底上形成第六掩膜層，所述第六掩膜層的開口對應(yīng)于第二淺溝槽隔離結(jié)構(gòu)對應(yīng)的位置；以所述第六掩膜層為掩膜對半導(dǎo)體基底進行刻蝕，形成第八溝槽，所述第七溝槽的深度大于所述第八溝槽的深度；在所述第七溝槽內(nèi)填充滿介質(zhì)材料，形成第一淺溝槽隔離結(jié)構(gòu)，在所述第八溝槽內(nèi)填充滿介質(zhì)材料，形成第二淺溝槽隔離結(jié)構(gòu)。其中，形成第七溝槽，第八溝槽的順序可以互相替換。根據(jù)上述形成方法，本發(fā)明實施例還提供了一種圖像傳感器，請參考圖9（由于圖9和圖15所示的圖像傳感器的結(jié)構(gòu)實質(zhì)相同，下面以圖9所示的圖像傳感器為例進行說明），所述圖像傳感器包括：半導(dǎo)體基底100，所述半導(dǎo)體基底100包括像素陣列區(qū)Ⅰ和周邊器件區(qū)Ⅱ；位于所述像素陣列區(qū)Ⅰ內(nèi)的若干像素單元150，所述像素單元150之間通過第一淺溝槽隔離結(jié)構(gòu)122相隔離；位于所述周邊器件區(qū)Ⅱ內(nèi)的邏輯電路器件160，所述邏輯電路器件160之間通過第二淺溝槽隔離結(jié)構(gòu)132相隔離，且所述第一淺溝槽隔離結(jié)構(gòu)122的深度大于所述第二淺溝槽隔離結(jié)構(gòu)132的深度。所述第一淺溝槽隔離結(jié)構(gòu)122的深寬比大于3:1，且大于所述第二淺溝槽隔離結(jié)構(gòu)132的深寬比。在本實施例中，由于第一淺溝槽隔離結(jié)構(gòu)的深寬比較大，在第一淺溝槽隔離結(jié)構(gòu)122內(nèi)形成有氣泡123。在其他實施例中，當(dāng)所述第一淺溝槽隔離結(jié)構(gòu)的深寬比與第二淺溝槽隔離結(jié)構(gòu)的深寬比相差不大時，最終形成的第一淺溝槽隔離結(jié)構(gòu)內(nèi)也可能不形成氣泡。即使所述第一淺溝槽隔離結(jié)構(gòu)中形成氣泡，但由于第一淺溝槽隔離結(jié)構(gòu)主要用于隔離光電二極管產(chǎn)生的光電子，同時所述像素單元中的晶體管對應(yīng)的工作電壓也較低，具有氣泡的第一淺溝槽隔離結(jié)構(gòu)仍然能有效的進行電學(xué)隔離。同時，在現(xiàn)有技術(shù)中，由于淺溝槽隔離結(jié)構(gòu)的材料通常為氧化硅，具有透光性，入射到淺溝槽隔離結(jié)構(gòu)會直接透過淺溝槽隔離結(jié)構(gòu)。在本實施例中，由于所述氣泡123的表面會形成一個反射面，使得入射到反射面上的光線會發(fā)生反射，原本穿過第一淺溝槽隔離結(jié)構(gòu)122的光線會反射到第一淺溝槽隔離結(jié)構(gòu)122兩側(cè)的光電二極管內(nèi)，使得入射到光電二極管的光線量增多，可以提高在較暗環(huán)境中圖像傳感器的圖像感測能力。綜上，本發(fā)明實施例利用較深的第一淺溝槽隔離結(jié)構(gòu)直接隔離像素單元，不需要形成P型阱區(qū)，節(jié)省了工藝步驟。同時由于所述第一淺溝槽隔離結(jié)構(gòu)的深度大于所述第二淺溝槽隔離結(jié)構(gòu)的深度，即使可能會在所述第一淺溝槽隔離結(jié)構(gòu)中形成氣泡，但由于第一淺溝槽隔離結(jié)構(gòu)主要用于隔離光電二極管產(chǎn)生的光電子，同時所述像素單元中的晶體管對應(yīng)的工作電壓也較低，具有氣泡的第一淺溝槽隔離結(jié)構(gòu)仍然能有效地進行電學(xué)隔離。進一步的，由于第一淺溝槽隔離結(jié)構(gòu)的深寬比較大，在第一淺溝槽隔離結(jié)構(gòu)內(nèi)可能會形成有氣泡，氣泡的表面會形成一個反射面，使得入射到反射面上的光線會發(fā)生反射，原本穿過第一淺溝槽隔離結(jié)構(gòu)的光線會反射到第一淺溝槽隔離結(jié)構(gòu)兩側(cè)的光電二極管內(nèi)，使得入射到光電二極管的光線量增多，可以提高在較暗環(huán)境中圖像傳感器的圖像感測能力。雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。