功率整流器件和其制造方法及其相關(guān)半導(dǎo)體產(chǎn)品的制作方法
【專利摘要】本發(fā)明涉及功率整流器件和其制造方法及其相關(guān)半導(dǎo)體產(chǎn)品。該功率整流器件包括含有碳化硅的漂移層（110），設(shè)置在漂移層上的肖特基電極（120），肖特基電極和漂移層的表面提供肖特基接觸（130），其中漂移層具有平面化的表面，使得漂移層表面的任何坑（140）的深度近似小于Dmax=Eb/Fa，其中Eb是金屬-半導(dǎo)體勢壘高度，以及Fa是雪崩擊穿場。本發(fā)明是有利的，因?yàn)槠涮峁┝司哂懈纳破交鹊模ㄆ茖拥模┍砻娴墓β收髌骷约爸圃炀哂薪档托孤╇娏鞯墓β收髌骷姆椒ā?br> 【專利說明】功率整流器件和其制造方法及其相關(guān)半導(dǎo)體產(chǎn)品
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及高功率半導(dǎo)體器件的【技術(shù)領(lǐng)域】，尤其涉及基于高功率碳化硅(SiC)的器件,如SiC肖特基勢魚功率整流器件(電源整流器件，power rectifier device)以及制造這類功率整流器件的方法。
【背景技術(shù)】
[0002]碳化硅肖特基勢壘器件是具有比常規(guī)的硅器件更低功率損耗的高性能功率器件，并且可以以更高的開關(guān)頻率(switching frequency)操作。SiC顯示出具有高擊穿電場、高熱傳導(dǎo)性和高飽和電子漂移速度的優(yōu)點(diǎn)。SiC是一種寬帶隙半導(dǎo)體，并且可有利地用于制造低功率損耗轉(zhuǎn)換應(yīng)用的器件，例如整流器。
[0003]通常，功率整流器件可以由外延生長的SiC層制造。由于位錯(cuò)缺陷，如生長坑(pit，凹坑)、小丘(異常析出，hillock)和生長臺(tái)階，外延的SiC層通常表現(xiàn)出若干不規(guī)則。這樣的形態(tài)缺陷會(huì)導(dǎo)致電場集中區(qū)域，增加了電子從肖特基金屬隧穿到SiC漂移層的可能性，從而增加了在高阻塞電壓(閉鎖電壓，blocking voltage)時(shí)的泄漏電流。由于娃和碳沿晶片表面的擴(kuò)散，功率整流器件的制造過程的高溫階段，像是例如注入退火(implantanneal),還會(huì)導(dǎo)致表面粗糙化。
[0004]電場集中的圖案取決于表面不規(guī)則的形態(tài)。與沿外延生長方向的深度相比具有相對較窄寬度的針形坑可以導(dǎo)致例如電場的高度局部集中。另一方面，具有相對較大的橫向延伸的淺坑可以導(dǎo)致較小程度的電場集中?？拥那拾霃胶蜕疃取⑺┘拥碾妷阂约皳诫sSiC層的厚度是可以影響功率整流器件泄漏電流的參數(shù)的例子。
[0005]因此，提供漂移層的表面具有改善的平滑度的功率整流器件以及相應(yīng)的制造方法將是所期望的。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的至少一些實(shí)施方式的目的是至少緩解上述現(xiàn)有技術(shù)的上述缺陷中的至少一些，并且提供現(xiàn)有技術(shù)的改善替代。
[0007]—般來說，本發(fā)明的目的是提供高電壓功率轉(zhuǎn)換半導(dǎo)體器件，具體是具有改善平滑度的(漂移層)表面的SiC肖特基勢壘功率整流器件。進(jìn)一步，本發(fā)明的目的是提供制造具有降低泄漏電流的功率整流器件的方法是。
[0008]本發(fā)明的這些和其他目的通過具有在本發(fā)明中定義的特征的功率整流器件和方法實(shí)現(xiàn)。通過本發(fā)明的示例性實(shí)施方式實(shí)現(xiàn)本發(fā)明的其它目的。
[0009]因此，根據(jù)本發(fā)明的第一方面，提供了功率整流器件。功率整流器件包括漂移層，該漂移層包括碳化硅和設(shè)置在漂移層上的肖特基電極。漂移層和肖特基電極提供肖特基接觸，其中漂移層具有平面化的表面，使得漂移層表面的任何坑的深度近似小于Dmax=Eb/Fa，其中Eb是金屬-半導(dǎo)體能量勢壘高度，以及Fa是雪崩擊穿場。
[0010]根據(jù)本發(fā)明的第二方面，提供了制造功率整流器件的方法。該方法包括以下步驟:形成包括SiC的漂移層，在漂移層表面上形成犧牲層，將在犧牲層中獲得的形態(tài)(或結(jié)構(gòu))轉(zhuǎn)移至漂移層的表面，以及在漂移層上形成肖特基電極，其中肖特基電極和漂移層的表面提供肖特基接觸。
[0011]本發(fā)明確信，通過消除具有特定深度的坑，可以獲得凹坑(pitting)對功率整流器件擊穿性能可忽略的(或至少降低的)影響。合適的坑的最大深度可以被限定為金屬-半導(dǎo)體勢壘能量高度與雪崩擊穿場之間的比率。
[0012]根據(jù)將犧牲層的表面形態(tài)轉(zhuǎn)移到漂移層的(有坑的)表面的制造方法，可以獲得這樣的表面。有利地，犧牲層具有比漂移層的初始(有坑的)表面更加平滑的表面。
[0013]功率整流器件可以是SiC肖特基勢壘功率整流器件，如二極管，或包括至少一個(gè)肖特基勢壘結(jié)的半導(dǎo)體器件。
[0014]術(shù)語“坑”應(yīng)當(dāng)被理解為在SiC表面中的任何空洞、孔或凹痕?？涌梢耘c形態(tài)缺陷相關(guān)，例如結(jié)晶位錯(cuò)，如在基板的外延生長期間發(fā)生的螺旋位錯(cuò)和邊緣位錯(cuò)；或由處理(外延生長之后)引起的后生長缺陷，如退火期間碳和硅原子的擴(kuò)散；或離子轟擊誘導(dǎo)的損傷。
[0015]坑可以包括位于漂移層表面，并經(jīng)由側(cè)壁延伸到相對底部的縫隙?？涌梢栽谄茖又幸酝庋由L的方向延伸，延伸長度可以被稱為坑的深度?？p隙的橫向延伸可以被稱為縫隙的寬度，并且可以是圓形的或任何其他形狀?？拥牡撞靠梢允?，例如平坦的，或形成由側(cè)壁的錐度(tapering)限定的銳角。坑的底部還可以由寬度或曲率半徑限定。坑的深度、縫隙和底部的寬度以及側(cè)壁的錐度限定坑的形狀。
[0016]由于肖特基電極設(shè)置在漂移層上，金屬可以部分或全部填充坑，從而在半導(dǎo)體材料中產(chǎn)生金屬凸出。從金屬層突出部分的形狀可以與坑的形狀相對應(yīng)，并且限定電場集中。
[0017]功率整流器件的反向電流受隧穿支配，該隧穿受金屬-半導(dǎo)體界面的勢壘高度和表面形態(tài)影響。在表面延伸到漂移層中的坑會(huì)弓I起在漂移層中的電場集中，這增加了電子隧穿的可能性。
[0018]根據(jù)本發(fā)明，如果比Eb/Fa納米更深的坑被消除，功率整流器件中電子隧穿的可能性會(huì)顯著降低。半導(dǎo)體中最大肖特基金屬凹痕可以被限制，從而降低電子隧穿的可能性以及其對功率整流器件擊穿性能的影響。
[0019]肖特基金屬可以是，例如濺射的或蒸發(fā)的鈦、鎢或鑰。
[0020]根據(jù)一個(gè)實(shí)施方式，直徑或尺寸小于約2微米的漂移層表面的任何坑的深度可以小于約5納米。這樣形狀的坑可以是不足夠窄和深從而產(chǎn)生足夠高以排除勢壘高度的電場集中。因此，該實(shí)施方式在降低凹坑對功率整流器件的電擊穿性能的影響方面是有利的。
[0021]根據(jù)一個(gè)實(shí)施方式，功率整流器件在其外圍可以包括結(jié)終端區(qū)(junctiontermination region),這對在器件邊緣降低電場聚集是有利的，從而降低早期電擊穿的風(fēng)險(xiǎn)。終端區(qū)可以包括，例如在器件外圍附近設(shè)置的連續(xù)的帶。
[0022]根據(jù)一個(gè)實(shí)施方式，功率整流器件的偏移層包括-P型區(qū)域陣列(耗盡阻塞物(depletion stopper),或場阻塞物(field stopper)),這可以有利地屏蔽肖特基勢魚金屬暴露于高電場。P-型區(qū)域可以有利地以陣列布置。P-型摻雜物的例子包括，例如鋁和硼。
[0023]根據(jù)一個(gè)實(shí)施方式，功率整流器的漂移層可以包括近表面部分，其設(shè)置有比漂移層其余部分的摻雜高1.5到8倍的摻雜比(或是漂移層其余部分的摻雜1.5到8倍高的摻雜比)。漂移層的近表面部分的深度可以近似等于P-型耗盡阻塞物的深度。[0024]根據(jù)一個(gè)實(shí)施方式，功率整流器件可以有利地具有設(shè)置有耗盡阻塞區(qū)的外圍?？梢圆贾迷摵谋M阻塞區(qū)，如P-摻雜區(qū)，以便在電壓阻塞期間，防止功率整流器件的耗盡區(qū)到達(dá)器件的邊緣。
[0025]根據(jù)一個(gè)實(shí)施方式，功率整流器件可以包括分配在由結(jié)終端區(qū)所限定區(qū)域內(nèi)的浪涌pn 二極管(surge pn diode)陣列，并且其中任何浪涌pn 二極管設(shè)置有歐姆接觸,并且具有漂移層厚度兩倍的最小橫向延伸。
[0026]根據(jù)一個(gè)實(shí)施方式，漂移層可以有利地是η-型導(dǎo)電性的。
[0027]根據(jù)一個(gè)實(shí)施方式，將在犧牲層上獲得的形態(tài)轉(zhuǎn)移到漂移層表面的步驟可以包括利用蝕刻工藝去除犧牲層。蝕刻優(yōu)于其他材料去除工藝，像是例如研磨或拋光，因?yàn)樗鼪]有暴露用于機(jī)械加工的晶片(或至少將其暴露較少)，并且可以允許材料去除的徹底控制。
[0028]蝕刻工藝也是有利的，因?yàn)樗鼈冊试S晶片的選擇性平面化。晶片可以設(shè)置有例如相對較厚的氧化層掩膜，其保護(hù)特定區(qū)域，如離子注入?yún)^(qū)域，并且留下所期望被暴露的肖特基區(qū)域。通過這樣的方式，在平面化期間可以保護(hù)注入?yún)^(qū)域，使得在沒有影響注入?yún)^(qū)域深度的情況下獲得局部平面化。這對于SiC器件是特別有利的，因?yàn)槠淇梢跃哂邢鄬^淺的注入深度，從而對過度的材料去除可以是敏感的。
[0029]根據(jù)一個(gè)實(shí)施方式，蝕刻工藝可以是等離子蝕刻，如感應(yīng)耦合等離子體(ICP)蝕刻。
[0030]根據(jù)進(jìn)一步的實(shí)施方式，蝕刻工藝可以在犧牲層與SiC之間具有0.9到1.1的選擇性。選擇性表示兩種材料之間蝕刻速度的比率。
[0031]以幾乎相同，像是例如在0.9到1.1范圍內(nèi)的蝕刻速度使用蝕刻工藝來蝕刻SiC和犧牲層是有利的，應(yīng)為這能夠使得犧牲層的表面形態(tài)轉(zhuǎn)移至漂移層的表面。在通過蝕刻使?fàn)奚鼘幼儽∑陂g，漂移層的突出表面區(qū)域會(huì)逐漸暴露于蝕刻工藝，并與所述犧牲層基本相同的速度被蝕刻。從而突出的表面不規(guī)則性可以被犧牲層的相應(yīng)表面形態(tài)替代，并且通過持續(xù)進(jìn)一步的蝕刻，空洞不規(guī)則性，如坑和孔洞也被替代。假如犧牲層具有比外延生長漂移層的初始表面更加平滑的形態(tài)，則這樣的工藝改善了漂移層的形態(tài)。
[0032]根據(jù)一個(gè)實(shí)施方式，犧牲層可以是二氧化硅層，其適于半導(dǎo)體器件制造工藝中的整合。所述氧化物可以通過沉積旋涂玻璃被施加，這是有利的，因?yàn)橥ㄟ^使用類似于用于施加光致抗蝕劑的工藝，可以以各種涂層厚度施加氧化物。
[0033]進(jìn)一步地，旋涂玻璃的液體性質(zhì)能夠使其完全填滿具有相對小曲率半徑的穴洞和坑。由于電場集中，較小的曲率半徑增加了擊穿(貫穿，breakthrough)的風(fēng)險(xiǎn)。另一方面，具有小曲率半徑的坑更加容易被旋涂玻璃完全填滿，這是有利的，因?yàn)槠湓鰪?qiáng)了平面化期間(經(jīng)由蝕刻)去除坑的可能性。由于旋涂玻璃的表面張力，使用旋涂玻璃還可以提供相對較平滑的表面。
[0034]其他的沉積技術(shù)包括，例如化學(xué)氣相沉積(CVD)。
[0035]使用氧化物也是有利的，因?yàn)樗梢杂煽捎糜谔幚戆雽?dǎo)體器件其他階段的不同蝕刻工藝蝕刻，并且該工藝具有在氧化物與碳化硅之間的低選擇性。
[0036]使用電介質(zhì)犧牲層如氧化物的進(jìn)一步優(yōu)勢是完成的蝕刻工藝后的殘留部分相對較容易被檢測。犧牲層的完全去除可以通過，例如掃描電子顯微鏡(SEM)的檢測來驗(yàn)證。
[0037]在犧牲層與碳化硅之間具有低選擇性的蝕刻工藝的實(shí)例包括，在六氟化硫(SF6)和氬(Ar)氣體混合物中的感應(yīng)耦合等離子體(ICP)蝕刻，電子回旋共振(ECR)等離子體蝕刻，平行板反應(yīng)離子蝕刻(RIE)以及離子銑削。
[0038]根據(jù)一個(gè)實(shí)施方式，制造功率整流器件的方法可以進(jìn)一步包括，在將犧牲層的表面形態(tài)轉(zhuǎn)移到漂移層的表面之前，犧牲層表面的化學(xué)機(jī)械拋光(CMP)。本實(shí)施方式是有利的，因?yàn)樵谛螒B(tài)轉(zhuǎn)移之前，可以獲得具有更少不規(guī)則性，像是例如坑和小丘的更加平滑表面的犧牲層。
[0039]根據(jù)一個(gè)實(shí)施方式，制造功率整流器件的方法可以進(jìn)一步包括，在漂移層上形成肖特基電極之前，對漂移層的表面退火的步驟。本實(shí)施方式是有利的，因?yàn)榫耐嘶?即，加熱)可以去除源于等離子體蝕刻犧牲層的離子損壞，由此提供了具有降低形態(tài)缺陷數(shù)量的改善的漂移層表面，否則，會(huì)損害器件的性能。
[0040]熱處理可以是例如快速熱處理(RTP)。
[0041]根據(jù)一個(gè)實(shí)施方式，制造功率整流器件的方法可以進(jìn)一步包括在將犧牲層的形態(tài)轉(zhuǎn)移到漂移層的表面的步驟后，并且在形成肖特基電極的步驟前，拋光漂移層表面的步驟。本實(shí)施方式是有利的，因?yàn)閽伖饪梢赃M(jìn)一步降低外延層表面的微觀粗糙度，以便形成單層階(monolayer step)的有序結(jié)構(gòu),其可以改善被沉積的肖特基勢魚并減少泄漏電流量。
[0042]拋光可以通過例如CMP實(shí)施。
[0043]根據(jù)一個(gè)實(shí)施方式，制造功率整流器件的方法可以進(jìn)一步包括，在漂移層上形成肖特基電極之前，對漂移層的表面氧化和氫氟酸(HF)蝕刻(的后續(xù)步驟)。氧化可以在例如含有氧的環(huán)境中RTP退火期間實(shí)施，其中氧可以與某些表面材料(Si原子)反應(yīng)以形成二氧化硅。然后，可以例如立即在肖特基金屬的沉積之前通過HF蝕刻去除氧化物，這是有利的，因?yàn)樗峁┝司哂懈纳破交鹊男ぬ鼗鶆輭窘Y(jié)。
[0044]根據(jù)一個(gè)實(shí)施方式，制造功率整流器件的方法可以進(jìn)一步包括，在形成漂移層后，在漂移層中注入摻雜原子的步驟。注入?yún)^(qū)域可以形成例如JTE區(qū)，耗盡阻塞網(wǎng)，以及pn 二極管陣列。
[0045]在將犧牲層的形態(tài)轉(zhuǎn)移到漂移層的表面之前實(shí)施注入是有利的，因?yàn)檫€可以降低注入引起的表面損傷和/或漂移層的退火過程引起的不規(guī)則性。
[0046]根據(jù)一個(gè)實(shí)施方式，制造功率整流器件的方法可以進(jìn)一步包括，先于(或在其之前)漂移層表面上形成肖特基電極的步驟，在漂移層中注入摻雜原子的步驟。
[0047]應(yīng)當(dāng)明白，上述對于根據(jù)本發(fā)明第一方面的功率整流器件的實(shí)施方式中的任何特征可以與根據(jù)本發(fā)明第二方面的方法組合。
[0048]當(dāng)研讀下列詳細(xì)公開、繪圖和所附權(quán)利要求時(shí)，本發(fā)明的進(jìn)一步目標(biāo)、特征和優(yōu)勢將變得顯而易見。本領(lǐng)域的技術(shù)人員將意識(shí)到，本發(fā)明的不同特征可以組合以產(chǎn)生不同于如下所述的實(shí)施方式。
【專利附圖】

【附圖說明】
[0049]參考附圖，根據(jù)本發(fā)明優(yōu)選實(shí)施方式的下列說明性和非限制性的詳細(xì)描述，本發(fā)明的上述以及另外的目的、特征和優(yōu)勢將變得更加易于理解，其中:
[0050]圖1示意性地示出根據(jù)本發(fā)明實(shí)施方式的功率整流器件的橫截面；
[0051]圖2示意性地示出根據(jù)本發(fā)明實(shí)施方式的功率整流器件的俯視圖；[0052]圖3示意性地示出根據(jù)本發(fā)明另一個(gè)實(shí)施方式的功率整流器件的俯視圖；
[0053]圖4是根據(jù)本發(fā)明實(shí)施方式的功率整流器件的示意性橫截面；
[0054]圖5a_圖5d示意性地示出根據(jù)本發(fā)明實(shí)施方式的功率整流器件的平面化過程；
[0055]圖6a-圖6b示意性地示出在平面化蝕刻前后漂移層表面的坑的視圖；以及
[0056]圖7是根據(jù)本發(fā)明實(shí)施方式功率整流器件制造方法的框圖。
[0057]所有的圖都是示意性的，不是必然地按比例方式繪制，通常僅僅示出必要的部件以闡明本發(fā)明，而其他部件可以省略或僅是暗示。
【具體實(shí)施方式】
[0058]參考圖1，其示出根據(jù)本發(fā)明另一個(gè)實(shí)施方式的功率整流器件的示意圖。
[0059]功率整流器件100包括碳化硅漂移層110，其在例如具有離軸方向?yàn)槔?到8度的4H多型基板150上外延生長。包括例如鈦的肖特基電極120設(shè)置在漂移層110上。將歐姆接觸160連接到低電阻基板150的背面。漂移層110具有平面化的表面(S卩，表面是平面的或平坦的)，使得漂移層110表面的任何坑140的深度近似小于Dmax=Eb/Fa，其中Eb是金屬-半導(dǎo)體勢壘高度，以及Fa是雪崩擊穿場。
[0060]漂移層110表面的坑140在金屬沉積時(shí)可以引起擴(kuò)散于半導(dǎo)體中的金屬針的形成。小半徑的金屬尖端會(huì)導(dǎo)致電場的高局部集中，其通常隨著金屬凹痕曲率半徑的減少而增加。電子從肖特基金屬120隧穿到半導(dǎo)體中的高可能性會(huì)限制電流從金屬流到半導(dǎo)體的熱勢壘，從而降低有效的勢壘能量。然而，只要由于金屬凹痕的勢壘高度的最大減少不超過金屬-半導(dǎo)體勢壘高度Eb，就可以保持金屬與半導(dǎo)體之間的能量勢壘。半導(dǎo)體中的最大平均電場由雪崩擊穿場Fa限制。因此，任何不比Dmax=Eb/Fa深的金屬凹痕不會(huì)將勢壘高度減少到零。
[0061]金屬-半導(dǎo)體勢壘高度Eb和雪崩擊穿場Fa的值可以分別是，例如IeV和2MV/cm。因此，根據(jù)一個(gè)實(shí)施方式，不深于約5nm的任何坑可以確?？訉β收髌骷?00的擊穿性能的可以忽略的(或至少顯著降低)的影響。
[0062]根據(jù)本實(shí)施方式，具有小于5nm深度以及大于約2 μ m的橫向尺寸(或?qū)挾?的淺凹痕，由于它們相對較大的曲率半徑，會(huì)保持在表面上。至于圖1，應(yīng)當(dāng)指出，漂移層表面上剩下的坑140的深度不是按照數(shù)量級按比例繪制的?？梢蕴峁┙o漂移層約0.7到1.1 μ m的厚度每100V所期望的電壓。有利地，漂移層110的摻雜可以足夠低，以便以額定的阻塞電壓提供低于4H SiC雪崩擊穿臨界場的最大電場。
[0063]有利地，可以保護(hù)高功率整流器的器件的外圍避免電場聚集作用。如圖2所示，功率整流器件200的外圍可以配置有離子注入P-型耗盡阻塞區(qū)212，以及可以抑制在功率整流器件200外圍的電場尖峰的結(jié)終端(JT)區(qū)211。區(qū)211、212兩者可以形成為圍繞功率整流器件200的連續(xù)帶。
[0064]P-型歐姆接觸213可以提供給耗盡阻塞區(qū)212，其有利地使肖特基金屬120的電位和JT區(qū)211的內(nèi)圍的電位幾乎相等。連續(xù)肖特基金屬的外圍221 (在圖2中僅僅示出輪廓221)可以完全重疊于漂移層210的表面，并且可以進(jìn)一步位于歐姆接觸區(qū)213內(nèi)。
[0065]通過例如將約IO13CnT2的量注入受體，可以形成JT區(qū)211，以便形成結(jié)終端擴(kuò)展(junction termination extension) (JTE)0應(yīng)當(dāng)明白，可以應(yīng)用不同于使用JTE的技術(shù)的其他結(jié)終端技術(shù)。作為實(shí)例，浮動(dòng)保護(hù)環(huán)(floating guard rings)陣列可以被用作結(jié)終端的手段。
[0066]參考圖3，功率整流器件可以配置有在肖特基金屬120下面的離子注入P-型耗盡阻塞314的緊密間隔的陣列。該緊密間隔的陣列可以給肖特基勢壘提供靜電屏蔽。在根據(jù)該實(shí)施方式的器件的金屬-半導(dǎo)體界面處的電場可以有利地低于在非屏蔽功率整流器件中的電場。SiC肖特基二極管中的反向電流受隧穿控制，因此，減少在肖特基界面的電場會(huì)是有利的。鄰近的耗盡阻塞314之間的緊密間距可以使靜電屏蔽可行。
[0067]有利地，所述緊密間隔的鄰近的耗盡阻塞之間的最大間距不會(huì)超過P-摻雜穿透深度的約6倍，這可以提供非常高的屏蔽。取決于在SiC中的穿透深度，這種關(guān)系可以例如與約I到5微米的鄰近P-型耗盡阻塞314之間間距的范圍相應(yīng)。
[0068]在被屏蔽功率整流器件設(shè)計(jì)300中的漂移層110的頂部可以具有類似于在垂直場效應(yīng)晶體管中通道(channel)的功能。通道的總體區(qū)域可以顯著小于肖特基金屬的總體區(qū)域，因?yàn)榭傮w區(qū)域的一部分會(huì)被耗盡阻塞314占用。有用的功率整流器件橫截面積的另外部分可以被鄰近于耗盡阻塞314的區(qū)域占用，這是由于所述鄰近的區(qū)域被pn結(jié)的固有電位耗盡。有利地，與漂移層110的主體的摻雜水平相比，漂移層110的近表面部分可以具有增加的系數(shù)為1.5到8的摻雜水平。所述近表面通道部分的厚度可以近似等于(接近)P-型耗盡阻塞314的注入深度。
[0069]有利地，離子注入P-型耗盡阻塞314的寬度不會(huì)超過它們之間的間距，這是因?yàn)楸缓谋M阻塞314占用的器件區(qū)域不可用于電子從陽極到陰極的垂直轉(zhuǎn)移。
[0070]功率整流器件300可以進(jìn)一步配置有在基板150背面的歐姆接觸160。外延層疊層可以進(jìn)一步包括緩沖層170，其可以抑制基板晶體缺陷對漂移層110晶體質(zhì)量的影響。
[0071]根據(jù)一個(gè)實(shí)施方式，功率整流器件可以進(jìn)一步配置有分布在漂移層110區(qū)域上的許多相對較大的浪涌電流pn 二極管(浪涌二極管)315。浪涌二極管315可以采用與外部P-型區(qū)域312相同的P-注入類型和歐姆接觸。所有浪涌二極管315可以被肖特基勢壘金屬完全覆蓋。
[0072]器件300可以進(jìn)一步配置有用于電流浪涌狀態(tài)的安全特征。沿器件200和300邊緣的pn 二極管部分可以提供這樣的安全特征，這是因?yàn)椋捎谏贁?shù)載流子注入，在高電流密度下，Pn結(jié)會(huì)保留相對較低的正向電壓降。然而，邊緣的總體區(qū)域可以相對較小，這可以能夠使得器件200保持相對較低的電流浪涌。浪涌二極管315陣列可以將浪涌電流分布在更大的范圍上，因此，可以提供具有更高浪涌電流穩(wěn)定性的器件300。有利地，浪涌二極管315的最小橫向尺寸可以超過漂移層110厚度的兩(2)倍。較小區(qū)域的浪涌二極管可以被鄰近的肖特基勢壘區(qū)域縮短，這在碳化硅中可以具有比pn 二極管更小的接通電壓。
[0073]根據(jù)特定應(yīng)用要求，可以選擇被浪涌二極管315利用的肖特基勢壘二極管區(qū)域的小部分。過于密集的浪涌二極管陣列會(huì)占用高比例的漂移層區(qū)域，而過于寬松的陣列會(huì)具有較低的可接受浪涌電流值。
[0074]浪涌二極管陣列不限于圓形二極管陣列。可以應(yīng)用不同的浪涌二極管結(jié)構(gòu)，像是例如具有超出漂移層厚度兩(2)倍的帶(條紋，stripe)寬度的pn 二極管帶線性陣列。
[0075]如在圖3中示出的，功率整流器件可以包括緊密間隔的耗盡阻塞314或分布在肖特基二極管區(qū)域上的浪涌二極管315陣列，或兩者的組合。該器件還可以配置有沿整個(gè)外圍的JTE區(qū)。
[0076]圖4示出功率整流器件的橫截面，該功率整流器件具有在基板450上提供的背面歐姆接觸460，以及在基板450與漂移層410之間提供的緩沖層470。最小尺寸超出偏移層410厚度約兩(2)倍的專用浪涌二極管415陣列可以提供在漂移層410的近表面部分416中，以便提供對浪涌電流狀態(tài)的改善保護(hù)。每個(gè)浪涌二極管415可以設(shè)置有歐姆接觸。
[0077]圖5a至圖5d示意性地示出根據(jù)本發(fā)明制造功率整流器件的方法的示例性實(shí)施方式。
[0078]在圖5a中，提供包括SiC的漂移層510。漂移層可以在SiC基板150上外延生長。在其上提供有肖特基電極120的漂移層510的頂部表面包括不規(guī)則性，像是例如在漂移層510的外延生長期間以及在基板150的后續(xù)處理期間形成的坑540和臺(tái)階542。由于電場的局部集中，不規(guī)則性會(huì)增加由電子隧穿引起的泄漏電流的風(fēng)險(xiǎn)。
[0079]如圖5b所示，犧牲層522，像是例如SiO2可以通過在漂移層510表面上沉積旋涂玻璃而提供。旋涂玻璃是一種玻璃類型，可以作為液體施加并且固化以在表面上形成氧化物層。由于液體特性，所述旋涂玻璃可以填充漂移層510的洞穴，并提供平滑化的表面?？梢垣@得具有約50nm厚涂層的旋涂玻璃層。然而，可以使用更薄和更厚的兩種涂層來形成犧牲層522。
[0080]利用類似于常規(guī)光致抗蝕劑的應(yīng)用的技術(shù)，即在固化步驟后的旋轉(zhuǎn)和烘烤，旋涂玻璃可以被應(yīng)用。
[0081]犧牲層522的形成可以在低選擇性等離子體蝕刻之后，像是例如在SF6和氬氣體混合物中的感應(yīng)耦合等離子體(ICP)蝕刻后。因此，可以以幾乎相同的蝕刻速度蝕刻SiC和SiO2，這使得在犧牲層522上獲得的形態(tài)能夠轉(zhuǎn)移到漂移層510的表面。
[0082]如圖5c所示，在蝕刻工藝進(jìn)程過程中，漂移層表面的任何突出部分最終會(huì)暴露于等離子體并被其蝕刻。
[0083]圖5d示出平面化表面，其中蝕刻工藝持續(xù)直到犧牲層522已經(jīng)從最深的凹痕中被去除。除坑540較低部分之外的所有不規(guī)則被去除。因此，表面比啟動(dòng)平面化之前更平滑，尤其是比生長時(shí)更平滑。該制造方法是有利的，因?yàn)槠淇梢詢H保留不深于約5nm坑540(在圖5d中由Cl1指示)，這對所得的功率整流器件100的擊穿性能具有降低作用。犧牲層522的表面形態(tài)已經(jīng)被轉(zhuǎn)移到漂移層510的表面。
[0084]還可以重復(fù)上述平面化，以便進(jìn)一步增強(qiáng)表面的平滑度，如果使用的蝕刻工藝具有在犧牲層522與SiC之間的更高選擇性，像是例如0.7，那么這是特別有利的。
[0085]圖6a和圖6b示出具有40nm深坑640的漂移層610的表面。使用具有氧化物-SiC選擇性為0.9的等離子體蝕刻的單個(gè)平面化循環(huán)會(huì)將坑640的深度Cltl減少到約4nm (圖6b)，這足以消除不期望的電場集中效應(yīng)。通過重復(fù)步驟，即，在漂移層610頂部添加并蝕刻第二犧牲層622，可以進(jìn)一步降低坑深度屯?？蛇x地，如果需要，平面化循環(huán)的數(shù)量可以進(jìn)一步增加。例如，如果平面化蝕刻的選擇性(顯著)偏離1，這會(huì)是有利的。
[0086]在將犧牲層622的形態(tài)轉(zhuǎn)移到漂移層610表面的平面化蝕刻后，可以利用掃描電子顯微鏡(SEM)來驗(yàn)證已經(jīng)去除所有氧化物622。
[0087]可以利用像是例如原子力顯微鏡(AFM)或隧道顯微鏡的表征技術(shù)，來監(jiān)測剩下的坑640的實(shí)際深度。[0088]圖7示意性地示出根據(jù)本發(fā)明實(shí)施方式制造功率整流器件的方法的框圖。
[0089]如上所述，在包括基板的晶片上形成7001漂移層。該形成7001之后可以跟隨注入步驟7010，其中，可以將例如鋁離子注入以在漂移層中形成P型區(qū)。
[0090]接著，在漂移層上形成7002犧牲層，并且該犧牲層可以在拋光步驟7020過程中被CMP拋光，以便進(jìn)一步改善表面形態(tài)，使得能夠形成具有降低不規(guī)則的更加平滑的表面。
[0091]蝕刻步驟7003，或犧牲層的形態(tài)轉(zhuǎn)移到漂移層之后，可以跟隨利用SEM的檢查步驟7030?？梢蕴砑釉摍z查步驟7030，以便驗(yàn)證犧牲層的去除。
[0092]為了進(jìn)一步降低可以由蝕刻工藝引起的表面不規(guī)則和損傷，退化步驟7004可以跟隨在蝕刻工藝后。在包含氧的環(huán)境中，可以將晶片加熱到900° C至1300° C之間的溫度，使得表面被氧化。如果表面是SiC的硅晶面，氧化物可以是例如l_2nm，而對于SiC的碳化面，其可以是幾十納米或更厚。然后，可以通過HF蝕刻7005去除氧化物。
[0093]金屬沉積7006之前，可以進(jìn)行鋁的離子注入7040，其中，在漂移層中形成p型耗盡阻塞網(wǎng)和/或pn 二極管陣列。表面還可以被拋光7050，以降低任何殘余缺陷，其中，例如去除10_20nm的表面。
[0094]在一個(gè)實(shí)施例中，pn 二極管的制造包括以下步驟:在具有被蝕刻溝槽的P-基板上生長η-型SiC層，犧牲氧化物的沉積，氧化物的CMP以及平面化蝕刻?？梢詫⑼ㄟ^CMP過程中在溝槽中心的氧化物的碟形蝕化(dishing)而獲得的更加平滑的圖案轉(zhuǎn)移到SiC中。
[0095]在一個(gè)實(shí)施例中，可以沉積具有100_200nm厚度的CVD氧化物并形成圖案，以便掩蔽(mask)注入的P-型層。然后，可以沉積具有60nm厚度的旋涂玻璃并在250° C下烘烤，之后通過平面化蝕刻去除在器件中心部分的旋涂玻璃。然后，可以對離子損傷退火，并通過清洗晶片背面的氧化物，沉積鎳以及在960° C將其燒結(jié)而提供背面歐姆接觸。
[0096]然后可以在HF中剝離(strip)殘余氧化物，隨后進(jìn)行注入的退火。可選地，根據(jù)如上描述的實(shí)施方式通過CMP進(jìn)一步改善表面，其中，制造功率整流器件的方法進(jìn)一步包括，在將犧牲層的形態(tài)轉(zhuǎn)移到漂移層的表面的步驟7003后，對漂移層的表面拋光。
[0097]然后可以沉積鈦肖特基金屬，隨后將招接合墊(bonding pad)金屬施加到正面(器件面)，并將金焊料金屬施加到背面。
[0098]根據(jù)本發(fā)明實(shí)施方式注入SiC表面的平面化是有利的，這是因?yàn)槠淠軌蛉コ齋iC的較少厚度。因此，可以實(shí)現(xiàn)材料去除的徹底控制，以便不過多地影響注入的P-阱(p-well)深度。
[0099]平面化可以在兩個(gè)階段實(shí)施，其中第一階段去除在外延晶片生長時(shí)的生長坑10，第二平面化階段可以在受體注入的退火后施加，以便去除由于活化退火可能會(huì)出現(xiàn)的表面缺陷。根據(jù)該實(shí)施方式的器件的屏蔽設(shè)計(jì)可以偏好對SiC具有較低勢壘的金屬，如鎢(W)或鑰(Mo)的使用。與由鈦在400-450° C退火而提供的1200mV勢壘高度相比，這樣的金屬會(huì)產(chǎn)生約800mV的勢壘高度。W或Mo較低的勢壘高度會(huì)致使較低的正向電壓降。通過靜電屏蔽與局部平面化表面的結(jié)合，可以實(shí)現(xiàn)較低的電流泄漏。
[0100]在一個(gè)實(shí)施例中，方向平行于功率整流器件I的pn 二極管陣列可以覆蓋約10%至30%的肖特基勢壘區(qū)域。
[0101]可以實(shí)施用大于IX IO14CnT2劑量的高劑量注入7010，以限定pn 二極管和沿肖特基勢壘區(qū)域外圍的pn 二極管邊緣?？梢詫?shí)施另一個(gè)注入，以限定在整流器外圍的JTE區(qū)311。JTE311的寬度可以是約20-60 μ m，或在最大阻塞電壓時(shí)是耗盡區(qū)的寬度的至少兩倍。金屬接觸可以覆蓋至少幾微米的JTE311。JTE311可以包括約1.1X IO13CnT2電活性受體的摻雜劑量的P型層。該摻雜劑可以是例如鋁，利用300keV的注入能量和1.65 X IO1W2的注入劑量，將摻雜劑離子注入。在碳覆蓋層下，可以在1650° C下實(shí)施注入退火30分鐘，其中碳覆蓋層可以通過硬烘烤的光致抗蝕劑在例如800° C的熱處理形成。在注入后，可以在氧等離子體中去除碳覆蓋層(carbon cap)。在剝離碳層后,結(jié)合例如圖5和圖7,可以實(shí)施如上所述的局部平面化。可以添加可選的CMP平面化步驟7040，以進(jìn)一步改善表面形態(tài)。
[0102]pn二極管區(qū)可以用約200nm厚的氧化物掩蔽，以便避免不期望的P型材料的去除。這種更厚的氧化物掩膜可以朝向每個(gè)P-型區(qū)的中心部分偏移約2-3 μ m,以避免不期望的η-型區(qū)的掩蔽。
[0103]通過之前所述的燒結(jié)鎳可以形成背面歐姆接觸160。可以在提供歐姆接觸的區(qū)域中在晶片頂面(器件面)的氧化物中打開阱。然后，可以沉積鋁/鈦金屬疊層并形成圖案，以便限定歐姆接觸?？梢栽诩s950° C燒結(jié)鋁/鈦疊層以形成歐姆接觸。由于與SiC是晶格匹配的金屬間化合物Ti3SiC2的形成,提供招/鈦接觸的歐姆行為(Ohmic behavior)的化合物是已知的。在這個(gè)階段，犧牲的氧化物522在緩沖的HF中可以從頂部表面被全部去除，此后，將基板被轉(zhuǎn)移到沉積室中，在其中可以沉積鈦肖特基金屬120。然后，通過在頂部沉積鋁墊金屬并將其圖案化，完成器件制造?？梢詫y焊料金屬施加到晶片背面。器件還可以由聚酰亞胺保護(hù)。
[0104]在另一個(gè)實(shí)施例中，在外延生長后不久，用于肖特基-勢壘功率整流器制造的半導(dǎo)體模板可以配置有局部平面化的表面。如上述實(shí)施方式所述，局部平面化可以去除深度大于約5nm的坑。這樣的過程是有利的，因?yàn)榭梢垣@得具有降低形態(tài)缺陷數(shù)量的起始原料，以用于肖特基-勢壘功率整流器的制造。根據(jù)該實(shí)施方式的外延晶片是有利的，因?yàn)樗鼈兛梢院喕ぬ鼗?勢壘功率整流器的制造。碳化硅晶片在其晶片邊緣周圍常常是有缺陷的，因此，可以應(yīng)用適當(dāng)?shù)倪吘壡谐Ｔ谠S多情況下，基板區(qū)，典型地離晶片邊緣幾毫米，不會(huì)滿足晶體或表面質(zhì)量的要求。由于碳化硅晶片可以包含適當(dāng)數(shù)量的粗糙缺陷，這會(huì)引起包含粗糙缺陷的任何功率器件不可避免的失效，所以本發(fā)明的實(shí)施方式是有利的。完全平面化(或平坦化)所述粗糙缺陷不是獲得本實(shí)施方式的好處的要求。
[0105]一般來說，本發(fā)明的實(shí)施方式會(huì)產(chǎn)生配置有低摻雜(即3 X IO14到6 X IO16CnT3)外延層的半導(dǎo)體晶片，該外延層具有約4至100微米之間的厚度，并且施主摻雜水平與在約300V與15kV之間的理論擊穿電壓相應(yīng)。由于這些層受坑和其他缺陷的影響更小，產(chǎn)生的擊穿電壓與應(yīng)用已知的在4H SiC中碰撞電離率利用結(jié)構(gòu)-特定摻雜曲線(structure-specificdoping profile)計(jì)算的擊穿電壓相對應(yīng)。
[0106]雖然已經(jīng)描述了具體的實(shí)施方式，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在所附權(quán)利要求限定的范圍內(nèi)，可以設(shè)想各種修改和變化。
【權(quán)利要求】
1.一種用于功率轉(zhuǎn)換應(yīng)用的功率整流器件(100)，包括:包括碳化硅的漂移層(110)，設(shè)置在所述漂移層上的肖特基電極(120)，所述肖特基電極和所述漂移層的表面提供肖特基接觸(130 )，其中所述漂移層具有平面化的表面，使得所述漂移層的所述表面的任何坑(140)的深度近似小于Dmax=Eb/Fa，其中Eb是金屬-半導(dǎo)體勢壘高度，以及Fa是雪崩擊穿場。
2.根據(jù)權(quán)利要求1所述的功率整流器件，其中直徑或尺寸小于約2微米的所述漂移層的所述表面的任何坑的深度小于約5納米。
3.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的功率整流器件，進(jìn)一步包括在其外圍的結(jié)終端區(qū)(211)。
4.根據(jù)權(quán)利要求3所述的功率整流器件，進(jìn)一步設(shè)置有P-型耗盡阻塞陣列(314)。
5.根據(jù)權(quán)利要求4所述的功率整流器件，其中所述漂移層的近表面部分(416)設(shè)置有比所述漂移層的其余部分的摻雜高1.5至8倍的摻雜，以及其中所述漂移層的近表面部分的深度近似等于所述P-型耗盡阻塞的所述結(jié)深度。
6.根據(jù)權(quán)利要求3至5中任一項(xiàng)所述的功率整流器件，進(jìn)一步設(shè)置有分配在由所述結(jié)終端區(qū)所限定區(qū)域內(nèi)的浪涌Pn 二極管陣列，其中任何的所述浪涌pn 二極管設(shè)置有歐姆接觸并具有所述漂移層的所述厚度兩倍的最小橫向延伸。
7.制造功率整流器件的方法，包括:`形成(7001)包括碳化硅的漂移層，在所述漂移層的表面上形成(7002)犧牲層，將在所述犧牲層上獲得的形態(tài)轉(zhuǎn)移(7003 )到所述漂移層的所述表面，在所述漂移層上形成(7006)肖特基電極，所述肖特基電極和所述漂移層的所述表面提供肖特基接觸。
8.根據(jù)權(quán)利要求7所述的制造功率整流器件的方法，其中所述將在所述犧牲層上獲得的形態(tài)轉(zhuǎn)移到所述漂移層的所述表面包括利用蝕刻工藝去除所述犧牲層。
9.根據(jù)權(quán)利要求8所述的制造功率整流器件的方法，其中所述蝕刻工藝是等離子體蝕刻。
10.根據(jù)權(quán)利要求8或9所述的制造功率整流器件的方法，其中所述蝕刻工藝在所述犧牲層與所述碳化硅之間的選擇性在0.9至1.1的范圍內(nèi)。
11.根據(jù)權(quán)利要求7至10中任一項(xiàng)所述的制造功率整流器件的方法，其中所述犧牲層是氧化物層。
12.根據(jù)權(quán)利要求7至11中任一項(xiàng)所述的制造功率整流器件的方法，進(jìn)一步包括，在將所述犧牲層的形態(tài)轉(zhuǎn)移到所述漂移層的所述表面之前，拋光(7020 )所述犧牲層的所述表面。
13.根據(jù)權(quán)利要求7至12中任一項(xiàng)所述的制造功率整流器件的方法，進(jìn)一步包括，在所述漂移層上形成所述肖特基電極之前，對所述漂移層的所述表面退火(7004 )。
14.根據(jù)權(quán)利要求7至13中任一項(xiàng)所述的制造功率整流器件的方法，進(jìn)一步包括，在將所述犧牲層的所述形態(tài)轉(zhuǎn)移到所述漂移層的所述表面之后，并在形成所述肖特基電極之前，對所述漂移層的所述表面拋光(7040 )。
15.根據(jù)權(quán)利要求7至14中任一項(xiàng)所述的制造功率整流器件的方法，進(jìn)一步包括，在所述漂移層上形成所述肖特基電極之前，氧化并HF-蝕刻(7005 )所述漂移層的所述表面。
16.根據(jù)權(quán)利要求7至15中任一項(xiàng)所述的制造功率整流器件的方法，進(jìn)一步包括，在所述漂移層形成之后，在所述漂移層中注入(7010)摻雜原子。
17.根據(jù)權(quán)利要求7至16中任一項(xiàng)所述的制造功率整流器件的方法，進(jìn)一步包括，在所述漂移層上形成肖特基電極之前，在所述漂移層中注入(7030)摻雜原子。
18.一種半導(dǎo)體產(chǎn)品，包括η-型碳化硅基板，其具有設(shè)置在所述基板頂部的輕度摻雜外延η-型漂移層，其中所述外延層的所述表面是局部平面化的，使得任何坑小于5納米，并且所述坑的橫向延伸小于2微米。
19.根據(jù)權(quán)利要求18所述的半 導(dǎo)體產(chǎn)品，其中所述η-型碳化硅基板是4Η-碳化硅基板。
【文檔編號(hào)】H01L29/872GK103515452SQ201310263921
【公開日】2014年1月15日 申請日期:2013年6月27日 優(yōu)先權(quán)日:2012年6月27日
【發(fā)明者】安德烈·康斯坦丁諾夫 申請人:飛兆半導(dǎo)體公司