用于保護(hù)低壓通信接口端子并對其進(jìn)行高壓隔離的方法和設(shè)備的制作方法
【專利摘要】公開了混合信號高壓電子電路(105)中用于低壓通信接口系統(tǒng)的具有內(nèi)置電阻觸發(fā)控制(100)的高壓隔離保護(hù)裝置。根據(jù)一個(gè)方面，所述保護(hù)裝置(100)包括被配置為提供低電壓端子之間的隔離并保護(hù)免受瞬態(tài)事件影響的半導(dǎo)體結(jié)構(gòu)。所述保護(hù)裝置包括晶閘管，其具有陽極、陰極和柵極，以及置入所述保護(hù)裝置的晶閘管陰極-柵極控制區(qū)。所述保護(hù)裝置(100)被配置為在不同的電壓電平提供多個(gè)內(nèi)置的至高功率端子的上行路徑和至低功率端子的下行路徑。所述保護(hù)裝置還包括至公共襯底（其連接至不同的低功率電壓基準(zhǔn)）的獨(dú)立內(nèi)置放電路徑。所述傳導(dǎo)路徑可被置入具有雙隔離區(qū)(204、206)的單一結(jié)構(gòu)。結(jié)果，所述保護(hù)裝置可使智能功率應(yīng)用實(shí)現(xiàn)優(yōu)越的穩(wěn)健性和緊湊的保護(hù)解決方案。
【專利說明】用于保護(hù)低壓通信接口端子并對其進(jìn)行高壓隔離的方法和設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施涉及電子系統(tǒng)，更具體地涉及保護(hù)用于混合信號高壓集成電路(IC)的低壓接口端子系統(tǒng)并對其進(jìn)行高壓隔離。
【背景技術(shù)】
[0002]一些電子系統(tǒng)是被配置為保護(hù)電路或電路中的組件免受瞬態(tài)電學(xué)事件影響。瞬態(tài)信號事件可以是持續(xù)時(shí)間相對較短具有迅速變化的電壓和高功率的電信號形式。瞬態(tài)信號事件可包括，例如，由電荷從物體或人突然釋放至電子系統(tǒng)引起的電過載或靜電放電(E0S/ESD)事件。
[0003]由于IC相對較小面積上的過壓情況和/或高功耗，瞬態(tài)信號事件可損壞電子系統(tǒng)內(nèi)部的集成電路(IC)。通過將保護(hù)裝置集成到IC中如此保護(hù)裝置可連接在IC的不同焊墊或引腳之間來提高電子電路的可靠性。保護(hù)裝置可結(jié)合在芯片上或系統(tǒng)級，且當(dāng)瞬態(tài)信號的電壓達(dá)到觸發(fā)電壓時(shí)通過從高阻抗/低泄漏狀態(tài)轉(zhuǎn)變至低阻抗/高導(dǎo)電率狀態(tài)保護(hù)裝置能夠?qū)⒁r墊上的電壓電平保持在預(yù)定義的安全范圍內(nèi)。此后，保護(hù)裝置可在瞬態(tài)信號的電壓達(dá)到正或負(fù)破壞電壓(在本領(lǐng)域，其可導(dǎo)致IC損壞最常見的原因之一)之前將與瞬態(tài)信號關(guān)聯(lián)的電流的最大部分分流。激活之后，只要瞬態(tài)信號電壓電平在正吸持電壓之上或負(fù)吸持電壓之下，保護(hù)裝置便可保持在低阻抗?fàn)顟B(tài)。
[0004]互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)、雙極CMOS (BiCMOS)或雙極擴(kuò)散金屬氧化物半導(dǎo)體(BiDMOS)裝置可被配置為在輸入/輸出電壓(為電源電壓的一部分)下工作。對這些裝置的ESD保護(hù)也可包括使各電壓端子之間隔離的附加離散保護(hù)組件。結(jié)果，由于過度負(fù)載、電壓端子隔離靈敏度、大面積要求和電路設(shè)計(jì)布局和集成增加的復(fù)雜性，包括獨(dú)立隔離裝置的傳統(tǒng)解決方法會(huì)表現(xiàn)出局限性。

【發(fā)明內(nèi)容】

[0005]本公開的系統(tǒng)、方法和裝置的每一個(gè)均具有一些創(chuàng)新方面，沒有單個(gè)方面可單獨(dú)負(fù)責(zé)此處公開的所需要的屬性。
[0006]根據(jù)一個(gè)實(shí)施方案，公開了一種設(shè)備和一種制造設(shè)備的方法。該設(shè)備包括第一導(dǎo)電類型的襯底、設(shè)置在與第一導(dǎo)電類型相反的第二導(dǎo)電類型的襯底上的第一隔離區(qū)、設(shè)置在第一導(dǎo)電類型的第一隔離區(qū)上的第二隔離區(qū)、設(shè)置在第一導(dǎo)電類型的襯底上的外延層、設(shè)置在外延層上的晶閘管區(qū)。晶閘管包括晶閘管柵極區(qū)、晶閘管陽極區(qū)、晶閘管陰極區(qū)和晶閘管陰極-柵極電阻控制區(qū)。晶閘管陽極區(qū)耦合至輸入/輸出電壓端子，晶閘管陰極區(qū)和陰極-柵極電阻控制區(qū)耦合至第一電壓源端子。設(shè)備還包括第一去耦組件區(qū)，其包括至少部分地與第一去耦組件陰極區(qū)鄰接的第一去耦組件陽極區(qū)。第一去耦組件陽極區(qū)耦合至第一電壓源端子。第一去耦組件陰極區(qū)耦合至輸入/輸出電壓端子。設(shè)備還包括第二去耦組件區(qū)，其包括至少部分地與第二去耦組件陰極區(qū)鄰接的第二去耦組件陽極區(qū)。第二去耦組件陽極區(qū)耦合至第一電壓源端子，且其中，第二去耦組件陰極區(qū)耦合至第二電壓源端子。
[0007]根據(jù)另一個(gè)實(shí)施方案，公開了一種設(shè)備和一種制造設(shè)備的方法。該設(shè)備包括第一導(dǎo)電類型的襯底、在與第一導(dǎo)電類型相反的第二導(dǎo)電類型的襯底之上的第一隔離區(qū)、在第一導(dǎo)電類型的第一隔離區(qū)之上的第二隔離區(qū)、在第一導(dǎo)電類型的第二隔離區(qū)之上的外延層、具有耦合至輸入/輸出電壓端子的陽極和耦合至第一電壓源端子的陰極的晶閘管、具有耦合至第一電壓源端子的陽極和耦合至輸入/輸出電壓端子的陰極的第一二極管以及具有耦合至第一電壓源端子的陽極和耦合至第二電壓源端子的陰極的第二二極管。晶閘管、第一二極管和第二二極管的每一個(gè)均部分地在第二隔離區(qū)的表面上形成。
【專利附圖】

【附圖說明】
[0008]圖1是根據(jù)一些實(shí)施的保護(hù)裝置和高壓混合信號通信電路的實(shí)例的圖解框圖。
[0009]圖2A是根據(jù)一些實(shí)施的高壓隔離/低壓通信接口保護(hù)裝置的透視圖。
[0010]圖2B是沿圖2A中的保護(hù)裝置的ZX平面的剖視圖。
[0011]圖2C是圖2B中的線2C-2C以下的保護(hù)裝置區(qū)的頂視圖。
[0012]圖2D是圖2B中的線2D-2D以下的保護(hù)裝置區(qū)的頂視圖。
[0013]圖2E是圖2B中的線2E-2E以下的保護(hù)裝置區(qū)的頂視圖。
[0014]圖3是根據(jù)一些實(shí)施的保護(hù)裝置的剖視圖。
[0015]圖4是根據(jù)一些實(shí)施的保護(hù)裝置的剖視圖。
[0016]圖5是根據(jù)一些實(shí)施的保護(hù)裝置的剖視圖。
[0017]圖6是根據(jù)一些實(shí)施的保護(hù)裝置的剖視圖。
[0018]圖7是根據(jù)一些實(shí)施的保護(hù)裝置的剖視圖。
[0019]圖8示出圖2A-2D和3-7中圖示的保護(hù)裝置的等效電路圖。
[0020]圖9A-9B描繪了根據(jù)一些實(shí)施的保護(hù)裝置的分別用于LV V10至LV Vss和LV V10至LV Vdd的準(zhǔn)靜態(tài)傳輸線脈沖(TLP)-類型傳導(dǎo)路徑特性。
【具體實(shí)施方式】
[0021]以下對某些實(shí)施的詳細(xì)說明提供了對本發(fā)明具體實(shí)施的各種描述。然而，本發(fā)明可以權(quán)利要求限定和覆蓋的多種不同方式來實(shí)施。在描述中，參考了附圖，其中相似標(biāo)號指示相同或功能上相似的元件。
[0022]術(shù)語，比如此處使用的之上、之下、上方等指的是裝置在圖中的定向，且應(yīng)相應(yīng)地解釋。還應(yīng)理解，由于半導(dǎo)體裝置(比如，晶體管)內(nèi)的區(qū)域是通過以不同雜質(zhì)或不同雜質(zhì)濃度摻雜半導(dǎo)體材料的不同部分來限定的，因此不同區(qū)域之間的不連續(xù)物理邊界在完成的裝置內(nèi)實(shí)際上可能并不存在，但是區(qū)域可從一個(gè)轉(zhuǎn)變?yōu)榱硪粋€(gè)。附圖中所示的一些邊界屬于該類型，且為了幫助讀者被圖示為突變結(jié)構(gòu)。
[0023]如以上所討論的那樣，CM0S、BiCM0S或BiDMOS裝置可被配置為在輸入/輸出電壓(其為電源電壓的一部分)下工作。根據(jù)一些實(shí)施，公開了單一結(jié)構(gòu)保護(hù)裝置，其在相同襯底上形成并且在與用于低壓通信接口焊墊或引腳的襯底保持隔離的同時(shí)能夠承受高電壓。保護(hù)裝置可為電路上的不同電源軌提供完整的內(nèi)置放電路徑。保護(hù)裝置還在耦合至電路和襯底的電壓端子之間提供雙槽隔離。[0024]圖1是根據(jù)一些實(shí)施的保護(hù)裝置100和電路105的實(shí)例的圖解框圖。如圖1所示，保護(hù)裝置100并聯(lián)耦合在電路105和電壓端子104、106、108以及110之間。電路105可設(shè)置在包括與高壓電源軌(其范圍為，例如約-50V至約+50V)的連接的電路板上。例如，電路105的襯底可耦合至電壓為HV Vss的高壓負(fù)電源端子108。電壓端子104、106和110可被配置為提供是通過高壓電源軌(其可在相同襯底上耦合至其它電路)提供的電壓的一部分的電壓電平。例如，如圖1所示，電路105耦合至具有電壓電平LV Vdd的低壓正電源端子104和具有電壓電平LV Vss的低壓負(fù)電源端子110。電路105還耦合至電壓電平等于LVV10的雙向低壓輸入/輸出(IO)端子106。例如，HV Vss電壓可等于約-50V，LV Vdd電壓可等于約+5V，LV Vss電壓可等于約-5V，且LV V10電壓可在例如，約OV至約5V的電壓操作窗口內(nèi)變化。也可使用其它電壓電平，例如LV Vdd電壓可等于約+5V，LV Vss電壓可等于基準(zhǔn)OV0在一些實(shí)施中，也可提供一定范圍內(nèi)的電壓極性相同的電壓電平LV VSS、HV Vss, LV Vdd和 LV V10。
[0025]如圖1所示，保護(hù)裝置100并聯(lián)耦合在電壓端子104、106、108、110和電路105之間。如下面將更詳細(xì)地討論的那樣，保護(hù)裝置100被配置成為電路105提供ESD保護(hù)并為電壓端子104、106、108和110提供隔離。
[0026]圖2A-2D圖示了根據(jù)一些實(shí)施的保護(hù)裝置200。圖2A是保護(hù)裝置200的透視圖。圖2B是沿圖2A的Z-X平面的保護(hù)裝置200的剖視圖。
[0027]如圖2A和2B所示，保護(hù)裝置200包括襯底202，襯底202包括半導(dǎo)體材料(比如，硅)。為了在30V至約100V范圍內(nèi)(例如60V)應(yīng)用，襯底202可具有從約7xl014原子/cm3至約IxlO16原子/cm3的摻雜濃度(例如，約IxlO15原子/cm3)，以及在約80 iim至約150 Um范圍內(nèi)的厚度(例如，約100 u m)。如在圖2B的說明性實(shí)施方案中所示，襯底202具有p-型摻雜濃度。P-型外延層(P-Epi) 208設(shè)置在襯底202上。P-型外延層208可在襯底202上方生長且可具有在約5xl013原子/cm3至約4xl014原子/cm3范圍內(nèi)(例如，約IxlO14原子/cm3)的P-型摻雜濃度，以及在約4.0 ii m至約6.5 y m范圍內(nèi)(例如，約5.0 y m)的厚度。本領(lǐng)域的一個(gè)普通技術(shù)人員將很容易確定其它適用的摻雜濃度和厚度。雖然顯示為不連續(xù)的部分和/或?qū)?，但是圖2A-2D中描述且圖示的各種阱、區(qū)域和層可通過在P-型外延層208的不同部分將P-型外延層208摻雜成不同的摻雜濃度和導(dǎo)電類型來形成。例如，可通過以負(fù)摻雜物(例如，V族原子，比如磷或砷原子)摻雜P-型外延層208在P-型外延層208中形成n-型區(qū)，可通過以正摻雜物(例如，III族原子，比如硼原子)摻雜P-型外延層208形成摻雜濃度高于P-型外延層208的摻雜濃度的P-型區(qū)。
[0028]將結(jié)合如圖2A所示的Z方向的保護(hù)裝置200的頂部表面描述各種區(qū)的摻雜深度。如圖2A和圖2B所示，n-型掩埋層(NBL) 204設(shè)置在襯底202上。n_型掩埋層204可具有在約9xl016原子/cm3至約IxlO18原子/cm3范圍內(nèi)(例如，約2xl017原子/cm3)的n_型峰值摻雜濃度，從保護(hù)裝置200的頂部表面起，摻雜峰值的深度可在約4 ii m至約6 ii m的范圍內(nèi)(例如，約4.5 ii m)。本領(lǐng)域的一個(gè)普通技術(shù)人員將很容易確定其它適用的摻雜濃度和摻雜深度。在一個(gè)實(shí)施方案中，n-型掩埋層204的摻雜濃度可被設(shè)置為使寄生裝置的寄生效應(yīng)最小化，寄生裝置由沿從端子104、106和110至保護(hù)裝置200的襯底202的垂直路徑的界面形成。深P-型阱(DPW) 206設(shè)置在n-型掩埋層204上。深p_型阱206可具有在約
8.5xl016原子/cm3至約2.5xl017原子/cm3范圍內(nèi)(例如，約IxlO17原子/cm3)的p-型摻雜峰值濃度，以及距保護(hù)裝置200的頂部表面在約1.5 ii m至約2.5 ii m范圍內(nèi)(例如，約2 u m)的摻雜峰值深度。本領(lǐng)域的一個(gè)普通技術(shù)人員將很容易確定其它適用的摻雜濃度和厚度。深P-型阱206和n-型掩埋層204 —起是被配置為沿端子104、106、110和襯底202之間的垂直路徑提供隔離。n-型掩埋層204還提供了 P-型襯底202和p-型外延層208之間的導(dǎo)電類型的變化。由于該變化以及P-型層的分離，由保護(hù)裝置200的結(jié)構(gòu)形成的寄生裝置表現(xiàn)出較低的增益。
[0029]如圖2B所圖示的，深P-型阱206具有沿n_型掩埋層204表面的寬度250，其成比例地與深P-型阱206的有效電阻對應(yīng)。如稍后將結(jié)合圖8更詳細(xì)地討論的那樣，深P-型阱206的寬度250可被設(shè)置為控制保護(hù)裝置中嵌入的NPN雙極晶體管的基極的電阻。相對于保護(hù)裝置200的其它區(qū)域而言，P-型外延層208為輕摻雜的。深P-型阱206具有略高于P-型外延層208的摻雜濃度(例如，IxlO14原子/cm3)的峰值摻雜濃度(例如，IxlO17原子/cm3)，從而有助于形成NPN雙極晶體管的基極的高電阻。
[0030]襯底202上方還提供有交變高壓P-型阱(HVPW) 210A-210C和高壓n_型阱(HVNW)212A-212C0 高壓 p_ 型阱 210A-210C 可具有在約 1.5xl016 原子/cm3 至約 1.0xlO17 原子/cm3范圍內(nèi)(例如，約2.5xl016原子/cm3)的p-型摻雜濃度，接近保護(hù)裝置200的頂部表面的峰值摻雜濃度，以及距保護(hù)裝置200的頂部表面約3.0 ii m至約5 ii m范圍內(nèi)(例如，約4um)的擴(kuò)散深度。高壓n-型阱212A-212C可具有在約5xl016原子/cm3至約1.0xlO17原子/cm3范圍內(nèi)(例如，約3.0xlO16原子/cm3)的n_型摻雜濃度，接近保護(hù)裝置200的頂部表面的峰值摻雜濃度，以及距保護(hù)裝置200的頂部表面約3.0 ii m至約5 ii m范圍內(nèi)(例如，約
4U m)的擴(kuò)散深度。本領(lǐng)域的一個(gè)普通技術(shù)人員將很容易確定其它適用的摻雜濃度和厚度。如圖2A和圖2B所示，高壓P-型阱(HVPW) 210A設(shè)置在襯底202上，且至少部分地嵌入襯底202。高壓P-型阱210A與高壓n-型阱212A被P-型外延層208的區(qū)域隔開。高壓n_型阱212A設(shè)置在n-型掩埋層204上。如圖2A和圖2B所示，高壓p-型阱210B和高壓n_型阱212B的每一個(gè)都設(shè)置在n-型掩埋層204上。高壓n_型阱212C至少部分地在深p-型阱206上方形成，以及至少部分地在n-型掩埋層204上方形成。高壓阱212A、210B、212B、210C和212C之間的界面提供了冶金結(jié)，其在正常操作過程中會(huì)阻擋電流，如下面將更詳細(xì)地討論的那樣。
[0031]如圖2A和圖2B所示，交替導(dǎo)電類型的淺阱214A、216A、214B和216B分別設(shè)置在高壓阱210B、212B、210C和212C上。高壓阱210B、212B、210C和212C降低了電阻并提高了淺阱214A、216A、214B、216B和n_型掩埋層204或深p-型阱206之間的導(dǎo)電率。p-型淺阱214C設(shè)置在P-型外延層208上。n-型淺阱216C也設(shè)置在p-型外延層208上。p-型淺阱(ShPW)214A、214B和214C具有接近表面的在約5.0xlO17原子/cm3至約1.0xlO18原子/cm3范圍內(nèi)(例如，約SxlO17原子/cm3)的峰值p-型摻雜濃度，并具有遠(yuǎn)離保護(hù)裝置200的頂部表面在約0.5 iim至約1.511111范圍內(nèi)(例如，約0.811111)的擴(kuò)散深度。n-型淺阱(ShNW) 216A、216B和216C具有接近表面在約1.5xl017原子/cm3至約8xl017原子/cm3范圍內(nèi)(例如，約2.5xl017原子/cm3)的峰值n-型摻雜濃度，并具有遠(yuǎn)離保護(hù)裝置200的頂部表面在約0.5iim至約1.5iim范圍內(nèi)(例如，約0.75iim)的擴(kuò)散深度。本領(lǐng)域的一個(gè)普通技術(shù)人員將很容易確定其它適用的摻雜濃度和厚度。
[0032]P-型有源區(qū)(P+)220A和n-型有源區(qū)(N+) 224A分別設(shè)置在高壓p-型阱210A和高壓n-型阱212A上。P-型有源區(qū)220B、220C和n_型有源區(qū)224b、224C設(shè)置在相應(yīng)的p_型淺阱214A、214B和n-型淺阱216A、216B上，如圖2A和2B所示。n_型有源區(qū)224D設(shè)置在n-型淺阱214C上。P-型有源區(qū)220D至少部分地在p-型淺阱214C上方形成，并部分地在n-型淺阱 216C 上方形成。有源區(qū) 220A、224A、220B、224B、220C、224C、224D 和 220D 被淺槽隔離(STI)區(qū)218相互隔開。淺溝槽隔離區(qū)218可包括介電材料，比如二氧化硅等。
[0033]n-型有源區(qū)224E設(shè)置在n_型淺阱216C上。p-型有源區(qū)221也設(shè)置在n_型淺阱216C上。n-型有源區(qū)224E被配置為起到隔離區(qū)的作用以阻擋可發(fā)生在p_型有源區(qū)221和P-型有源區(qū)220D之間的空穴載流子泄漏，從而避免在這兩個(gè)區(qū)之間形成浮柵P-型mosfet(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)裝置。P-型有源區(qū)220D、n-型有源區(qū)224E和p-型有源區(qū)221被部分n-型淺阱216C隔開。p-型有源區(qū)220A_220D、221可具有接近表面在約IxlO20原子/cm3至約SxIO2q原子/cm3范圍內(nèi)(例如，約2xl02°原子/cm3)的峰值p-型摻雜濃度，和約0.3 ii m的窄擴(kuò)散深度。n-型有源區(qū)224A-224E可具有在IxIO2q原子/cm3至約8xl020原子/cm3范圍內(nèi)(例如，約5x102°原子/cm3)的n_型峰值摻雜濃度，和約0.3 y m的窄擴(kuò)散深度。本領(lǐng)域的一個(gè)普通技術(shù)人員將很容易確定其它適用的摻雜濃度。
[0034]如圖2B所示，高導(dǎo)電材料層222設(shè)置在p-型有源區(qū)220A-220C、221上，以及n_型有源區(qū)224A-224D上方。高導(dǎo)電材料層222可包括比如硅化物等材料。高導(dǎo)電材料層222被配置為提供至保護(hù)裝置200的相應(yīng)端子的導(dǎo)電連接路徑，并提高每一個(gè)有源區(qū)內(nèi)的導(dǎo)電率。如圖2B所示，高導(dǎo)電材料層222未設(shè)置在P-型有源區(qū)220D或n_型有源區(qū)224E上方。在一些實(shí)施中，高導(dǎo)電材料層222可設(shè)置在P-型有源區(qū)220D和/或n-型有源區(qū)224E上方以實(shí)現(xiàn)對裝置的外部觸發(fā)控制(例如，通過利用外部電流源)。
[0035]參考圖2B，保護(hù)裝置200耦合至分別具有對應(yīng)的電壓電平LV Vdd、LV Viq、HV Vss和LV Vss的端子104、106、108和110，如以上參考圖1所討論的那樣。如圖2B所示，高壓負(fù)電源端子108耦合至P-型有源區(qū)220A。低壓正電源端子104耦合至n-型有源區(qū)224A和224B。雙向低壓輸入/輸出(IO)端子106耦合至P-型有源區(qū)220B和221，以及耦合至n-型有源區(qū)224C。低壓負(fù)電源端子110耦合至P-型有源區(qū)220C和n-型有源區(qū)224D。
[0036]保護(hù)裝置200包括多個(gè)導(dǎo)電類型不同的界面，其形成多個(gè)電氣組件。例如，保護(hù)裝置200的位于P-型外延層208之上的中心區(qū)域可被稱為保護(hù)裝置200的晶閘管區(qū)。晶閘管區(qū)包括分別與n-型有源區(qū)224D、P-型淺阱區(qū)214C、n_型淺阱區(qū)216C和p-型有源區(qū)221對應(yīng)的NPNP界面，其有效地形成具有柵極、陽極和陰極的等效晶閘管。n-型淺阱區(qū)216C和P-型有源區(qū)221與等效晶閘管的陽極對應(yīng)，P-型有源區(qū)220D與等效晶閘管的柵極對應(yīng)，n-型有源區(qū)224D與等效晶閘管的陰極對應(yīng)。如以上所討論的那樣，等效晶閘管的陽極(例如，n-型淺阱區(qū)216C和P-型有源區(qū)221)耦合至雙向低壓輸入/輸出端子106，而等效晶閘管的陰極耦合至低壓負(fù)電源端子110。等效晶閘管的柵極(例如，P-型有源區(qū)220D)被配置為浮動(dòng)的，如圖2B所示。即，P-型有源區(qū)220D未連接至電壓或電流源。浮柵結(jié)構(gòu)可使反應(yīng)時(shí)間減少并使等效晶閘管的擊穿電壓降低。用于保護(hù)裝置200的等效晶閘管的觸發(fā)電壓可基于對與有源區(qū)的連接以及有源區(qū)之間的傳導(dǎo)的控制改變，有源區(qū)在起等效晶閘管的柵極的作用的n-型淺阱區(qū)216C和P-型有源區(qū)220D之上形成。開路，如圖2B所示，將導(dǎo)致特定保護(hù)裝置的擊穿電壓低，而與圖2B中的P-型有源區(qū)221短路連接的柵極區(qū)將導(dǎo)致特定保護(hù)裝置的擊穿電壓較高。在一些實(shí)施中，觸發(fā)電壓可利用外部電流或電壓源來控制，比如瞬態(tài)觸發(fā)/控制電流源，其由具體瞬態(tài)條件(例如，電壓隨時(shí)間超過預(yù)定值的變化(dV/dt))激活。例如，外部電流源(未示出)可耦合至n-型有源區(qū)220D，且可被配置為向晶閘管的有效柵極注入電流或從晶閘管的有效柵極拉電流以控制有效晶閘管的觸發(fā)電壓。
[0037]如圖2B所圖示，保護(hù)裝置200的等效晶閘管可具有在約3.0V至約12.0V范圍內(nèi)的擊穿電壓，和在約1.5ns至約4.5ns范圍內(nèi)的對瞬態(tài)事件的反應(yīng)時(shí)間。如下面將參考圖8和9A更詳細(xì)地討論的那樣，等效晶閘管被配置為在工作電壓下阻擋電流，而在過電壓下分流電流。例如，等效晶閘管被配置為對于與雙向低壓輸入/輸出(IO)端子106對應(yīng)的工作電壓范圍會(huì)阻擋電流，對于超過雙向低壓輸入/輸出(IO)端子106的工作電壓的電壓會(huì)分流電流。
[0038]如圖2B所示，第一阻擋區(qū)228A可設(shè)置在n_型淺阱216C上的p-型有源區(qū)220D和n-型有源區(qū)224E之間的區(qū)域。第二阻擋區(qū)228B可設(shè)置在n_型淺阱區(qū)216C上的n_型有源區(qū)224E和P-型有源區(qū)221之間的區(qū)域。第一阻擋區(qū)228A和第二阻擋區(qū)228B可由多晶硅材料形成且可被配置為提供設(shè)置在n-型淺阱區(qū)216C上的對應(yīng)的有源區(qū)之間的隔離，從而提高保護(hù)裝置200的反應(yīng)時(shí)間。例如，第一阻擋區(qū)228A和第二阻擋區(qū)228B被配置為進(jìn)一步阻擋P-型有源區(qū)221和P-型有源區(qū)220D之間可發(fā)生的空穴載流子泄漏。如圖2B所示，導(dǎo)電材料層222設(shè)置在第一阻擋區(qū)228A上，且至少部分地設(shè)置在第二阻擋區(qū)228B上方。設(shè)置在第一阻擋區(qū)228A和第二阻擋區(qū)228B上的導(dǎo)電材料層222與其它在相鄰區(qū)域形成的導(dǎo)電材料層被隔離層226隔開，如圖2B所示。隔離層226可由介電常數(shù)高的氧化物形成。
[0039]電壓端子104、106、108和110之間的電流方向和隔離/去耦是基于具有摻雜濃度的不同導(dǎo)電類型的界面區(qū)控制的，該界面區(qū)提供了被配置為在正常操作過程中阻擋電流的冶金結(jié)。界面可部分地與具有摻雜濃度的不同導(dǎo)電類型的接觸區(qū)對應(yīng)。為了便于描述，裝置的一些功能可被描述為表現(xiàn)得與具有與P-型摻雜區(qū)域?qū)?yīng)的陽極區(qū)和與n-型摻雜區(qū)域?qū)?yīng)的陰極區(qū)的二極管類似。例如，低壓負(fù)電源端子110和雙向低壓輸入/輸出(IO)端子106之間的隔離和電流方向可至少部分地基于高壓P-型阱210C (等效二極管陽極)和高壓n-型阱212C (等效二極管陰極)之間的界面控制。低壓正電源端子104和雙向低壓輸入/輸出(IO)端子106之間的隔離和電流方向可至少部分地基于高壓P-型阱210B(等效二極管陽極)和高壓n-型阱212B (等效二極管陰極)之間的界面提供。低壓負(fù)電源端子110和低壓正電源端子104之間的隔離和電流方向可至少部分地基于高壓P-型阱210C (等效二極管陽極)和高壓n-型阱212B (等效二極管陰極)之間的界面提供。高壓負(fù)電源端子108和低壓正電源端子104之間的隔離和電流方向可至少部分地基于高壓P-型阱210A和P-型外延層208的組合(等效二極管陽極)與高壓n-型阱212A (等效二極管陰極)之間的界面提供。保護(hù)裝置200在Y方向的寬度可被設(shè)置為針對不同的設(shè)計(jì)需要處理不同的電流電平。在一些實(shí)施中，保護(hù)裝置(例如，保護(hù)裝置200)在Y方向的寬度可在約25 ii m至約100 y m的范圍內(nèi)。例如，對于用于形成的單一指狀保護(hù)裝置(如圖2A和2B所示)的6安培的TLP電流處理能力，保護(hù)裝置的寬度可以為約50pm。TLP可由上升時(shí)間為2ns，脈沖寬度為IOOns的應(yīng)力條件限定。例如，寬度為30iim的保護(hù)裝置可能夠抵抗2000V的人體模型(HBM)ESD應(yīng)力條件。類似地，圖3-7中圖示的保護(hù)裝置的寬度變化也可針對不同的設(shè)計(jì)需要來設(shè)置。
[0040]圖2C是沿圖2B的水平線2C-2C的保護(hù)裝置200的一個(gè)實(shí)施方案的頂視圖。為了便于說明，圖2C不包括以上參考圖2B討論的高導(dǎo)電區(qū)222和氧化物隔離區(qū)226。圖2D是圖2B中的水平線2D-2D的保護(hù)裝置200的頂視圖。如圖2C和2D所示，除中心p-型有源區(qū)221以外，圖示的區(qū)域的每一個(gè)形成為環(huán)形區(qū)域。應(yīng)理解，在實(shí)際的實(shí)施方案中，圖2C和2D中的線可以是直的或彎曲的，并不需要是平行的。此外，每一個(gè)區(qū)的角可以是圓形的。
[0041]圖3是根據(jù)一些實(shí)施的保護(hù)裝置300的剖視圖。保護(hù)裝置300是以上參考圖1討論的保護(hù)裝置100的實(shí)例。襯底302、n-型掩埋層304、深阱區(qū)306、p-型外延層308和區(qū)310A-310C、312A-312C、314A-314C、316A-316C、318、320A-320C、321、322、324A-324D、326 以及328可與以上參考圖2B討論的襯底202、n-型掩埋層204、深p-型阱206、p-型外延層208和區(qū) 210A-210C、212A-212C、214A-214C、216A-216C、218、220A-220C、221、222、224A-224D、226以及228A-228B相似。如圖3所示，相對于以上參考圖2B描述的結(jié)構(gòu)而言，保護(hù)裝置300包括等效晶閘管區(qū)的結(jié)構(gòu)上的變化。保護(hù)裝置300的等效晶閘管區(qū)包括與n-型淺阱區(qū)216C相似的n-型淺阱區(qū)316C。然而，與保護(hù)裝置200的等效晶閘管區(qū)不同的是，保護(hù)裝置300的晶閘管區(qū)在P-型有源區(qū)321和n-型有源區(qū)324D之間不包括p-型有源區(qū)。而是，保護(hù)裝置300包括部分地在P-型有源區(qū)321和n-型有源區(qū)324D之間的n_型淺阱區(qū)316C上方形成的n-型有源區(qū)324E。n-型有源區(qū)324E包括在其上形成的高導(dǎo)電材料層322。阻擋區(qū)328設(shè)置在n-型淺阱區(qū)316C上，并包括高導(dǎo)電材料層322和隔離層318，如圖3所示。阻擋區(qū)328被配置為使n-型有源區(qū)324E與p-型有源區(qū)321隔離。相對于保護(hù)裝置200而言，保護(hù)裝置300的晶閘管區(qū)的結(jié)構(gòu)變化使等效晶閘管的擊穿電壓發(fā)生了變化。保護(hù)裝置300的等效晶閘管的擊穿電壓可在約2.5V至約10.5V的范圍內(nèi)(例如，約8V)，同時(shí)反應(yīng)時(shí)間保持在約1.5ns至約4ns的范圍內(nèi)(例如,約1.8ns)。
[0042]圖4是根據(jù)一些實(shí)施的保護(hù)裝置400的剖視圖。保護(hù)裝置400是以上參考圖1討論的保護(hù)裝置100的實(shí)例。襯底402、n-型掩埋層404、深阱區(qū)406、p-型外延層408和區(qū) 410A-410C、412A-412C、414A-414C、416A-416C、418、420A-420C、421、422、424A-424D、426以及428可與以上參考圖2B討論的襯底202、n_型掩埋層204、深p-型阱206、p-型外延層 208、和區(qū) 210A-210C、212A-212C、214A-214C、216A-216C、218、220A-220C、221、222、224A-224D、226以及228A-228B相似。如圖4所示，相對于以上參考圖2B和圖3描述的結(jié)構(gòu)而言，保護(hù)裝置400包括等效晶閘管區(qū)的結(jié)構(gòu)上的變化。保護(hù)裝置400與以上參考圖3討論的保護(hù)裝置300相似，雖然相對于n-型有源區(qū)324E而言，n_型有源區(qū)424E發(fā)生了變化。如圖4所示，n-型有源區(qū)424E不包括在其上形成的高導(dǎo)電材料層426。結(jié)果，與保護(hù)裝置300的等效晶閘管相比，保護(hù)裝置400的等效晶閘管表現(xiàn)出更高的擊穿電壓。相對于保護(hù)裝置200和300而言，保護(hù)裝置400的區(qū)的結(jié)構(gòu)變化使等效晶閘管的擊穿電壓發(fā)生了變化。保護(hù)裝置400的等效晶閘管的擊穿電壓可在約2.5V至約10.5V的范圍內(nèi)(例如，約8V),同時(shí)反應(yīng)時(shí)間保持在約2ns至約4ns的范圍內(nèi)(例如，約2.5ns)。
[0043]圖5是根據(jù)一些實(shí)施的保護(hù)裝置500的剖視圖。保護(hù)裝置500是以上參考圖1討論的保護(hù)裝置100的實(shí)例。襯底502、n-型掩埋層504、深阱區(qū)506、p-型外延層508和區(qū)510A-510C、512A-512C、514A-514C、516A-516C、518、520A-520C、521、522、524A-524D、526 以及528可與以上參考圖2B討論的襯底202、n-型掩埋層204、深p-型阱206、p-型外延層208和區(qū) 210A-210C、212A-212C、214A-214C、216A-216C、218、220A-220C、221、222、224A-224D、226以及228A-228B相似。與保護(hù)裝置200不同的是，保護(hù)裝置500的晶閘管區(qū)內(nèi)(例如，n-型有源區(qū)524D和P-型有源區(qū)521之間)不包括p-型有源區(qū)或n_型有源區(qū)。而是，如圖5所示，阻擋區(qū)528在n-型有源區(qū)524D和p-型有源區(qū)521之間的p_型淺阱區(qū)514C和n-型淺阱區(qū)516C之上的區(qū)域內(nèi)延伸。阻擋區(qū)528被配置為使n_型有源區(qū)524D和p-型有源區(qū)521隔離。相對于保護(hù)裝置200、300和400而言，保護(hù)裝置500的晶閘管區(qū)的結(jié)構(gòu)變化使等效晶閘管的擊穿電壓發(fā)生了變化。保護(hù)裝置500的等效晶閘管的擊穿電壓可在約
2.0V至約14V的范圍內(nèi)(例如，約12V)，同時(shí)將反應(yīng)時(shí)間保持在約1.0ns至約3ns的范圍內(nèi)(例如，約2.0ns)。
[0044]圖6是根據(jù)一些實(shí)施的保護(hù)裝置600的剖視圖。保護(hù)裝置600是以上參考圖1討論的保護(hù)裝置100的實(shí)例。襯底602、n-型掩埋層604、深阱區(qū)606、p-型外延層608和區(qū)610A-610C、612A-612C、614A-614C、616A-616C、618、620A-620C、621、622、624A-624D、626 以及628可與以上參考圖2B討論的襯底202、n-型掩埋層204、深P-型阱206、P-型外延層208和區(qū) 210A-210C、212A-212C、214A-214C、216A-216C、218、220A-220C、221、222、224A-224D、226以及228A-228B相似。與保護(hù)裝置200不同，但與保護(hù)裝置500相似的是，保護(hù)裝置600的晶閘管區(qū)內(nèi)(例如，n-型有源區(qū)624D和P-型有源區(qū)621之間)不包括P-型有源區(qū)或n-型有源區(qū)。而是，如圖6所示，淺槽隔離區(qū)618在n-型有源區(qū)624D和p-型有源區(qū)621之間的P-型淺阱區(qū)614C和n-型淺阱區(qū)616C之上的區(qū)域內(nèi)延伸。淺槽隔離區(qū)618被配置為起阻擋和隔離區(qū)的作用，并被配置為使n-型有源區(qū)624D和P-型有源區(qū)621隔離。相對于保護(hù)裝置200、300、400和500而言，保護(hù)裝置600的晶閘管區(qū)的結(jié)構(gòu)變化使等效晶閘管的擊穿電壓發(fā)生了變化。保護(hù)裝置600的等效晶閘管的擊穿電壓可在約8.0V至約20V的范圍內(nèi)(例如，約15V)，同時(shí)將反應(yīng)時(shí)間保持在約2.0ns至約4.5ns的范圍內(nèi)(例如，約3.0ns)。
[0045]圖7是根據(jù)一些實(shí)施的保護(hù)裝置700的剖視圖。保護(hù)裝置700是以上參考圖1討論的保護(hù)裝置100的實(shí)例。襯底702、n-型掩埋層704、深阱區(qū)706、p-型外延層708和區(qū)710A-710C、712A-712C、714A-714C、716A-716C、718、720A-720C、721、722、724A-724D、726 以及728可與以上參考圖2B討論的襯底202、n-型掩埋層204、深p-型阱206、p-型外延層208和區(qū) 210A-210C、212A-212C、214A-214C、216A-216C、218、220A-220C、221、222、224A-224D、226以及228A-228B相似。與保護(hù)裝置200不同，保護(hù)裝置700的晶閘管區(qū)內(nèi)(例如，n_型有源區(qū)724D和P-型有源區(qū)721之間)不包括n-型有源區(qū)。而是，如圖7所示，晶閘管區(qū)包括部分地在P-型淺阱區(qū)724C上方形成以及部分地在n-型淺阱區(qū)716C上方形成的p-型有源區(qū)720D。阻擋區(qū)728設(shè)置在P-型淺阱區(qū)714C上，且在n_型有源區(qū)724D和p-型有源區(qū)720D之間。高導(dǎo)電材料層722設(shè)置在阻擋區(qū)728上，隔離層726被配置為將高導(dǎo)電區(qū)722隔離，如圖7所示。在一些實(shí)施中，高導(dǎo)電材料722可從p-型有源區(qū)720D除去以減少保護(hù)裝置700的漏電流。如圖7所示，可提供高導(dǎo)電材料層722并將其耦合至外部電流或電壓源(未示出)以進(jìn)一步控制保護(hù)裝置700的有效晶閘管的觸發(fā)電壓。
[0046]相對于保護(hù)裝置200、300、400、500和600而言，保護(hù)裝置700的晶閘管區(qū)的結(jié)構(gòu)變化使等效晶閘管的擊穿電壓發(fā)生了變化。保護(hù)裝置700的等效晶閘管的擊穿電壓可在約
3.5V至約13.5V的范圍內(nèi)(例如，約11V)，同時(shí)將反應(yīng)時(shí)間保持在約1.5ns至約4ns的范圍內(nèi)(例如，約1.8ns)。
[0047]圖8示出保護(hù)裝置100、200、300、400、500、600和700的等效電路圖。圖8中所示
等效電路圖僅是為了便于描述以上討論的保護(hù)裝置的操作，本領(lǐng)域的一個(gè)普通技術(shù)人員將認(rèn)識(shí)到圖2A-2D中圖示的結(jié)構(gòu)和圖3-7并不一定與為了描述保護(hù)裝置的功能而依賴的等效電路組件對應(yīng)。各個(gè)節(jié)點(diǎn)之間的連接可與節(jié)點(diǎn)之間的導(dǎo)電路徑對應(yīng)，包括通過電容耦合?？蓪⒈Ｗo(hù)裝置200的區(qū)和結(jié)構(gòu)作為實(shí)例參考來討論圖8中圖示的電路元件。然而，圖8示出的等效電路圖同樣地適用于保護(hù)裝置300、400、500、600和700。如以上所討論的那樣，保護(hù)裝置300、400、500、600和700的每一個(gè)包括等效晶閘管區(qū)內(nèi)的一些變化，從而使每一個(gè)保護(hù)裝置相應(yīng)的等效晶閘管的觸發(fā)電壓發(fā)生變化。
[0048]如圖8所示，晶閘管802包括耦合至雙向低壓輸入/輸出(IO)端子106的陽極801和耦合至低壓負(fù)電源端子110的陰極803。晶閘管802與至少分別包括n_型有源區(qū)224D、P-型淺阱區(qū)214C、n-型淺阱區(qū)216C、p_型有源區(qū)221的NPNP界面對應(yīng)，如以上參考圖2B所討論的那樣。如圖示，晶閘管802可被圖示為PNP雙極面結(jié)型晶體管804和NPN雙極面結(jié)型晶體管806。PNP雙極面結(jié)型晶體管804包括耦合至雙向低壓輸入/輸出(IO)端子106的發(fā)射極，耦合至陰極柵-極控制電阻器808的集電極，和耦合至NPN雙極晶體管806的基極。PNP雙極面結(jié)型晶體管804的基極耦合至NPN雙極面結(jié)型晶體管806的集電極。陰極-柵極控制電阻器808的第一端耦合至NPN雙極面結(jié)型晶體管806的基極(例如，晶閘管802的柵極)和PNP雙極晶體管804的集電極，陰極-柵極控制電阻器808的第二端耦合至低壓負(fù)電源端子110。
[0049]當(dāng)雙向低壓輸入/輸出(IO)端子106和低壓負(fù)電源端子110之間的電壓差小于NPN雙極晶體管806的集電極處的N-P阻擋結(jié)的擊穿電壓時(shí)，少量的漏電流可從雙向低壓輸入/輸出(IO)端子106經(jīng)晶閘管802流至低壓負(fù)電源端子110。然而，當(dāng)雙向低壓輸入/輸出(IO)端子106和低壓負(fù)電源端子110之間的電壓差超過與NPN雙極晶體管806的集電極處的N-P阻擋結(jié)的擊穿接近的擊穿(例如，“瞬態(tài)應(yīng)力條件過程中的觸發(fā)電壓”)Vt時(shí)，NPN雙極晶體管806將開始向前方傳導(dǎo)電流，如圖8中的電流I1所指示的方向。NPN雙極晶體管806的集電極將從PNP雙極晶體管804的基極獲取電流。結(jié)果，PNP雙極晶體管804也將開始傳導(dǎo)電流。反過來，PNP雙極晶體管804為NPN雙極晶體管806的基極提供電流，驅(qū)動(dòng)NPN雙極晶體管806進(jìn)一步進(jìn)入傳導(dǎo)模式。因此，一旦被觸發(fā)，PNP雙極晶體管804和NPN雙極晶體管806便處于高傳導(dǎo)再生反饋模式，只要雙向低壓輸入/輸出(IO)端子106和低壓負(fù)電源端子110之間的電壓差大于吸持電壓Vh或最小通態(tài)電壓(其由激活后嵌入的雙極裝置的相對增益限定)，高傳導(dǎo)再生反饋模式將被保持。晶閘管802會(huì)提供高電阻/低泄漏路徑，直到達(dá)到觸發(fā)電壓Vt條件，但是之后會(huì)為從雙向低壓輸入/輸出(IO)端子106向低壓負(fù)電源端子110的方向流動(dòng)的高強(qiáng)度電流提供低電阻路徑以在瞬態(tài)事件(比如，靜電放電事件)過程中保護(hù)雙向低壓輸入/輸出(IO)端子106。根據(jù)一些實(shí)施方案，對PNP雙極晶體管804和NPN雙極晶體管806的基極的控制進(jìn)一步提聞了設(shè)計(jì)的最優(yōu)化。例如，陰極-柵極控制電阻器808可被定制為在NPN雙極晶體管806的瞬態(tài)條件下調(diào)整擊穿電壓，如此陰極-柵極控制電阻器808的較高的電阻值將導(dǎo)致較低的觸發(fā)點(diǎn)。陰極-柵極電阻器808內(nèi)置到保護(hù)裝置中，且可基于保護(hù)裝置的實(shí)施來調(diào)整。在圖2B圖示的實(shí)施中，例如，陰極-柵極電阻器808的有效電阻是至少部分地基于P-型淺阱214C、p-型外延層208、p-型深井206、高壓P-型阱210C、P-型淺阱214B和p-型有源區(qū)220C提供的。增加區(qū)域之間的間隔可提供更高的電阻以及更低的NPN雙極晶體管806的擊穿，同時(shí)減小該電阻將提供更高的觸發(fā)電壓。例如，參考圖2B，可改變n-型有源區(qū)224D和p-型有源區(qū)220C之間的間隔以控制陰極-柵極電阻器808的有效電阻。通過調(diào)整陰極-柵極電阻器808的有效電阻，可相應(yīng)地調(diào)整保護(hù)裝置的操作條件，而無需外部控制組件。
[0050]例如，可通過改變橫向間隔來改變陰極-柵極控制電阻器808的電阻，如以上所指示的那樣。進(jìn)一步地，陰極-柵極電阻器808的電阻可通過改變摻雜區(qū)域的每一個(gè)的寬度來改變。例如，圖2B中的P-型深阱區(qū)206可具有約25iim的橫向間隔250 (對于小于0.18um的最小尺寸特征技術(shù)而言)，如圖2B所指示，且可以高達(dá)45 ii m (對于高達(dá)0.35 y m的最小尺寸特征技術(shù)而言)，例如對于0.18 iim的最小尺寸特征技術(shù)，可以是約34iim。類似地，也可改變分別在圖3-7中所示的橫向間隔350、450、550、650和750以調(diào)整相應(yīng)的陰極-柵極電阻器808的電阻。在一些實(shí)施中，陰極-柵極電阻器808的電阻可在約50歐姆至約500千歐姆之間變化。參考圖2B，例如通過改變高壓n-型阱212C的寬度可使電阻發(fā)生小的變化。例如，通過改變P-型外延層208的寬度可使電阻發(fā)生較大變化。陰極-柵極電阻器808的電阻可被設(shè)置為在操作過程中獲得所需的穩(wěn)定性以及針對特殊應(yīng)用所需的導(dǎo)通速度。
[0051]第一二極管812被配置為在雙向低壓輸入/輸出(IO)端子106和低壓負(fù)電源端子110之間提供反向傳導(dǎo)路徑。第一二極管812可作為保護(hù)裝置的內(nèi)置電氣組件，其至少部分地由具有不同導(dǎo)電類型的摻雜濃度的兩個(gè)區(qū)域之間的界面形成。例如，第一二極管812可至少部分地由高壓P-型阱210C (例如，第一二極管812陽極)和高壓n-型阱212C (例如，第一二極管812陰極)之間的界面形成，如以上參考圖2B所討論的。第一二極管812可具有在約15至約30V范圍內(nèi)的(例如，約20V)第一高反向擊穿，和約0.7V的第一二極管正向偏壓Vdi，如此當(dāng)(LV Vss)-(LV VIQ)>VD1時(shí)，第一二極管812被觸發(fā)向第一二極管812的正向方向(如圖8中的電流方向I2所指示的方向)傳導(dǎo)電流。
[0052]第二二極管814被配置為在雙向低壓輸入/輸出(IO)端子106和低壓正電源端子104之間提供正向傳導(dǎo)路徑。第二二極管814可作為保護(hù)裝置的內(nèi)置電氣組件，其至少部分地由具有不同導(dǎo)電類型的摻雜濃度的兩個(gè)區(qū)域之間的界面形成。例如，第二二極管814可至少部分地由高壓P-型阱210B (例如，第二二極管814陽極)和高壓n-型阱212B (例如，第二二極管814陰極)之間的界面形成，如以上參考圖2B所討論的。第二二極管814可具有在約15至約30V范圍內(nèi)的(例如，約20V)第二二極管高反向擊穿，和約0.7V的第二二極管正向偏壓Vd2，如此當(dāng)電壓差(LV V10)-(LV VDD) >VD2時(shí)，第二二極管814被觸發(fā)向第二二極管814的正向方向(如圖8中的電流方向I3所指示的方向)傳導(dǎo)電流。
[0053]第三二極管816被配置為在低壓負(fù)電源端子110和低壓正電源端子104之間提供正向傳導(dǎo)路徑。第三二極管816可作為保護(hù)裝置的內(nèi)置電氣組件，其至少部分地由具有不同導(dǎo)電類型的摻雜濃度的兩個(gè)區(qū)域之間的界面形成。例如，第三二極管816可至少部分地由高壓P-型阱210C和高壓n-型阱212B之間的界面形成，如以上參考圖2B所討論的。第三二極管816可具有在約15至約30V范圍內(nèi)的(例如，約20V)的第三二極管高反向擊穿，和約0.7V的第三二極管正向偏壓Vd3，如此當(dāng)電壓差((LV Vss)-(LV VDD))>VD3時(shí)，第三二極管816被觸發(fā)向第三二極管816的正向方向(如圖8中的電流方向I4所指示的方向)傳導(dǎo)電流。
[0054]第四二極管818被配置為在高壓負(fù)電源端子108和低壓正電源端子104之間提供正向傳導(dǎo)路徑。第四二極管818可作為保護(hù)裝置的內(nèi)置電氣組件，其至少部分地由具有不同導(dǎo)電類型的摻雜濃度的兩個(gè)區(qū)域之間的界面形成。例如，第四二極管818可至少部分地由高壓P-型阱210A (例如，第四二極管818陽極)和高壓n-型阱212A (例如，第四二極管818陰極)之間的界面形成，如以上參考圖2B所討論的。第四二極管818可具有在約70至約120V范圍內(nèi)的(例如，對于60V過程為約100V)的高反向擊穿，和約0.8V的第四二極管正向偏壓Vd4，如此當(dāng)電壓差(HV Vss)-(LV VDD) >VD4時(shí)，第四二極管818被觸發(fā)向第四二極管818的正向方向(如圖8中的電流方向I5所指示的方向)傳導(dǎo)電流。第一二極管812、第二二極管814、第三二極管816和第四二極管818可稱作保護(hù)裝置的去耦組件，其被配置為對以上討論的相應(yīng)的電壓端子進(jìn)行去耦。
[0055]低電壓保護(hù)鉗820也可耦合至保護(hù)裝置且可被配置為起電源電流鉗的作用。低電壓保護(hù)鉗820可被被配置為向如圖8中的電流I6指示的正向方向傳導(dǎo)電流。在一些實(shí)施中，低電壓保護(hù)鉗820可被配置為在雙向低壓輸入/輸出端子106和電壓電源端子110以及104之間的應(yīng)力條件下，在低壓正電源端子104和低壓負(fù)電源端子110之間傳導(dǎo)電流的過程中提供低電阻。例如，在雙向低壓輸入/輸出端子106相對于低壓正電源端子104受到負(fù)應(yīng)力的情況下，電流從低壓正電源端子104經(jīng)低電壓保護(hù)鉗820被傳導(dǎo)至低壓負(fù)電源端子110，(例如，如圖8所示的電流16)，并且從低壓負(fù)電源端子110被傳導(dǎo)至雙向低壓輸入/輸出端子106 (例如，如圖8所示電流12)。如圖8所示，保護(hù)裝置被配置為提供所有必要的至高功率端子的內(nèi)置上行路徑和至低功率端子的下內(nèi)置行路徑。
[0056]如圖8所圖示的那樣，等效保護(hù)裝置還包括有效PNP雙極晶體管810。PNP雙極晶體管810包括耦合至低壓負(fù)電源端子110的發(fā)射極、耦合至低壓正電源端子104的基極和耦合至高壓負(fù)電源端子108的集電極。例如，參考圖2B，PNP雙極晶體管810可由深P-型阱206 (有效發(fā)射極)、n-型掩埋層204 (有效基極)和具有p-型摻雜濃度的襯底102 (有效集電極)形成。PNP雙極晶體管810被配置為提供低壓負(fù)電源端子110和高壓負(fù)電源端子108之間，以及低壓正電源端子104和高壓負(fù)電源端子108之間的隔離。
[0057]如圖8所圖示的那樣，且如以上參考圖3-7所討論的那樣，傳導(dǎo)路徑I1-16被置入單個(gè)結(jié)構(gòu)。該結(jié)構(gòu)包括與n-型掩埋層204和深P-型阱206對應(yīng)的雙深阱隔離區(qū)。結(jié)果，相對于傳統(tǒng)裝置而言，保護(hù)裝置的穩(wěn)固性提高，面積減小。
[0058]圖9A-9B圖示了保護(hù)裝置的性能特點(diǎn)的實(shí)例。圖示的實(shí)例可與以上討論的保護(hù)裝置100、200、300、400、500、600和700的性能對應(yīng)。為了便于理解，參考圖8的等效電路圖討論了這些性能特點(diǎn)。圖9A圖示了 TLP測試的實(shí)例，該實(shí)例示出了通過迫使電流脈沖(例如，具有約2ns上升時(shí)間的矩形IOOns電流脈沖)進(jìn)入保護(hù)裝置并測量雙向低壓輸入/輸出
(IO)端子106和低壓負(fù)電源端子110之間的為矩形脈沖寬度的約40%和約90%的區(qū)域內(nèi)的電壓差(例如，LV V10-LV Vss)獲得的電壓和電流測量。圖9A中所示的曲線圖包括ESD保護(hù)窗口 902，其與電路可能會(huì)遇到的瞬態(tài)事件的電壓電平對應(yīng)。操作區(qū)域904圖示了等于電路(例如，如以上參考圖1所討論的電路105)的LV V10-LV Vss之間的電壓差的工作區(qū)。如圖9A所示，對于超過晶閘管(例如，晶閘管802)的觸發(fā)電壓Vt的正電壓差(LV V10-LV Vss)，通過雙向低壓輸入/輸出(IO)端子106和低壓負(fù)電源端子110之間正向方向上(例如，如圖8所示的電流方向I1)增大的電流，較低的電壓差會(huì)發(fā)生急速返回效應(yīng)。對于超過第一二極管(例如，第一二極管812)的正向偏壓Vdi的負(fù)電壓差(LV V10-LV Vss)，雙向低壓輸入/輸出(10)端子106和低壓負(fù)電源端子110之間正向方向上(例如，如圖8所示的電流方向I2)增大的電流可基本保持該電壓差。
[0059]圖9B圖示了 TLP測試的實(shí)例，該實(shí)例示出了通過迫使電流脈沖(例如，具有約2ns上升時(shí)間的矩形IOOns電流脈沖)進(jìn)入保護(hù)裝置并測量雙向低壓輸入/輸出(IO)端子106和低壓正電源端子104之間的為矩形脈沖寬度的約40%和約90%的區(qū)域內(nèi)的電壓差(例如，LV V10-LV Vdd)獲得的電壓和電流測量。如圖9B所示，對于超過第二二極管(例如，第二二極管814)的正向偏壓Vd2的正電壓差(LV V10-LV VDD)，雙向低壓輸入/輸出(IO)端子106和低壓正電源端子104之間正向方向上(例如，如圖8所示的電流方向I3)增大的電流可基本保持該電壓差。對于超過第三二極管(例如，第三二極管816)的正向偏壓Vd3 (例如，0.7V)的負(fù)電壓差，雙向低壓輸入/輸出(IO)端子106和低壓正電源端子104之間的方向上(例如，如圖8所示的電流方向I4)增大的電流可基本保持該電壓差。該階段過程中的電流電平還部分地作為低壓正電源端子104和低壓負(fù)電源端子110之間的一個(gè)方向上(例如，如8圖所示的電流方向I6)的電源電流(例如，來自低電壓保護(hù)鉗820)的函數(shù)。
[0060]應(yīng)用
[0061]以上描述的實(shí)施可在通用輸入/輸出電路中實(shí)現(xiàn)保護(hù)。例如，以上描述的實(shí)施可與電路(其被配置為以第一級低壓基準(zhǔn)工作且包括被基本上低于低壓接口參考的負(fù)高壓偏壓的襯底)集成。
[0062]使用以上描述的方案的裝置可應(yīng)用到各種在惡劣的電氣環(huán)境中工作的高性能高速電子裝置和接口應(yīng)用程序中。電子裝置的實(shí)例可包括，但不局限于，消費(fèi)者電子產(chǎn)品、消費(fèi)者電子產(chǎn)品的部件、電子測試設(shè)備、穩(wěn)健性高的工業(yè)和汽車應(yīng)用等。電子裝置的實(shí)例還可包括光纖網(wǎng)絡(luò)或其它通信網(wǎng)絡(luò)的電路。消費(fèi)者電子產(chǎn)品可包括，但不局限于，汽車、車輛發(fā)動(dòng)機(jī)管理控制器、傳輸控制器、防抱死制動(dòng)系統(tǒng)控制器、便攜式攝像機(jī)、照相機(jī)、數(shù)碼相機(jī)、便攜式存儲(chǔ)芯片、多功能外圍裝置等。進(jìn)一步地，電子裝置可包括未成品，包括那些用于工業(yè)、醫(yī)學(xué)和汽車應(yīng)用的未成品。
[0063]以上描述和權(quán)利要求可能提及“連接”或“耦合”在一起的元件或特性。除非另外明確說明，否則此處所使用的“連接”指的是一個(gè)元件/特性直接或間接地連接至另一個(gè)元件/特性，且并不一定是機(jī)械上的連接。同樣地，除非另外明確說明，否此“耦合”指的是一個(gè)元件/特性直接或間接地耦合至另一個(gè)元件/特性，且并不一定是機(jī)械上的耦合。因此，盡管圖中示出的各種示意圖描繪了元件和組件的實(shí)例布置，但是實(shí)際的實(shí)施中可能出現(xiàn)附加中間元件、裝置、特性或組件(假設(shè)描繪的電路的功能不會(huì)受到不利影響)。
[0064]盡管已根據(jù)某些實(shí)施描述了本發(fā)明，但是對與本領(lǐng)域的普通技術(shù)人員而言很明顯的其它實(shí)施，包括未提供此處陳述的所有特性和優(yōu)點(diǎn)的實(shí)施，也在本發(fā)明的范圍內(nèi)。此外，可結(jié)合以上描述的各種實(shí)施以提供其它實(shí)施。此外，也可將文中示出的一個(gè)實(shí)施的某些特性并入其它實(shí)施。因此，本發(fā)明的范圍僅參照附加權(quán)利要求書來限定。
【權(quán)利要求】
1.一種設(shè)備，包括: 第一導(dǎo)電類型(312)的襯底(202)； 設(shè)置在與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的襯底(202)上的第一隔離區(qū)(204)； 設(shè)置在所述第一導(dǎo)電類型的第一隔離區(qū)(204)上的第二隔離區(qū)(206)； 設(shè)置在第一導(dǎo)電類型的襯底(202)上的外延層(208)； 設(shè)置在所述外延層(208)上的晶閘管區(qū)，所述晶閘管區(qū)包括晶閘管柵極區(qū)(220D)、晶閘管陽極區(qū)(221/216C)、晶閘管陰極區(qū)(224D/214C)和晶閘管陰極-柵極電阻控制區(qū)(206-210C-214B-220C)； 所述晶閘管陽極區(qū)(221)耦合至輸入/輸出電壓端子(106)， 所述晶閘管陰極區(qū)和所述陰極-柵極電阻控制區(qū)耦合至第一電壓源端子(110)， 第一去耦組件(812)區(qū)(210(:、2148、220(:、212(:、2168、2240，其包括至少部分地與第一去耦組件陰極區(qū)(212C、216B、224C)鄰接的第一去耦組件陽極區(qū)(210C、214B、220C)，其中，所述第一去耦組件陽極區(qū)(210C、214B、220C)耦合至所述第一電壓源端子(110)，且其中，所述第一去耦組件陰極區(qū)(212C、216B、224C)耦合至所述輸入/輸出電壓端子(106)；和 第二去耦組件(816)區(qū)，其包括至少部分地與第二去耦組件陰極區(qū)(212B、216A、224B)鄰接的第二去耦組件陽極區(qū)(210C、214B、220C)，其中，所述第二去耦組件陽極區(qū)(210C、214B.220C)耦合至所述第`一電壓源端子(110)，且其中，所述第二去耦組件陰極區(qū)(212B、216A、224B)耦合至第二電壓源端子(104)。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述晶閘管陽極區(qū)包括晶閘管陽極有源區(qū)(221)，且其中，所述晶閘管區(qū)還包括多個(gè)設(shè)置在晶閘管陽極有源區(qū)(221)和所述晶閘管陰極區(qū)(214C、224D)之間的阻擋區(qū)(228A、228B、224E)。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其還包括: 第三隔離去耦組件(814)區(qū)，其包括至少部分地沿第三去耦組件陰極區(qū)(212B、216A、224B)的第一表面鄰接的第三去耦組件陽極區(qū)(210B、214A、220B)，其中，所述第三去耦組件陽極區(qū)(210B、214A、220B)耦合至所述輸入/輸出電壓端子(106)，且其中，所述第三去耦組件陰極區(qū)(212B、216A、224B)耦合至所述第三電壓源端子(104)。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其還包括: 第四去耦組件(818)區(qū)，其包括第四去耦組件陽極區(qū)(210A、220A)和第四去耦組件陰極區(qū)(212A、224A)，其中，所述第四去耦組件陽極區(qū)(210A、220A)耦合至第四電壓源端子(108)，且其中，所述第四去耦組件陰極區(qū)(212A、224A)至少部分地與所述第三去耦組件陽極區(qū)(210B、214A、220B)的第二表面鄰接，所述第四去耦陰極區(qū)耦合至所述第三電壓源端子(104)。
5.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第一導(dǎo)電類型包括P-型摻雜濃度，且其中，所述第二導(dǎo)電類型包括n-型摻雜濃度。
6.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第一隔離區(qū)(204)和所述第二隔離區(qū)(206)被配置為提供所述襯底和所述保護(hù)裝置的有源區(qū)之間的隔離。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第一去耦組件包括第一二極管(812)，所述第二去耦組件包括第二二極管(816)。
8.根據(jù)權(quán)利要求1所述的設(shè)備，其還包括設(shè)置在所述襯底(202)上的多個(gè)第一阱區(qū)(210A-210C、212A-212C)和設(shè)置在所述多個(gè)第一阱區(qū)上的多個(gè)第二阱區(qū)(214A-214C、216A-216C)，所述多個(gè)第一阱區(qū)(210A-210C、212A-212C)具有第一摻雜濃度，所述多個(gè)第二阱區(qū)(214A-214C、216A-216C)具有高于所述第一摻雜濃度的第二摻雜濃度。
9.根據(jù)權(quán)利要求8所述的設(shè)備，其還包括設(shè)置在所述多個(gè)第二阱區(qū)(214A-214C、216A-216C)上的多個(gè)有源區(qū)(220A-220D、221、224A-223E)，所述多個(gè)有源區(qū)(220A-220D、22U224A-223E)具有高于所述第二摻雜濃度的第三摻雜濃度。
10.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述晶閘管柵極區(qū)被配置為電浮動(dòng)。
11.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述晶閘管區(qū)包括: 具有第一摻雜濃度的第二導(dǎo)電類型的晶閘管阱區(qū)(216C)； 設(shè)置在所述晶閘管阱區(qū)(216C)上的晶閘管有源區(qū)(224E)，所述第一晶閘管有源區(qū)(224E)具有第二摻雜濃度的所述第二導(dǎo)電類型，所述第二摻雜濃度大于所述第一摻雜濃度， 其中，所述晶閘管柵極區(qū)(220D)至少部分地設(shè)置在所述晶閘管阱區(qū)(216C)上，所述晶閘管柵極區(qū)(220D)具有所述第二摻雜濃度的所述第一導(dǎo)電類型。
12.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述晶閘管區(qū)包括: 具有第一摻雜濃度的所述第二導(dǎo)電類型的晶閘管阱區(qū)(316C、416C)； 至少部分地設(shè)置在所述晶閘管阱`區(qū)(316C、416C)上的晶閘管有源區(qū)(324E、424E)，所述晶閘管有源區(qū)(324E、424E)具有第二摻雜濃度的所述第二導(dǎo)電類型，所述第二摻雜濃度大于所述第一摻雜濃度。
13.根據(jù)權(quán)利要求12所述的設(shè)備，其還包括設(shè)置在所述晶閘管有源區(qū)(324E)上的高導(dǎo)電材料層(322)。
14.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述晶閘管區(qū)包括具有第一摻雜濃度的所述第二導(dǎo)電類型的晶閘管阱區(qū)(516C)，其中，所述晶閘管陽極區(qū)(521)設(shè)置在所述晶閘管阱區(qū)(516C)的第一區(qū)域上，且其中，阻擋區(qū)(528)設(shè)置在晶閘管阱區(qū)(516C)的與所述第一區(qū)域不同的第二區(qū)域上。
15.根據(jù)權(quán)利要求14所述的設(shè)備，其中，所述阻擋區(qū)(528)包括低電阻多晶硅材料。
16.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述晶閘管區(qū)包括具有第一摻雜濃度的所述第二導(dǎo)電類型的晶閘管阱區(qū)(616C)，其中，所述晶閘管陽極區(qū)(621)設(shè)置在所述晶閘管阱區(qū)(616C)的第一區(qū)域上，且其中，阻擋和隔離區(qū)(618)設(shè)置在晶閘管柵極阱區(qū)(616C)的與所述第一區(qū)域不同的第二區(qū)域上。
17.根據(jù)權(quán)利要求16所述的設(shè)備，其中，所述阻擋和隔離區(qū)(618)包括介電材料。
18.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述晶閘管區(qū)包括: 具有第一摻雜濃度的所述第二導(dǎo)電類型的晶閘管阱區(qū)(716C)； 其中，所述晶閘管柵極區(qū)(720D)至少部分地設(shè)置在所述晶閘管阱區(qū)(716C)上方，所述晶閘管柵極區(qū)(720D)具有第二摻雜濃度的所述第一導(dǎo)電類型，所述第二摻雜濃度大于所述第一摻雜濃度。
19.一種設(shè)備,包括:第一導(dǎo)電類型(312)的襯底(202)； 在與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的襯底(202)上方的第一隔離區(qū)(204)； 在所述第一導(dǎo)電類型的所述第一隔離區(qū)(204)上方的第二隔離區(qū)(206)； 在所述第一導(dǎo)電類型的所述第二隔離區(qū)(206)上方的外延層(208)； 晶閘管(802)，其具有耦合至輸入/輸出電壓端子(106)的陽極(801)和耦合至第一電壓源端子(110)的陰極； 耦合至所述第一電壓源端子(110)的晶閘管陰極-柵極控制區(qū)(206-210C-214B-220C、808)； 第一二極管(812)，其具有耦合至所述第一電壓源端子(110)的陽極和耦合至所述輸入/輸出電壓端子(106)的陰極；和 第二二極管(816)，其具有耦合至所述第一電壓源端子(110)的陽極和耦合至所述第二電壓源端子(104)的陰極； 其中，所述晶閘管(802)、所述第一二極管(812)和所述第二二極管(816)的每一個(gè)均至少部分地在所述第二隔離區(qū)(206)的表面上形成。
20.根據(jù)權(quán)利要求19所述的設(shè)備，其還包括具有耦合至所述輸入/輸出電壓端子(106)的陽極和耦合至所述第二電壓源端子(104)的陰極的第三二極管(814)。
21.根據(jù)權(quán)利要求19所述的設(shè)備，其還包括具有耦合至第三電壓源端子(108)的陽極和耦合至所述第二電壓源端子(104)的陰極的第四二極管(818)。
22.根據(jù)權(quán)利要求19所述的設(shè)備，其中，所述第一電壓源端子具有第一極性的第一電壓源電平，且其中，所述第二電壓源端子具有與所述第一極性不同的第二極性的第二電壓源電平。
23.根據(jù)權(quán)利要求19所述的設(shè)備，其中，所述晶閘管陰極-柵極控制區(qū)具有至少部分地基于所述第二隔離區(qū)的尺寸的有效電阻。
【文檔編號】H01L27/02GK103489861SQ201310224819
【公開日】2014年1月1日 申請日期:2013年6月7日 優(yōu)先權(quán)日:2012年6月8日
【發(fā)明者】J·A·薩塞多 申請人:美國亞德諾半導(dǎo)體公司