晶體管及其形成方法
【專利摘要】一種晶體管及其形成方法，其中，晶體管的形成方法包括：提供襯底，所述襯底具有第一區(qū)域，在第一區(qū)域表面形成第一柵極結(jié)構(gòu)；在所述第一區(qū)域的襯底表面形成半導(dǎo)體層，所述半導(dǎo)體層覆蓋部分第一柵極結(jié)構(gòu)的側(cè)壁，且所述半導(dǎo)體層表面低于第一柵極結(jié)構(gòu)的頂部表面；在所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)形成第一開口，所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)的底部；在所述第一開口內(nèi)形成第一應(yīng)力層。所述晶體管的形成方法易于在工藝中集成，能夠簡(jiǎn)化制造工藝。
【專利說明】晶體管及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種晶體管及其形成方法。

【背景技術(shù)】
[0002]晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，隨著半導(dǎo)體器件的元件密度和集成度的提高，晶體管的柵極尺寸變得比以往更短；然而，晶體管的柵極尺寸變短會(huì)使晶體管產(chǎn)生短溝道效應(yīng)，進(jìn)而產(chǎn)生漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。目前，現(xiàn)有技術(shù)主要通過提聞晶體管溝道區(qū)的應(yīng)力，以提聞?shì)d流子遷移率，進(jìn)而提聞晶體管的驅(qū)動(dòng)電流，減少晶體管中的漏電流。
[0003]現(xiàn)有技術(shù)提高晶體管溝道區(qū)的應(yīng)力的方法為，在晶體管的源/漏區(qū)形成應(yīng)力層，其中，PMOS晶體管的應(yīng)力層的材料為硅鍺(SiGe)，硅和硅鍺之間因晶格失配形成的壓應(yīng)力，從而提高PMOS晶體管的性能；NM0S晶體管的應(yīng)力層的材料為碳化硅(SiC)，硅和碳化硅之間因晶格失配形成的拉應(yīng)力，從而提高NMOS晶體管的性能。
[0004]現(xiàn)有技術(shù)具有應(yīng)力層的晶體管形成過程的剖面結(jié)構(gòu)示意圖，如圖1至圖3所示，包括:
[0005]請(qǐng)參考圖1，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10表面具有柵極結(jié)構(gòu)11，在半導(dǎo)體襯底10和柵極結(jié)構(gòu)11表面形成掩膜層14。
[0006]請(qǐng)參考圖2，以掩膜層14為掩膜，在所述柵極結(jié)構(gòu)11兩側(cè)的半導(dǎo)體襯底10內(nèi)形成開口 12，所述開口 12的側(cè)壁與半導(dǎo)體襯底10的表面構(gòu)成“ Σ ”(西格瑪，Sigma)形，且所述“Σ”形的頂角向柵極結(jié)構(gòu)11延伸。
[0007]請(qǐng)參考圖3，在所述開口 12內(nèi)形成應(yīng)力層13，所述應(yīng)力層13的材料為硅鍺或碳化硅。
[0008]然而，由于在現(xiàn)有技術(shù)中，PMOS晶體管和NMOS晶體管的溝道區(qū)所需的應(yīng)力不同，當(dāng)集成電路或半導(dǎo)體器件中需要同時(shí)具有PMOS晶體管和NMOS晶體管時(shí)，需要采用不同工藝分別使PMOS晶體管和NMOS晶體管的溝道區(qū)具有不同的應(yīng)力層，使集成電路或半導(dǎo)體器件的制造工藝復(fù)雜。


【發(fā)明內(nèi)容】

[0009]本發(fā)明解決的問題是提供一種晶體管及其形成方法，使具有應(yīng)力層、且導(dǎo)電類型不同的晶體管形成工藝能夠集成，簡(jiǎn)化集成電路或半導(dǎo)體器件的制造工藝。
[0010]為解決上述問題，本發(fā)明提供一種晶體管的形成方法，包括:提供襯底，所述襯底具有第一區(qū)域，在第一區(qū)域表面形成第一柵極結(jié)構(gòu)；在所述第一區(qū)域的襯底表面形成半導(dǎo)體層，所述半導(dǎo)體層覆蓋部分第一柵極結(jié)構(gòu)的側(cè)壁，且所述半導(dǎo)體層表面低于第一柵極結(jié)構(gòu)的頂部表面；在所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)形成第一開口，所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)的底部；在所述第一開口內(nèi)形成第一應(yīng)力層。
[0011]可選的，在形成第一柵極結(jié)構(gòu)之前，所述第一區(qū)域襯底表面低于第一區(qū)域以外的襯底表面。
[0012]可選的，還包括:在形成第一柵極結(jié)構(gòu)之前，回刻蝕所述第一區(qū)域的襯底，使第一區(qū)域的襯底表面低于第一區(qū)域以外的襯底表面。
[0013]可選的，所述第一開口的側(cè)壁與半導(dǎo)體層表面構(gòu)成“ Σ ”形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)延伸。
[0014]可選的，所述第一開口的形成工藝為:在襯底、半導(dǎo)體層和第一柵極結(jié)構(gòu)表面形成第一掩膜層，所述第一掩膜層暴露出第一柵極結(jié)構(gòu)兩側(cè)部分半導(dǎo)體層表面；以所述第一掩膜層為掩膜，采用各向異性干法刻蝕工藝刻蝕所述半導(dǎo)體層，形成第一開口，所述第一開口的側(cè)壁與半導(dǎo)體層表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述第一開口的側(cè)壁和底部表面，使第一開口的側(cè)壁與半導(dǎo)體層表面呈“ Σ ”形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)延伸；之后去除所述第一掩膜層。
[0015]可選的，所述第一柵極結(jié)構(gòu)包括:位于襯底表面的第一柵介質(zhì)層、位于第一柵介質(zhì)層表面的第一柵電極層、以及位于第一柵介質(zhì)層和第一柵電極層兩側(cè)的第一側(cè)墻。
[0016]可選的，所述第一區(qū)域用于形成NMOS晶體管，所述第一應(yīng)力層的材料為硅鍺。
[0017]可選的，所述第一區(qū)域用于形成PMOS晶體管，所述第一應(yīng)力層的材料為碳化硅。
[0018]可選的，還包括:所述襯底還具有第二區(qū)域，在第二區(qū)域表面形成第二柵極結(jié)構(gòu)；在形成第一開口時(shí)，在所述第二柵極結(jié)構(gòu)兩側(cè)的第二區(qū)域襯底內(nèi)形成第二開口 ；在形成第一應(yīng)力層時(shí)，在所述第二開口內(nèi)形成第二應(yīng)力層，所述第二應(yīng)力層的材料與第一應(yīng)力層的材料相同。
[0019]可選的，在形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之前，所述第一區(qū)域襯底表面低于第二區(qū)域襯底表面。
[0020]可選的，還包括:在形成第一柵極結(jié)構(gòu)之前，回刻蝕所述第一區(qū)域的襯底，使第一區(qū)域的襯底表面低于第二區(qū)域襯底表面。
[0021]可選的，所述第二開口的側(cè)壁與襯底表面構(gòu)成“Σ”形，且所述第二開口側(cè)壁的頂角向第二柵極結(jié)構(gòu)延伸。
[0022]可選的，所述第一開口和第二開口的形成工藝為:在襯底、半導(dǎo)體層、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)表面形成第二掩膜層，所述第二掩膜層暴露出需要形成第一開口和第二開口的對(duì)應(yīng)位置；以所述第二掩膜層為掩膜，采用各向異性干法刻蝕工藝刻蝕所述襯底，在第一柵極結(jié)構(gòu)兩側(cè)形成第一開口，在第二柵極結(jié)構(gòu)兩側(cè)形成第二開口，所述第一開口和第二開口的側(cè)壁與襯底表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述第一開口和第二開口的側(cè)壁和底部表面，使第一開口和第二開口的側(cè)壁與襯底表面呈“ Σ ”形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)延伸，所述第二開口側(cè)壁的頂角向第二柵極結(jié)構(gòu)延伸；之后去除所述第二掩膜層。
[0023]可選的，所述第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)在相同的工藝步驟中形成，所述第一柵極結(jié)構(gòu)包括:位于襯底表面的第一柵介質(zhì)層、位于第一柵介質(zhì)層表面的第一柵電極層、以及位于第一柵介質(zhì)層和第一柵電極層兩側(cè)的第一側(cè)墻，所述第二柵極結(jié)構(gòu)包括:位于襯底表面的第二柵介質(zhì)層、位于第二柵介質(zhì)層表面的第二柵電極層、以及位于第二柵介質(zhì)層和第二柵電極層兩側(cè)的第二側(cè)墻。
[0024]可選的，所述第一區(qū)域用于形成NMOS晶體管，所述第二區(qū)域用于形成PMOS晶體管，所述第一應(yīng)力層和第二應(yīng)力層的材料為硅鍺。
[0025]可選的，所述第一區(qū)域用于形成PMOS晶體管，所述第二區(qū)域用于形成NMOS晶體管，所述第一應(yīng)力層和第二應(yīng)力層的材料為碳化硅。
[0026]可選的，所述襯底為單晶硅襯底或所述絕緣體上硅襯底，所述半導(dǎo)體層的材料為硅，所述半導(dǎo)體層的厚度為150納米?250納米，所述半導(dǎo)體層的形成工藝為選擇性外延沉積工藝，所述襯底和半導(dǎo)體層表面的晶向?yàn)椤?00〉，所述第一應(yīng)力層的材料為硅鍺或碳化硅。
[0027]相應(yīng)的，本發(fā)明還提供一種采用上述任一項(xiàng)方法所形成的晶體管，其特征在于，包括:襯底，所述襯底具有第一區(qū)域；位于第一區(qū)域表面的第一柵極結(jié)構(gòu)；位于所述第一區(qū)域的襯底表面的半導(dǎo)體層，所述半導(dǎo)體層覆蓋部分第一柵極結(jié)構(gòu)的側(cè)壁，且所述半導(dǎo)體層表面低于第一柵極結(jié)構(gòu)的頂部表面；位于所述第一柵極結(jié)構(gòu)兩側(cè)的第一區(qū)域襯底內(nèi)的第一開口，所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)的底部；位于所述第一開口內(nèi)的第一應(yīng)力層。
[0028]可選的，還包括:所述襯底還具有第二區(qū)域；位于第二區(qū)域表面的第二柵極結(jié)構(gòu)；位于所述第二柵極結(jié)構(gòu)兩側(cè)的第二區(qū)域襯底內(nèi)的第二開口 ；位于所述第二開口內(nèi)的第二應(yīng)力層，所述第二應(yīng)力層的材料與第一應(yīng)力層的材料相同。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0030]在形成第一柵極結(jié)構(gòu)之后，在第一區(qū)域的襯底表面形成半導(dǎo)體層，在所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)形成第一應(yīng)力層，且所述第一應(yīng)力層的底部等于或高于第一柵極結(jié)構(gòu)的底部。所述第一應(yīng)力層能夠向第一柵極結(jié)構(gòu)施加水平方向上的拉應(yīng)力或壓應(yīng)力；由于反作用力的影響，位于所述第一應(yīng)力層下方的溝道區(qū)也能夠獲得應(yīng)力，且所述應(yīng)力與第一應(yīng)力層所施加的水平方向上的應(yīng)力方向相反。由于導(dǎo)電類型相反的晶體管溝道區(qū)所需的應(yīng)力相反，當(dāng)襯底的其他區(qū)域表面具有其他的柵極結(jié)構(gòu)，并在半導(dǎo)體層內(nèi)形成第一應(yīng)力層的同時(shí)，在其他柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成材料相同的應(yīng)力層；則第一柵極結(jié)構(gòu)和其他柵極結(jié)構(gòu)下方的溝道區(qū)獲得的應(yīng)力方向相反，能夠滿足不同導(dǎo)電類型的晶體管的溝道區(qū)對(duì)于應(yīng)力的需求。因此，所述晶體管的形成工藝易于集成在半導(dǎo)體器件或集成電路的制造過程中，而且工藝簡(jiǎn)化、節(jié)省成本。
[0031]進(jìn)一步，襯底還具有第二區(qū)域，所述第二區(qū)域表面具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)和第一柵極結(jié)構(gòu)用于構(gòu)成導(dǎo)電類型相反的晶體管。在半導(dǎo)體層內(nèi)形成第一應(yīng)力層的同時(shí)，在第二柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成第二應(yīng)力層，且第一應(yīng)力層和第二應(yīng)力層材料相同，使第二柵極結(jié)構(gòu)下方的溝道區(qū)和第一柵極結(jié)構(gòu)下方的溝道區(qū)獲得的應(yīng)力方向相反，能夠滿足相反導(dǎo)電類型晶體管對(duì)于溝道區(qū)的應(yīng)力需求，而且所述第一應(yīng)力層和第二應(yīng)力層同時(shí)形成，制造工藝得以簡(jiǎn)化。
[0032]在第一柵極結(jié)構(gòu)兩側(cè)的襯底表面具有半導(dǎo)體層，且所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)具有第一應(yīng)力層，所述第一應(yīng)力層的底部等于或高于第一柵極結(jié)構(gòu)的底部；所述第一應(yīng)力層向第一柵極結(jié)構(gòu)施加水平方向上的應(yīng)力，又由于反作用力的影響，位于第一柵極結(jié)構(gòu)下方的溝道區(qū)獲得與第一應(yīng)力層所施加的應(yīng)力方向相反的應(yīng)力。所述溝道區(qū)具有應(yīng)力的晶體管結(jié)構(gòu)簡(jiǎn)單，易于在各類半導(dǎo)體器件或集成電路中集成，應(yīng)用范圍更廣泛。
[0033]進(jìn)一步的，襯底還具有第二區(qū)域，所述第二區(qū)域表面具有第二柵極結(jié)構(gòu)，且第二柵極結(jié)構(gòu)和第一柵極結(jié)構(gòu)構(gòu)成的晶體管導(dǎo)電類型相反，第二柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)具有第二應(yīng)力層，且第一應(yīng)力層和第二應(yīng)力層材料相同，從而第二柵極結(jié)構(gòu)下方的溝道區(qū)與第一柵極結(jié)構(gòu)下方的溝道區(qū)所獲得的應(yīng)力方向相反，能夠滿足相反導(dǎo)電類型的晶體管的應(yīng)力需求，使所述晶體管易于集成于半導(dǎo)體器件或集成電路中，應(yīng)用范圍廣泛。

【專利附圖】

【附圖說明】
[0034]圖1至圖3是現(xiàn)有技術(shù)具有應(yīng)力層的晶體管形成過程的剖面結(jié)構(gòu)示意圖；
[0035]圖4至圖6是本發(fā)明的第一實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖；
[0036]圖7至圖10是本發(fā)明的第二實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0037]如【背景技術(shù)】所述，PMOS晶體管和NMOS晶體管的溝道區(qū)所需的應(yīng)力相反，形成具有相反應(yīng)力的溝道區(qū)工藝不同，從而使集成電路或半導(dǎo)體器件的制造工藝復(fù)雜。
[0038]在一實(shí)施例中，當(dāng)需要在同一半導(dǎo)體襯底表面形成PMOS晶體管和NMOS晶體管，且PMOS晶體管和NMOS晶體管的溝道區(qū)需要具有不同的應(yīng)力時(shí)，具體的工藝過程如下:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有PMOS區(qū)域和NMOS區(qū)域，所述PMOS區(qū)域表面形成有PMOS柵極結(jié)構(gòu)，所述NMOS區(qū)域表面形成有NMOS柵極結(jié)構(gòu)；之后采用如圖1至圖3所示的工藝過程，在半導(dǎo)體襯底、PMOS柵極結(jié)構(gòu)和NMOS柵極結(jié)構(gòu)表面形成第一掩膜層，所述第一掩膜層暴露出PMOS柵極結(jié)構(gòu)兩側(cè)需要形成應(yīng)力層的半導(dǎo)體襯底表面；以所述第一掩膜層為掩膜，刻蝕PMOS柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底以形成第一開口 ；采用選擇性外延沉積工藝在所述第一開口內(nèi)形成硅鍺應(yīng)力層。在形成硅鍺應(yīng)力層之后，去除第一掩膜層。
[0039]再重復(fù)上述相同工藝步驟，在半導(dǎo)體襯底、PMOS柵極結(jié)構(gòu)和NMOS柵極結(jié)構(gòu)表面形成第二掩膜層，所述第二掩膜層暴露出NMOS柵極結(jié)構(gòu)兩側(cè)需要形成應(yīng)力層的半導(dǎo)體襯底表面；以所述第二掩膜層為掩膜，在NMOS柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第二開口 ；采用選擇性外延沉積工藝在所述第二開口內(nèi)形成碳化硅應(yīng)力層。此外，也可以采用其他應(yīng)力技術(shù)，使NMOS晶體管的溝道區(qū)具有拉應(yīng)力，例如在NMOS區(qū)域的半導(dǎo)體襯底表面和NMOS柵極結(jié)構(gòu)的表面形成應(yīng)力氮化硅層，所述應(yīng)力氮化硅層能夠向半導(dǎo)體襯底提供拉應(yīng)力。
[0040]如上述工藝過程所述，當(dāng)需要同一半導(dǎo)體襯底表面的PMOS晶體管和NMOS晶體管溝道區(qū)具有不同應(yīng)力時(shí)，由于PMOS晶體管和NMOS晶體管的溝道區(qū)所需的應(yīng)力相反，使PMOS晶體管和NMOS晶體管的溝道區(qū)具有應(yīng)力的工藝不同，需要分別以不同的工藝步驟分別使PMOS晶體管和NMOS晶體管的溝道區(qū)具有應(yīng)力，導(dǎo)致半導(dǎo)體器件或集成電路的工藝步驟復(fù)雜，不利于降低成本和節(jié)省工藝時(shí)間。
[0041]經(jīng)過本發(fā)明的發(fā)明人進(jìn)一步研究，在襯底表面形成第一柵極結(jié)構(gòu)之后，以第一柵極結(jié)構(gòu)為掩膜，在第一區(qū)域的襯底表面形成半導(dǎo)體層；在所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)形成第一應(yīng)力層，且所述第一應(yīng)力層的底部等于或高于第一柵極結(jié)構(gòu)的底部。所述第一應(yīng)力層能夠向第一柵極結(jié)構(gòu)施加水平方向上的拉應(yīng)力或壓應(yīng)力；由于反作用力的影響，位于第一柵極結(jié)構(gòu)下方的溝道區(qū)能夠獲得應(yīng)力，且所述溝道區(qū)獲得的應(yīng)力與所述第一應(yīng)力層水平方向上施加的應(yīng)力方向相反。當(dāng)襯底的其他區(qū)域具有其他柵極結(jié)構(gòu)，并在其他柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)也形成第一應(yīng)力層，則其他柵極結(jié)構(gòu)下方的溝道區(qū)與第一柵極結(jié)構(gòu)下方的溝道區(qū)所獲得的應(yīng)力層相反，能夠滿足導(dǎo)電類型相反的晶體管溝道區(qū)的應(yīng)力需求，而且使不同導(dǎo)電類型的晶體管制造工藝得以集成，使工藝簡(jiǎn)化、成本降低。
[0042]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0043]第一實(shí)施例
[0044]圖4至圖6是本發(fā)明的第一實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。
[0045]請(qǐng)參考圖4，提供襯底200，所述襯底200具有第一區(qū)域I，在第一區(qū)域I表面形成第一柵極結(jié)構(gòu)201 ;在所述第一區(qū)域I的襯底200表面形成半導(dǎo)體層202，所述半導(dǎo)體層202覆蓋部分第一柵極結(jié)構(gòu)201的側(cè)壁，且所述半導(dǎo)體層202表面低于第一柵極結(jié)構(gòu)201的頂部表面。
[0046]所述襯底200為后續(xù)工藝提供工作平臺(tái)，所述襯底200為單晶硅襯底或絕緣體上硅(SOI)襯底。所述第一區(qū)域I與襯底200的其他區(qū)域通過淺溝槽隔離結(jié)構(gòu)(未標(biāo)記)進(jìn)行隔離。在本實(shí)施例中，所述襯底200表面的晶向?yàn)椤?00〉。需要說明的是，在形成半導(dǎo)體層202之前，在第一柵極結(jié)構(gòu)201兩側(cè)的襯底200內(nèi)注入P型離子或N型離子，以形成源區(qū)和漏區(qū)(未示出)。
[0047]所述第一柵極結(jié)構(gòu)201包括:位于襯底200表面的第一柵介質(zhì)層(未標(biāo)記)、位于第一柵介質(zhì)層表面的第一柵電極層(未標(biāo)記)、以及位于第一柵介質(zhì)層和第一柵電極層兩側(cè)的第一側(cè)墻(未標(biāo)記)。所述第一側(cè)墻的材料為氧化硅、氮化硅或氧化硅和氮化硅的組合；在一實(shí)施例中，所述第一柵介質(zhì)層的材料為氧化娃，所述第一柵電極層的材料為多晶娃；在另一實(shí)施例中，所述第一柵介質(zhì)層的材料為高K介質(zhì)材料，所述第一柵電極層的材料為金屬，所述第一柵極結(jié)構(gòu)201用于形成高K金屬柵(HKMG,High-k Metal Gate)晶體管；當(dāng)所述第一柵介質(zhì)層的材料為高K介質(zhì)材料，所述第一柵電極層的材料為金屬時(shí)，所述第一柵極結(jié)構(gòu)采用后柵工藝(Gate Last Process)形成，因此在當(dāng)前步驟時(shí)，所述第一柵介質(zhì)層和第一柵電極層的空間位置由偽柵極層占據(jù)，所述偽柵極層的材料為多晶硅，所述偽柵極層和襯底200之間還能夠具有氧化硅層進(jìn)行隔離。后續(xù)在形成源區(qū)和漏區(qū)之后，去除偽柵極層并形成第一柵介質(zhì)層和第一柵電極層。
[0048]所述半導(dǎo)體層202的形成工藝為:在襯底200表面形成第四掩膜層210，所述第四掩膜層210暴露出第一區(qū)域I的襯底200表面和第一柵極結(jié)構(gòu)201，所述第四掩膜層210為光刻膠層、氮化硅層或氧化硅層；以所述第四掩膜層210為掩膜在第一區(qū)域I的襯底300表面外延半導(dǎo)體層202，所述半導(dǎo)體層202的厚度為150納米?250納米。所述第一柵極結(jié)構(gòu)201兩側(cè)的半導(dǎo)體層202內(nèi)后續(xù)形成第一應(yīng)力層，所述第一應(yīng)力層能夠向第一柵極結(jié)構(gòu)201施加某一水平方向的應(yīng)力，由于反作用力的作用，位于第一應(yīng)力層下方的襯底200具有與該應(yīng)力方向相反的應(yīng)力，即位于第一柵極結(jié)構(gòu)201下方的溝道區(qū)內(nèi)獲得與第一應(yīng)力層所施加應(yīng)力方向相反的應(yīng)力；若在襯底200的其他區(qū)域內(nèi)具有晶體管，且所述晶體管導(dǎo)電類型與第一柵極結(jié)構(gòu)所構(gòu)成的晶體管導(dǎo)電類型相反，所述晶體管的溝道區(qū)需要第一應(yīng)力層所施加的應(yīng)力，則第一區(qū)域I的第一應(yīng)力層能夠與其他區(qū)域的第一應(yīng)力層同時(shí)形成，從而使制程工藝得以集成，簡(jiǎn)化了工藝步驟、節(jié)省成本。
[0049]所述半導(dǎo)體層202的材料為硅，所述半導(dǎo)體層202的形成工藝為選擇性外延沉積工藝，所述選擇性外延沉積工藝的溫度為500攝氏度?800攝氏度，氣壓為I托?100托，反應(yīng)氣體包括硅源氣體(SiH4或SiH2Cl2)、HCl和H2，所述硅源氣體的流量為I標(biāo)準(zhǔn)毫升每分鐘?1000標(biāo)準(zhǔn)暈升每分鐘，所述HCl的流量為I標(biāo)準(zhǔn)暈升每分鐘?1000標(biāo)準(zhǔn)暈升每分鐘，H2的流量為0.1標(biāo)準(zhǔn)升每分鐘?50標(biāo)準(zhǔn)升每分鐘。所述襯底200以及所形成的半導(dǎo)體層202表面的晶向?yàn)椤?00〉，后續(xù)在半導(dǎo)體層202內(nèi)形成開口之后，能夠通過各向異性的濕法刻蝕工藝使開口的側(cè)壁與半導(dǎo)體層表面呈“ Σ ”形，有利于使開口內(nèi)形成的第一應(yīng)力層到第一柵極結(jié)構(gòu)的距離更近，從而使第一柵極結(jié)構(gòu)下方的溝道區(qū)或得到反方向的應(yīng)力更大，進(jìn)一步提高溝道區(qū)內(nèi)的載流子遷移率。
[0050]需要說明的是，后續(xù)形成的第一應(yīng)力層采用外延工藝形成于開口內(nèi)，在一實(shí)施例中，為了使刻蝕形成于第一區(qū)域I和其他區(qū)域中的開口形貌均一，在形成第一柵極結(jié)構(gòu)201之前，回刻蝕所述第一區(qū)域I的襯底，使第一區(qū)域I的襯底200表面低于第一區(qū)域I以外的襯底200表面，則在第一區(qū)域I的襯底200表面形成半導(dǎo)體層202之后，半導(dǎo)體層202的表面能夠與襯底200其他區(qū)域的表面齊平，從而使后續(xù)的刻蝕形成開口的工藝更易于控制。
[0051]請(qǐng)參考圖5，在所述第一柵極結(jié)構(gòu)201兩側(cè)的半導(dǎo)體層202內(nèi)形成第一開口 203，所述第一開口 203的底部等于或高于第一柵極結(jié)構(gòu)201的底部。
[0052]所述第一開口 203用于形成第一應(yīng)力層，在本實(shí)施例中，所述第一開口 203的側(cè)壁與半導(dǎo)體層202表面構(gòu)成“ Σ ” (Sigma,西格瑪)形，且所述第一開口 203側(cè)壁的頂角向第一柵極結(jié)構(gòu)201延伸，形成于第一開口 203內(nèi)的第一應(yīng)力層到第一柵極結(jié)構(gòu)201的距離減小，使位于第一柵極結(jié)構(gòu)201下方的溝道區(qū)獲得的應(yīng)力增大，有利于提高載流子遷移率提高，使所形成的晶體管的性能提高。
[0053]在形成第一開口 203之前，去除第四掩膜層210 (如圖4所示)，所述第一開口 203的形成工藝為:在襯底200、半導(dǎo)體層202和第一柵極結(jié)構(gòu)201表面形成第一掩膜層204，所述第一掩膜層204暴露出第一柵極結(jié)構(gòu)201兩側(cè)部分半導(dǎo)體層202表面；以所述第一掩膜層204為掩膜，采用各向異性干法刻蝕工藝刻蝕所述半導(dǎo)體層202，形成第一開口 203，所述第一開口 203的側(cè)壁與半導(dǎo)體層202表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述第一開口 203的側(cè)壁和底部表面，使第一開口 203的側(cè)壁與半導(dǎo)體層202表面呈“Σ”形，且所述第一開口 203側(cè)壁的頂角向第一柵極結(jié)構(gòu)201延伸。
[0054]所述各向異性的干法刻蝕工藝為:刻蝕氣體包括氯氣、溴化氫或氯氣和溴化氫的混合氣體，溴化氫的流量為200標(biāo)準(zhǔn)毫升每分鐘?800標(biāo)準(zhǔn)毫升每分鐘，氯氣的流量為20標(biāo)準(zhǔn)暈升每分鐘?100標(biāo)準(zhǔn)暈升每分鐘，惰性氣體的流量為50標(biāo)準(zhǔn)暈升每分鐘?1000標(biāo)準(zhǔn)毫升每分鐘，刻蝕腔室的壓力為2毫托?200毫托，刻蝕時(shí)間為15秒?60秒。
[0055]所述各向異性的濕法刻蝕工藝為:刻蝕液包括堿性溶液，所述堿性溶液為氫氧化鉀(KOH)、氫氧化鈉(NaOH)、氫氧化鋰(L1H)、氨水(NH4OH)或四甲基氫氧化銨(TMAH)中的一種或多種組合。
[0056]在本實(shí)施例中，所述半導(dǎo)體層202的表面晶向?yàn)椤?00〉，各向異性的濕法刻蝕速率在垂直以及平行于半導(dǎo)體層202表面的方向上較快，而在晶向〈111〉的方向上，刻蝕速率最慢，能夠使第一開口 203的側(cè)壁與半導(dǎo)體層202表面呈“ Σ ”形。
[0057]而且，所述第一開口 203的底部等于或高于第一柵極結(jié)構(gòu)201的底部，后續(xù)形成于第一開口 203內(nèi)的第一應(yīng)力層能夠向第一柵極結(jié)構(gòu)201施加水平拉應(yīng)力或壓應(yīng)力，而位于第一開口 203下方的半導(dǎo)體層202或襯底200由于反作用力的影響而獲得與上述拉應(yīng)力或壓應(yīng)力方向相反的應(yīng)力；當(dāng)?shù)谝婚_口 203的底部等于或高于第一柵極結(jié)構(gòu)201的底部時(shí)，能夠使位于第一柵極結(jié)構(gòu)201下方的溝道區(qū)獲得與第一應(yīng)力層所施加應(yīng)力方向相反的應(yīng)力。
[0058]請(qǐng)參考圖6，在所述第一開口 203 (如圖5所示)內(nèi)形成第一應(yīng)力層205。
[0059]當(dāng)所述第一區(qū)域I用于形成NMOS晶體管時(shí)，所述第一應(yīng)力層205的材料為硅鍺，第一應(yīng)力層205向第一柵極結(jié)構(gòu)201施加壓應(yīng)力，第一柵極結(jié)構(gòu)201下方的溝道區(qū)內(nèi)獲得拉應(yīng)力；當(dāng)所述第一區(qū)域I用于形成PMOS晶體管，所述第一應(yīng)力層205的材料為碳化硅，第一應(yīng)力層205向第一柵極結(jié)構(gòu)201施加拉應(yīng)力，第一柵極結(jié)構(gòu)201下方的溝道區(qū)內(nèi)獲得壓應(yīng)力。
[0060]所述第一應(yīng)力層205的形成工藝為選擇性外延沉積工藝，所述選擇性外延沉積工藝的溫度為500攝氏度?800攝氏度，氣壓為I托?100托，沉積氣體包括硅源氣體(SiH4或SiH2Cl2)、以及鍺源氣體(GeH4)或碳源氣體(CH4XH3Cl或CH2Cl2),所述硅源氣體、鍺源氣體或碳源氣體的流量為I標(biāo)準(zhǔn)毫升/分鐘?1000標(biāo)準(zhǔn)毫升/分鐘；所述選擇性外延沉積工藝的氣體還包括HCl和H2，所述HCl的流量為I標(biāo)準(zhǔn)毫升/分鐘?1000標(biāo)準(zhǔn)毫升/分鐘，H2的流量為0.1標(biāo)準(zhǔn)升/分鐘?50標(biāo)準(zhǔn)升/分鐘。此外，還能夠在第一柵極結(jié)構(gòu)201兩側(cè)的第一應(yīng)力層或半導(dǎo)體層202內(nèi)形成摻雜區(qū)，且所述摻雜區(qū)內(nèi)的離子類型與源區(qū)和漏區(qū)內(nèi)摻雜離子的類型相同，以便對(duì)摻雜區(qū)施加偏壓能夠驅(qū)動(dòng)源區(qū)和漏區(qū)工作。
[0061]本實(shí)施例中，在第一區(qū)域的第一柵極結(jié)構(gòu)以外的襯底表面形成半導(dǎo)體層，在第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)形成第一應(yīng)力層，且所述第一應(yīng)力層的底部等于或高于第一柵極結(jié)構(gòu)的底部。所述第一應(yīng)力層能夠向第一柵極結(jié)構(gòu)施加水平方向上的拉應(yīng)力或壓應(yīng)力，又由于反作用力的影響，位于第一柵極結(jié)構(gòu)下方的溝道區(qū)獲得與第一應(yīng)力層所施加應(yīng)力方向相反的應(yīng)力。所述晶體管的形成工藝易于集成在半導(dǎo)體器件或集成電路的制造過程中，能夠簡(jiǎn)化工藝、節(jié)省成本。
[0062]相應(yīng)的，本實(shí)施例還提供一種晶體管，請(qǐng)繼續(xù)參考圖6,包括:襯底200,所述襯底具有第一區(qū)域I ;位于第一區(qū)域I表面的第一柵極結(jié)構(gòu)201 ;位于所述第一區(qū)域I的襯底200表面的半導(dǎo)體層202，所述半導(dǎo)體層202覆蓋部分第一柵極結(jié)構(gòu)201的側(cè)壁，且所述半導(dǎo)體層202表面低于第一柵極結(jié)構(gòu)201的頂部表面；位于所述第一柵極結(jié)構(gòu)201兩側(cè)的第一區(qū)域I襯底200內(nèi)的第一開口(未示出)，所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)201的底部；位于所述第一開口內(nèi)的第一應(yīng)力層205。
[0063]所述襯底200為單晶硅襯底或絕緣體上硅(SOI)襯底，所述襯底200表面的晶向?yàn)椤?00〉；所述第一柵極結(jié)構(gòu)201兩側(cè)的襯底200內(nèi)具有源區(qū)和漏區(qū)(未示出)。所述半導(dǎo)體層202的材料為硅，厚度為150納米?250納米。
[0064]所述第一柵極結(jié)構(gòu)201包括:位于襯底200表面的第一柵介質(zhì)層(未不出)、位于第一柵介質(zhì)層表面的第一柵電極層(未示出)、以及位于第一柵介質(zhì)層和第一柵電極層兩側(cè)的第一側(cè)墻(未示出)。所述第一側(cè)墻的材料為氧化硅、氮化硅或氧化硅和氮化硅的組合；在一實(shí)施例中，所述柵介質(zhì)層的材料為氧化娃，所述第一柵電極層的材料為多晶娃；在另一實(shí)施例中，所述柵介質(zhì)層的材料為高K介質(zhì)材料，所述第一柵電極層的材料為金屬。
[0065]本實(shí)施例中，第一區(qū)域I的襯底200表面與其他區(qū)域的襯底200表面齊平。在另一實(shí)施例中，第一區(qū)域I的襯底200表面低于第一區(qū)域I以外的襯底200表面,半導(dǎo)體層202的表面能夠與襯底200其他區(qū)域的表面齊平。
[0066]所述第一開口的側(cè)壁與半導(dǎo)體層202表面構(gòu)成“ Σ ”(Sigma，西格瑪)形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)201延伸，位于第一開口 203內(nèi)的第一應(yīng)力層205到第一柵極結(jié)構(gòu)201的距離減小，使位于第一柵極結(jié)構(gòu)201下方的溝道區(qū)獲得更大的應(yīng)力。
[0067]所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)201的底部，位于第一開口內(nèi)的第一應(yīng)力層205能夠向第一柵極結(jié)構(gòu)201施加水平拉應(yīng)力或壓應(yīng)力，而位于第一開口下方的半導(dǎo)體層202或襯底200由于反作用力的影響而獲得與上述拉應(yīng)力或壓應(yīng)力方向相反的應(yīng)力；當(dāng)?shù)谝婚_口 203的底部等于或高于第一柵極結(jié)構(gòu)201的底部時(shí)，能夠使位于第一柵極結(jié)構(gòu)201下方的溝道區(qū)獲得與第一應(yīng)力層所施加應(yīng)力方向相反的應(yīng)力。
[0068]當(dāng)所述第一區(qū)域I用于形成NMOS晶體管時(shí)，所述第一應(yīng)力層205的材料為硅鍺，第一應(yīng)力層205向第一柵極結(jié)構(gòu)201施加壓應(yīng)力，第一柵極結(jié)構(gòu)201下方的溝道區(qū)內(nèi)獲得拉應(yīng)力；當(dāng)所述第一區(qū)域I用于形成PMOS晶體管，所述第一應(yīng)力層205的材料為碳化硅，第一應(yīng)力層205向第一柵極結(jié)構(gòu)201施加拉應(yīng)力，第一柵極結(jié)構(gòu)201下方的溝道區(qū)內(nèi)獲得壓應(yīng)力。此外，還能夠在第一柵極結(jié)構(gòu)201兩側(cè)的第一應(yīng)力層或半導(dǎo)體層202內(nèi)形成摻雜區(qū)，且所述摻雜去內(nèi)的離子類型與源區(qū)和漏區(qū)內(nèi)摻雜離子的類型相同。
[0069]本實(shí)施例中，位于第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)具有第一應(yīng)力層,所述第一應(yīng)力層的底部等于或高于第一柵極結(jié)構(gòu)的底部；所述第一應(yīng)力層能夠向第一柵極結(jié)構(gòu)施加應(yīng)力，由于反作用力的作用，位于第一柵極結(jié)構(gòu)下方的溝道區(qū)獲得與第一應(yīng)力層所施加應(yīng)力方向相反的應(yīng)力。所述晶體管結(jié)構(gòu)簡(jiǎn)單，易于在各類半導(dǎo)體器件或集成電路中集成，應(yīng)用范圍更廣泛。
[0070]第二實(shí)施例
[0071]圖7至圖10是本發(fā)明的第二實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。
[0072]請(qǐng)參考圖7，提供襯底300，所述襯底300具有第一區(qū)域I和第二區(qū)域II，在第一區(qū)域I表面形成第一柵極結(jié)構(gòu)301 ;在第二區(qū)域II表面形成第二柵極結(jié)構(gòu)302。
[0073]所述襯底300和第一柵電極層301的材料和結(jié)構(gòu)如第一實(shí)施例所述在此不再贅述。
[0074]所述第二柵極結(jié)構(gòu)302的材料和結(jié)構(gòu)和第一柵極結(jié)構(gòu)301相同，因此所述第一柵極結(jié)構(gòu)301與第二柵極結(jié)構(gòu)302在相同的工藝步驟中形成，所述第二柵極結(jié)構(gòu)302包括:位于襯底300表面的第二柵介質(zhì)層(未示出)、位于第二柵介質(zhì)層表面的第二柵電極層(未示出)、以及位于第二柵介質(zhì)層和第二柵電極層兩側(cè)的第二側(cè)墻(未示出)。所述第二柵介質(zhì)層、第二柵電極層和第二側(cè)墻與第一實(shí)施例所述的第一柵介質(zhì)層、第一柵電極層和第一側(cè)墻，在此不做贅述。
[0075]本實(shí)施例中，為了使刻蝕形成于第一區(qū)域I的第一開口和第二區(qū)域II的第二開口形貌均一，在形成第一柵極結(jié)構(gòu)301和第二柵極結(jié)構(gòu)302之前，回刻蝕所述第一區(qū)域I的襯底300，使第一區(qū)域I的襯底300表面低于第二區(qū)域II襯底300表面，則后續(xù)形成于第一區(qū)域I襯底300表面的半導(dǎo)體層能夠與第二區(qū)域II的襯底300表面齊平，使后續(xù)的刻蝕工藝更易于控制。
[0076]請(qǐng)參考圖8，在所述第一區(qū)域I的襯底300表面形成半導(dǎo)體層303，所述半導(dǎo)體層303覆蓋部分第一柵極結(jié)構(gòu)301的側(cè)壁，且所述半導(dǎo)體層303表面低于第一柵極結(jié)構(gòu)301的頂部表面。
[0077]所述半導(dǎo)體層303的形成工藝為:在襯底300表面形成第三掩膜層304，所述第三掩膜層304暴露出第一區(qū)域I的襯底300表面和第一柵極結(jié)構(gòu)301，所述第三掩膜層304為光刻膠層、氮化娃層或氧化娃層；以所述第三掩膜層304為掩膜在第一區(qū)域I的襯底300表面外延半導(dǎo)體層303，所述半導(dǎo)體層303的厚度為150納米?250納米，且半導(dǎo)體層303表面與第二區(qū)域II的襯底300表面齊平。
[0078]所述半導(dǎo)體層303的材料為硅，所述半導(dǎo)體層303的形成工藝為選擇性外延沉積工藝，所述半導(dǎo)體層表面的晶向?yàn)椤?00〉。所述選擇性外延沉積工藝與第一實(shí)施例所述的形成半導(dǎo)體層202的選擇性外延沉積工藝相同，在此不做贅述。
[0079]所述半導(dǎo)體層303內(nèi)后續(xù)用于形成第一應(yīng)力層，所述第一應(yīng)力層位于第一柵極結(jié)構(gòu)301兩側(cè)，能夠向第一柵極結(jié)構(gòu)301施加某一水平方向的應(yīng)力，又由于反作用力的影響，位于第一應(yīng)力層下方的襯底300或半導(dǎo)體層303具有與該應(yīng)力方向相反的應(yīng)力，即位于第一柵極結(jié)構(gòu)201下方的溝道區(qū)內(nèi)獲得與第一應(yīng)力層所施加應(yīng)力方向相反的應(yīng)力；在形成第一應(yīng)力層的同時(shí)，在第二柵極結(jié)構(gòu)302兩側(cè)的襯底300內(nèi)形成第二應(yīng)力層，且第一應(yīng)力層和第二應(yīng)力層的材料相同，則第二應(yīng)力層能夠向第二柵極結(jié)構(gòu)302下方的溝道區(qū)提供應(yīng)力，且所提供的應(yīng)力與第一應(yīng)力層水平方向的應(yīng)力相同；即第一柵極結(jié)構(gòu)301和第二柵極結(jié)構(gòu)302下方能夠受到相反方向的應(yīng)力作用，使所述第一柵極結(jié)構(gòu)301和第二柵極結(jié)構(gòu)302能夠形成導(dǎo)電類型相反的晶體管，因此所述晶體管的形成工藝滿足更廣泛的技術(shù)需求，而且工藝簡(jiǎn)化、節(jié)省成本。
[0080]請(qǐng)參考圖9，形成第一開口 305和第二開口 306，所述第一開口 305位于第一柵極結(jié)構(gòu)301兩側(cè)的半導(dǎo)體層303內(nèi)，所述第二開口 306位于第二柵極結(jié)構(gòu)302兩側(cè)的第二區(qū)域II襯底300內(nèi)，所述第一開口 305的底部等于或高于第一柵極結(jié)構(gòu)301的底部。
[0081]在形成第一開口 305之前，去除第三掩膜304 (如圖9所示)，所述第一開口 305和第二開口 306的形成工藝為:在襯底300、半導(dǎo)體層303、第一柵極結(jié)構(gòu)301和第二柵極結(jié)構(gòu)302表面形成第二掩膜層307，所述第二掩膜層307暴露出需要形成第一開口 305和第二開口 306的對(duì)應(yīng)位置；以所述第二掩膜層307為掩膜，采用各向異性干法刻蝕工藝刻蝕所述半導(dǎo)體層303和襯底300，形成第一開口 305和第二開口 306，所述第一開口 305和第二開口306的側(cè)壁與半導(dǎo)體層303表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述第一開口 305和第二開口 306的側(cè)壁和底部表面，使第一開口 305的側(cè)壁與半導(dǎo)體層303表面呈“ Σ ”形，且所述第一開口 305側(cè)壁的頂角向第一柵極結(jié)構(gòu)301延伸，所述第二開口 306的側(cè)壁與襯底300表面呈“ Σ ”形，且所述第二開口 306側(cè)壁的頂角向第二柵極結(jié)構(gòu)302延伸。
[0082]所述各向異性干法刻蝕工藝和各向異性的濕法刻蝕工藝如第一實(shí)施例所述，在此不做贅述。
[0083]請(qǐng)參考圖10，形成第一應(yīng)力層308和第二應(yīng)力層309，所述第一應(yīng)力層308位于第一開口 305 (如圖9所示)內(nèi)，所述第二應(yīng)力層309位于第二開口 306內(nèi)，所述第二應(yīng)力層309的材料與第一應(yīng)力層308的材料相同。
[0084]當(dāng)所述第一區(qū)域I用于形成NMOS晶體管，所述第二區(qū)域II用于形成PMOS晶體管時(shí)，所述第一應(yīng)力層308和第二應(yīng)力層309的材料為娃鍺。第一應(yīng)力層308向第一柵極結(jié)構(gòu)301施加壓應(yīng)力，由于反作用力影響，位于第一應(yīng)力層308下方的半導(dǎo)體層303和襯底300受到拉應(yīng)力，由于第一應(yīng)力層308底部等于或高于第一柵極結(jié)構(gòu)301底部，因此第一柵極結(jié)構(gòu)301下方的溝道區(qū)內(nèi)獲得拉應(yīng)力。同時(shí)，第二應(yīng)力層309向第二柵極結(jié)構(gòu)302下方的溝道區(qū)施加壓應(yīng)力。因此，第一柵極結(jié)構(gòu)301和第二柵極結(jié)構(gòu)302下方的溝道區(qū)受到的應(yīng)力方向相反，使所述第一柵極結(jié)構(gòu)301和第二柵極結(jié)構(gòu)302能夠構(gòu)成導(dǎo)電類型下方的晶體管，而所述第一開口 305和第二開306 口同時(shí)形成，第一應(yīng)力層308和第二應(yīng)力層309同時(shí)形成，使形成應(yīng)力層的工藝簡(jiǎn)化，而且工藝制程得到集成，從而能夠節(jié)省成本。
[0085]當(dāng)所述第一區(qū)域I用于形成PMOS晶體管，所述第二區(qū)域II用于形成匪OS晶體管時(shí)，所述第一應(yīng)力層和第二應(yīng)力層的材料為碳化娃。第一應(yīng)力層308向第一柵極結(jié)構(gòu)301施加拉應(yīng)力，第一柵極結(jié)構(gòu)301下方的溝道區(qū)內(nèi)獲得壓應(yīng)力；第二應(yīng)力層309向第二柵極結(jié)構(gòu)302下方的溝道區(qū)施加拉應(yīng)力。
[0086]所述第一應(yīng)力層308和第二應(yīng)力層309的形成工藝為選擇性外延沉積工藝，所述選擇性外延沉積工藝如第一實(shí)施例所述，在此不做贅述。
[0087]本實(shí)施例中，襯底具有第一區(qū)域和第二區(qū)域，所述第一區(qū)域襯底表面形成有第一柵極結(jié)構(gòu)，所述第二區(qū)域襯底表面形成有第二柵極結(jié)構(gòu)。第一區(qū)域中，在第一柵極結(jié)構(gòu)以外的襯底表面形成半導(dǎo)體層；在第一柵極結(jié)構(gòu)兩側(cè)半導(dǎo)體層內(nèi)形成第一開口的同時(shí)，在第二柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成第二開口 ；在第一開口內(nèi)形成第一應(yīng)力層的同時(shí)，在第二開口內(nèi)形成第二應(yīng)力層，且第一應(yīng)力層和第二應(yīng)力層材料相同。其中，第一應(yīng)力層對(duì)第一柵極結(jié)構(gòu)所施加的應(yīng)力方向、與第二應(yīng)力層對(duì)第二柵極結(jié)構(gòu)下方的溝道區(qū)施加的應(yīng)力方向相同；而第一應(yīng)力層底部等于或高于第一柵極結(jié)構(gòu)底部，又由于反作用力的影響，第一柵極結(jié)構(gòu)下方的溝道區(qū)獲取方向相反的應(yīng)力。因此，第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)下方的溝道區(qū)內(nèi)獲得的應(yīng)力方向相反，能夠滿足相反導(dǎo)電類型晶體管對(duì)于溝道區(qū)所需的應(yīng)力需求。因此，第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)能用于形成導(dǎo)電類型相反的晶體管，而且第一應(yīng)力層和第二應(yīng)力層同時(shí)形成，使制造工藝得以簡(jiǎn)化。
[0088]相應(yīng)的，本實(shí)施例還提供一種晶體管，請(qǐng)繼續(xù)參考圖10,包括:襯底300,所述襯底具有第一區(qū)域I和第二區(qū)域II ;位于第一區(qū)域I表面的第一柵極結(jié)構(gòu)301 ;位于所述第一區(qū)域I的襯底300表面的半導(dǎo)體層303，所述半導(dǎo)體層303覆蓋部分第一柵極結(jié)構(gòu)301的側(cè)壁，且所述半導(dǎo)體層303表面低于第一柵極結(jié)構(gòu)301的頂部表面；位于所述第一柵極結(jié)構(gòu)301兩側(cè)的第一區(qū)域I襯底300內(nèi)的第一開口(未示出)，所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)301的底部；位于所述第一開口內(nèi)的第一應(yīng)力層308 ;位于第二區(qū)域II表面的第二柵極結(jié)構(gòu)302 ;位于所述第二柵極結(jié)構(gòu)302兩側(cè)的第二區(qū)域II襯底300內(nèi)的第二開口(未示出)；位于所述第二開口內(nèi)的第二應(yīng)力層309，所述第二應(yīng)力層309的材料與第一應(yīng)力層308的材料相同。
[0089]所述第一區(qū)域I的襯底300表面低于第二區(qū)域II襯底300表面，且半導(dǎo)體層303表面與第二區(qū)域II的襯底300表面齊。所述半導(dǎo)體層303的材料為硅，所述半導(dǎo)體層表面的晶向?yàn)椤?00〉。
[0090]所述第一柵極結(jié)構(gòu)301的結(jié)構(gòu)和材料如第一實(shí)施例所述，在此不做贅述。所述第二柵極結(jié)構(gòu)302包括:位于襯底300表面的第二柵介質(zhì)層(未示出)、位于第二柵介質(zhì)層表面的第二柵電極層(未示出)、以及位于第二柵介質(zhì)層和第二柵電極層兩側(cè)的第二側(cè)墻(未示出)。所述第二柵介質(zhì)層、第二柵電極層和第二側(cè)墻與第一實(shí)施例所述的第一柵介質(zhì)層、第一柵電極層和第一側(cè)墻，在此不做贅述。所述第二柵介質(zhì)層、第二柵電極層和第二側(cè)墻與第一實(shí)施例所述的第一柵介質(zhì)層、第一柵電極層和第一側(cè)墻，在此不做贅述。
[0091]第一開口的側(cè)壁與半導(dǎo)體層303表面呈“ Σ ”形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)301延伸；所述第二開口 306的側(cè)壁與襯底300表面呈“ Σ ”形，且所述第二開口 306側(cè)壁的頂角向第二柵極結(jié)構(gòu)302延伸。
[0092]當(dāng)所述第一區(qū)域I用于形成NMOS晶體管，所述第二區(qū)域II用于形成PMOS晶體管時(shí)，所述第一應(yīng)力層308和第二應(yīng)力層309的材料為硅鍺；第一柵極結(jié)構(gòu)301下方的溝道區(qū)內(nèi)獲得拉應(yīng)力，第二應(yīng)力層309向第二柵極結(jié)構(gòu)302下方的溝道區(qū)施加壓應(yīng)力。
[0093]當(dāng)所述第一區(qū)域I用于形成PMOS晶體管，所述第二區(qū)域II用于形成匪OS晶體管時(shí)，所述第一應(yīng)力層和第二應(yīng)力層的材料為碳化娃。第一應(yīng)力層308向第一柵極結(jié)構(gòu)301施加拉應(yīng)力，第一柵極結(jié)構(gòu)301下方的溝道區(qū)內(nèi)獲得壓應(yīng)力；第二應(yīng)力層309向第二柵極結(jié)構(gòu)302下方的溝道區(qū)施加拉應(yīng)力。
[0094]本實(shí)施例中，襯底還具有第一區(qū)域和第二區(qū)域，第一區(qū)域襯底表面高于第二區(qū)域襯底表面，所述第一區(qū)域表面具有第一柵極結(jié)構(gòu)，所述第二區(qū)域表面具有第二柵極結(jié)構(gòu)；第一區(qū)域的第一柵極結(jié)構(gòu)以外的襯底表面具有半導(dǎo)體層，第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)具有第一應(yīng)力層；第二柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)具有第二應(yīng)力層，且第一應(yīng)力層和第二應(yīng)力層材料相同。其中，第二應(yīng)力層對(duì)第二柵極結(jié)構(gòu)下方的溝道區(qū)施加的應(yīng)力、與第一應(yīng)力層對(duì)第一柵極結(jié)構(gòu)下方的溝道區(qū)施加的應(yīng)力方向相反，能夠滿足相反導(dǎo)電類型的晶體管的應(yīng)力需求。所述晶體管易于集成于半導(dǎo)體器件或集成電路中，應(yīng)用范圍廣泛。
[0095]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種晶體管的形成方法，其特征在于，包括: 提供襯底，所述襯底具有第一區(qū)域，在第一區(qū)域表面形成第一柵極結(jié)構(gòu)； 在所述第一區(qū)域的襯底表面形成半導(dǎo)體層，所述半導(dǎo)體層覆蓋部分第一柵極結(jié)構(gòu)的側(cè)壁，且所述半導(dǎo)體層表面低于第一柵極結(jié)構(gòu)的頂部表面； 在所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體層內(nèi)形成第一開口，所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)的底部； 在所述第一開口內(nèi)形成第一應(yīng)力層。
2.如權(quán)利要求1所述晶體管的形成方法，其特征在于，在形成第一柵極結(jié)構(gòu)之前，所述第一區(qū)域襯底表面低于第一區(qū)域以外的襯底表面。
3.如權(quán)利要求2所述晶體管的形成方法，其特征在于，還包括:在形成第一柵極結(jié)構(gòu)之前，回刻蝕所述第一區(qū)域的襯底，使第一區(qū)域的襯底表面低于第一區(qū)域以外的襯底表面。
4.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一開口的側(cè)壁與半導(dǎo)體層表面構(gòu)成“ Σ ”形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)延伸。
5.如權(quán)利要求4所述晶體管的形成方法，其特征在于，所述第一開口的形成工藝為:在襯底、半導(dǎo)體層和第一柵極結(jié)構(gòu)表面形成第一掩膜層，所述第一掩膜層暴露出第一柵極結(jié)構(gòu)兩側(cè)部分半導(dǎo)體層表面；以所述第一掩膜層為掩膜，采用各向異性干法刻蝕工藝刻蝕所述半導(dǎo)體層，形成第一開口，所述第一開口的側(cè)壁與半導(dǎo)體層表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述第一開口的側(cè)壁和底部表面，使第一開口的側(cè)壁與半導(dǎo)體層表面呈“ Σ ”形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)延伸；之后去除所述第一掩膜層。
6.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一柵極結(jié)構(gòu)包括:位于襯底表面的第一柵介質(zhì)層、位于第一柵介質(zhì)層表面的第一柵電極層、以及位于第一柵介質(zhì)層和第一柵電極層兩側(cè)的第一側(cè)墻。
7.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一區(qū)域用于形成NMOS晶體管，所述第一應(yīng)力層的材料為硅鍺。
8.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一區(qū)域用于形成PMOS晶體管，所述第一應(yīng)力層的材料為碳化硅。
9.如權(quán)利要求1所述晶體管的形成方法，其特征在于，還包括: 所述襯底還具有第二區(qū)域，在第二區(qū)域表面形成第二柵極結(jié)構(gòu)； 在形成第一開口時(shí)，在所述第二柵極結(jié)構(gòu)兩側(cè)的第二區(qū)域襯底內(nèi)形成第二開口 ； 在形成第一應(yīng)力層時(shí)，在所述第二開口內(nèi)形成第二應(yīng)力層，所述第二應(yīng)力層的材料與第一應(yīng)力層的材料相同。
10.如權(quán)利要求9所述晶體管的形成方法，其特征在于，在形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之前，所述第一區(qū)域襯底表面低于第二區(qū)域襯底表面。
11.如權(quán)利要求10所述晶體管的形成方法，其特征在于，還包括:在形成第一柵極結(jié)構(gòu)之前，回刻蝕所述第一區(qū)域的襯底，使第一區(qū)域的襯底表面低于第二區(qū)域襯底表面。
12.如權(quán)利要求9所述晶體管的形成方法，其特征在于，所述第二開口的側(cè)壁與襯底表面構(gòu)成“ Σ ”形，且所述第二開口側(cè)壁的頂角向第二柵極結(jié)構(gòu)延伸。
13.如權(quán)利要求12所述晶體管的形成方法，其特征在于，所述第一開口和第二開口的形成工藝為:在襯底、半導(dǎo)體層、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)表面形成第二掩膜層，所述第二掩膜層暴露出需要形成第一開口和第二開口的對(duì)應(yīng)位置；以所述第二掩膜層為掩膜，采用各向異性干法刻蝕工藝刻蝕所述襯底，在第一柵極結(jié)構(gòu)兩側(cè)形成第一開口，在第二柵極結(jié)構(gòu)兩側(cè)形成第二開口，所述第一開口和第二開口的側(cè)壁與襯底表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述第一開口和第二開口的側(cè)壁和底部表面，使第一開口和第二開口的側(cè)壁與襯底表面呈“ Σ ”形，且所述第一開口側(cè)壁的頂角向第一柵極結(jié)構(gòu)延伸，所述第二開口側(cè)壁的頂角向第二柵極結(jié)構(gòu)延伸；之后去除所述第二掩膜層。
14.如權(quán)利要求9所述晶體管的形成方法，其特征在于，所述第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)在相同的工藝步驟中形成，所述第一柵極結(jié)構(gòu)包括:位于襯底表面的第一柵介質(zhì)層、位于第一柵介質(zhì)層表面的第一柵電極層、以及位于第一柵介質(zhì)層和第一柵電極層兩側(cè)的第一側(cè)墻，所述第二柵極結(jié)構(gòu)包括:位于襯底表面的第二柵介質(zhì)層、位于第二柵介質(zhì)層表面的第二柵電極層、以及位于第二柵介質(zhì)層和第二柵電極層兩側(cè)的第二側(cè)墻。
15.如權(quán)利要求9所述晶體管的形成方法，其特征在于，所述第一區(qū)域用于形成NMOS晶體管，所述第二區(qū)域用于形成PMOS晶體管，所述第一應(yīng)力層和第二應(yīng)力層的材料為硅鍺。
16.如權(quán)利要求9所述晶體管的形成方法，其特征在于，所述第一區(qū)域用于形成PMOS晶體管，所述第二區(qū)域用于形成NMOS晶體管，所述第一應(yīng)力層和第二應(yīng)力層的材料為碳化硅。
17.如權(quán)利要求1和9所述晶體管的形成方法，其特征在于，所述襯底為單晶硅襯底或絕緣體上硅襯底，所述半導(dǎo)體層的材料為硅，所述半導(dǎo)體層的厚度為150納米?250納米，所述半導(dǎo)體層的形成工藝為選擇性外延沉積工藝，所述襯底和半導(dǎo)體層表面的晶向?yàn)椤?00〉,所述第一應(yīng)力層的材料為娃鍺或碳化娃。
18.一種采用如權(quán)利要求1至17任一項(xiàng)方法所形成的晶體管，其特征在于，包括:襯底，所述襯底具有第一區(qū)域；位于第一區(qū)域表面的第一柵極結(jié)構(gòu)；位于所述第一區(qū)域的襯底表面的半導(dǎo)體層，所述半導(dǎo)體層覆蓋部分第一柵極結(jié)構(gòu)的側(cè)壁，且所述半導(dǎo)體層表面低于第一柵極結(jié)構(gòu)的頂部表面；位于所述第一柵極結(jié)構(gòu)兩側(cè)的第一區(qū)域襯底內(nèi)的第一開口，所述第一開口的底部等于或高于第一柵極結(jié)構(gòu)的底部；位于所述第一開口內(nèi)的第一應(yīng)力層。
19.如權(quán)利要求18所述的晶體管，其特征在于，還包括:所述襯底還具有第二區(qū)域；位于第二區(qū)域表面的第二柵極結(jié)構(gòu)；位于所述第二柵極結(jié)構(gòu)兩側(cè)的第二區(qū)域襯底內(nèi)的第二開口 ；位于所述第二開口內(nèi)的第二應(yīng)力層，所述第二應(yīng)力層的材料與第一應(yīng)力層的材料相同。
【文檔編號(hào)】H01L29/78GK104183489SQ201310190300
【公開日】2014年12月3日 申請(qǐng)日期:2013年5月21日 優(yōu)先權(quán)日:2013年5月21日
【發(fā)明者】鄧浩 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司