具有修正輪廓的金屬柵極的半導(dǎo)體器件的制作方法
【專利摘要】在一個(gè)實(shí)施例中，方法包括：提供具有設(shè)置在其上的溝槽并且在溝槽中形成多層的半導(dǎo)體襯底。蝕刻在溝槽中所形成的多層，由此提供頂面位于溝槽的頂面之下的至少一個(gè)蝕刻層。在又一個(gè)實(shí)施例中，該方法可以為用于形成更多層的溝槽提供基本V形開口或入口。而且，器件具有修正輪廓金屬柵極，例如，具有至少一個(gè)金屬層。本發(fā)明還提供了具有修正輪廓的金屬柵極的半導(dǎo)體器件。
【專利說明】具有修正輪廓的金屬柵極的半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地來說，涉及半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了指數(shù)式增長。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步產(chǎn)生了多代1C，其中，每代都比前一代具有更小和更復(fù)雜的電路。在IC演進(jìn)的過程中，功能密度(即，單位芯片面積上的互連器件的數(shù)量)通常增加，而幾何尺寸(即，可以使用制造工藝創(chuàng)建的最小部件(或線))減小。該按比例縮小工藝通常通過增加生產(chǎn)效率并且降低相關(guān)成本來提供優(yōu)勢。這樣的按比例縮小還增加了加工和制造IC的復(fù)雜性，對(duì)于要被實(shí)現(xiàn)的這些進(jìn)步，需要IC加工和制造的類似發(fā)展。
[0003]在一些IC設(shè)計(jì)中，作為技術(shù)節(jié)點(diǎn)收縮所實(shí)現(xiàn)的一種進(jìn)步用金屬柵電極來代替典型多晶硅柵電極，以通過減小的特征尺寸來改進(jìn)器件性能。形成金屬柵疊層的一種工藝被稱為替換柵極或“后柵極”工藝，“后柵極”工藝“最后”制造最終的柵疊層，從而允許減少數(shù)量的隨后工藝，隨后的工藝包括在形成柵極之后必須執(zhí)行的高溫工藝。這樣的工藝使用偽柵疊層，隨后去除該偽柵疊層并且用金屬柵疊層代替該偽柵疊層。然而，在按比例縮小工藝中存在實(shí)現(xiàn)這樣的部件和工藝的挑戰(zhàn)。例如，填充通過去除偽柵疊層所提供的溝槽具有縱橫比，從而存在進(jìn)行填充而不引入空隙的挑戰(zhàn)。
[0004]從而，雖然形成金屬柵極的當(dāng)前后柵極工藝在很多方面都是合適的，但是期望改進(jìn)方法和/或器件，以減少諸如間隙填充問題。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有技術(shù)中所存在的技術(shù)缺陷，根據(jù)本發(fā)明的一方面，提供了一種方法，包括:提供其上設(shè)置有溝槽的半導(dǎo)體襯底；在包括所述溝槽的所述半導(dǎo)體襯底上形成包括第一層和第二層的多層；以及蝕刻所述第一層和所述第二層，以形成被蝕刻的第一層和被蝕刻的第二層，其中，所述蝕刻包括使設(shè)置在所述溝槽中的所述被蝕刻的第一層和所述被蝕刻的第二層中的至少一個(gè)的頂面低于所述溝槽的頂面。
[0006]在該方法中，所述蝕刻包括選自由電感耦合等離子體(ICP)、變壓器耦合等離子體(TCP)、電子回旋共振(ECR)、反應(yīng)離子蝕刻(RIE)以及它們的組合所組成的組的干蝕刻工藝。
[0007]在該方法中，形成的所述第一層是柵極介電層，而所述第二層是功函金屬層。
[0008]在該方法中，所述蝕刻使設(shè)置在所述溝槽中的所述功函層的高度小于設(shè)置在所述溝槽中的所述柵極介電層的高度。
[0009]該方法進(jìn)一步包括:在所述蝕刻之后，在所述溝槽中的被蝕刻的層上形成填充金屬層。
[0010]在該方法中，所述第一層是柵極介電層，而所述第二層是功函金屬層，并且在所述溝槽中形成所述多層包括形成介于所述第一層和所述第二層之間的勢壘層。
[0011]在該方法中，所述蝕刻包括:在所述溝槽中將所述柵極介電層蝕刻到第一高度，在所述溝槽中將所述勢壘層蝕刻到第二高度，以及在所述溝槽中將所述功函金屬層蝕刻到第三高度，所述第一高度、所述第二高度和所述第三高度不同。
[0012]該方法進(jìn)一步包括:在所述溝槽中形成填充金屬層，其中，所述填充金屬層與所述柵極介電層、所述勢壘層、以及所述功函金屬層中的每個(gè)都具有界面。
[0013]在該方法中，所述蝕刻包括:在所述多層中提供基本為V形輪廓的開口。
[0014]根據(jù)本發(fā)明的另一方面，提供了一種方法，包括:提供其上設(shè)置有偽柵極結(jié)構(gòu)的襯底；去除所述偽柵極結(jié)構(gòu)，以形成溝槽；在所述襯底上以及在所述溝槽中形成柵極介電層；在所述溝槽中的所述柵極介電層上形成功函金屬層；修正所述柵極介電層和所述功函金屬層的輪廓，以在所述溝槽之上提供基本為V形輪廓的開口 ；以及用填充金屬來填充所述基本為V形輪廓的開口。
[0015]該方法進(jìn)一步包括:在修正所述功函金屬層的輪廓之前，平坦化所述功函金屬層。
[0016]該方法進(jìn)一步包括:在填充所述基本為V形輪廓的開口之后，實(shí)施平坦化工藝，以在所述溝槽中形成金屬柵極結(jié)構(gòu)，其中，所述金屬柵極結(jié)構(gòu)包括所述柵極介電層和所述功函金屬層。
[0017]該方法進(jìn)一步包括:在所述柵極介電層上以及在所述功函金屬層的下方形成勢壘層。
[0018]該方法進(jìn)一步包括:在修正所述柵極介電層和所述功函金屬層的輪廓的同時(shí)，修正所述勢魚層的輪廓。
[0019]在該方法中，修正輪廓包括:電感耦合等離子體(ICP)、變壓器耦合等離子體(TCP)、電子回旋共振(ECR)、以及反應(yīng)離子蝕刻(RIE)中的至少一種。
[0020]根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件，包括:半導(dǎo)體襯底，具有設(shè)置在其上的介電層，在所述介電層中限定溝槽；以及金屬柵極結(jié)構(gòu)，設(shè)置在所述溝槽中，所述金屬柵極結(jié)構(gòu)包括第一層和設(shè)置在所述第一層上的第二層，所述第一層在所述溝槽中延伸至第一高度，并且所述第二層在所述溝槽中延伸至第二高度，所述第二高度小于所述第一高度。
[0021 ] 在該半導(dǎo)體器件中，所述第一層是柵極介電層，而所述第二層是金屬功函層。
[0022]在該半導(dǎo)體器件中，所述金屬柵極結(jié)構(gòu)進(jìn)一步包括設(shè)置在所述第二層上的第三層，所述第三層延伸到小于所述第二高度的第三高度。
[0023]在該半導(dǎo)體器件中，所述第三層是功函金屬層，所述第二層是勢壘層，以及所述第一層是柵極介電層。
[0024]在該半導(dǎo)體器件中，所述金屬柵極結(jié)構(gòu)進(jìn)一步包括填充金屬層，所述填充金屬層與所述第一層和所述第二層具有界面。
【專利附圖】

【附圖說明】
[0025]當(dāng)結(jié)合附圖進(jìn)行讀取時(shí)，以下詳細(xì)說明可以更好地理解本發(fā)明的多個(gè)方面通過。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。實(shí)際上，為了論述的清楚起見，各種部件的尺寸可以任意增加或減小。[0026]圖1是包括輪廓修正工藝的根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法。
[0027]圖2至圖9是根據(jù)方法100的一個(gè)或多個(gè)步驟制造的示例性半導(dǎo)體器件的截面圖。
[0028]圖10是包括輪廓修正工藝的根據(jù)本發(fā)明的另一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法。
[0029]圖11至圖14是根據(jù)方法100的一個(gè)或多個(gè)步驟所制造的示例性半導(dǎo)體器件的截面圖。
[0030]圖15至圖20是具有修正輪廓的柵極結(jié)構(gòu)的示例性半導(dǎo)體器件的截面圖。
【具體實(shí)施方式】
[0031]應(yīng)該理解，以下
【發(fā)明內(nèi)容】
提供用于實(shí)現(xiàn)本發(fā)明的不同特征的多個(gè)不同實(shí)施例或?qū)嵗?。以下描述部件和布置的特定?shí)例，以簡化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不用于進(jìn)行限定。而且，在以下說明中，在第一部件形成在第二部件上方或上可以包括以直接接觸的方式形成的第一部件和第二部件的實(shí)施例，并且還可以包括可以在第一部件和第二部件之間形成附加部件，使得第一部件和第二部件可以不直接接觸的實(shí)施例。為了簡單和清楚起見，多種部件可以按照不同比例被任意繪制。
[0032]圖1中示出使用替換柵極(還稱為后柵極)方法制造半導(dǎo)體器件的方法100，該方法包括修正形成柵極結(jié)構(gòu)的至少一層的輪廓或形狀。修正柵極結(jié)構(gòu)的至少一層的輪廓還可以稱為再成形柵極結(jié)構(gòu)。輪廓的修正或再成形提供用于溝槽的開口，在溝槽內(nèi)形成柵極結(jié)構(gòu)，從而允許溝槽的改進(jìn)間隙填充。這可以提供優(yōu)點(diǎn)，例如，減少了由于具有高縱橫比溝槽的填充困難所導(dǎo)致的可能在替換柵極結(jié)構(gòu)中形成的間隙。圖2至圖9是根據(jù)方法100的一個(gè)或多個(gè)步驟制造的半導(dǎo)體器件的實(shí)施例的截面圖。
[0033]應(yīng)該理解，方法100包括具有互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)工藝流程的特征的步驟，因此本文中對(duì)其進(jìn)行簡單描述?？梢栽诜椒?00之前、之后、和/或期間執(zhí)行附加步驟。類似地，一個(gè)附加步驟可以識(shí)別可能受益于本文中所描述的方法的器件的其他部分。還應(yīng)該理解，可以通過互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)工藝流程來制造圖2至圖9的半導(dǎo)體器件的多個(gè)部分，因此，本文中僅簡單地描述了一些工藝。而且，這些器件可以包括多種其他器件和部件，諸如，附加晶體管、雙極結(jié)型晶體管、電阻器、電容器、二極管、熔絲等，但是為了更好地理解本發(fā)明的發(fā)明思想，簡化了這些器件。這些器件還可以包括可以互連的多個(gè)半導(dǎo)體器件(例如，晶體管)。器件可以是在集成電路的處理期間所制造的中間器件或其部分，器件可以包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和/或其他邏輯電路、諸如電阻器、電容器和電感器的無源部件、以及諸如P溝道場效應(yīng)晶體管(PFET)、N溝槽FET (NFET)、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(COMS)晶體管、雙極晶體管、高壓晶體管、高頻晶體管、其他存儲(chǔ)單元及其結(jié)合的有源部件。
[0034]方法100開始于框102，其中，提供具有設(shè)置在其上的偽柵極結(jié)構(gòu)的襯底。襯底可以是硅襯底?？蛇x地，襯底可以包括:其他元素半導(dǎo)體，諸如，鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP, AlInAs,AlGaAs、GaInAs、GaInP和/或GaInAsP ;或它們的組合。在一個(gè)實(shí)施例中，襯底是絕緣體上半導(dǎo)體(SOI)襯底。[0035]偽柵極結(jié)構(gòu)包括至少一個(gè)犧牲層。偽柵極結(jié)構(gòu)可以包括界面層(IL)、柵極介電層、偽柵電極層和/或其他合適層。在一個(gè)實(shí)施例中，IL可以包括諸如氧化硅層(SiO2)或氮氧化硅(SiON)的介電材料?？梢酝ㄟ^化學(xué)氧化、熱氧化、原子層沉積(ALD)、CVD和/或其他合適電介質(zhì)來形成IL。在一個(gè)實(shí)施例中，柵極介電層包括諸如SiO2的氧化物。在其他實(shí)施例中，柵極介電層可以包括低_k電介質(zhì)，諸如，氧化鉿(HfO2)、TiO2、HfZrO, Ta203、HfSiO4,ZrO2, ZrSiO2、它們的組合或其他合適材料?？梢酝ㄟ^熱氧化、原子層沉積(ALD)和/或其他合適方法來形成介電層。在一個(gè)實(shí)施例中，偽柵電極層包括多晶娃和/或其他合適材料?？梢酝ㄟ^CVD、PVD、ALD、其他合適方法和/或它們的組合來形成偽柵電極層。
[0036]可以通過包括沉積、光刻圖案化以及蝕刻工藝的程序形成偽柵極結(jié)構(gòu)，以形成疊層。如上所述，可以形成或沉積多層。然后，可以圖案化這些層，以形成柵疊層。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘、掩膜對(duì)準(zhǔn)、曝光、曝光后烘焙、使光刻膠顯影、沖洗、干燥(例如，硬烘)、其他合適工藝和/或他們的組合。蝕刻工藝包括干蝕刻、濕蝕刻和/或其他蝕刻方法(例如，反應(yīng)離子蝕刻)。
[0037]在實(shí)施例中，在形成源極/漏極區(qū)(或其部分)之前或之后，可以緊鄰偽柵極結(jié)構(gòu)的側(cè)壁形成間隔元件?？梢酝ㄟ^沉積介電材料，然后進(jìn)行各向同性蝕刻工藝來形成間隔元件，然而，其他實(shí)施例是可能的。在一個(gè)實(shí)施例中，間隔元件包括氧化硅、氮化硅和/或其他合適電介質(zhì)。間隔元件可以包括多層。
[0038]方法100還可以包括形成附加部件。在一個(gè)實(shí)施例中，形成源極/漏極區(qū)。源極/漏極區(qū)可以包括引入合適的摻雜類型:n型或P型摻雜物。源極/漏極區(qū)可以包括暈圈或低劑量漏極(LDD)注入、源極/漏極注入、源極/漏極激活和/或其他合適工藝。在其他實(shí)施例中，源極/漏極區(qū)可以包括凸起源極/漏極區(qū)、應(yīng)變區(qū)、外延生長區(qū)和/或其他合適技術(shù)。
[0039]在一個(gè)實(shí)施例中，在偽柵極結(jié)構(gòu)上和周圍形成接觸蝕刻停止層(CESL)和層間介電(ILD)層?？梢杂糜谛纬蒀ESL的材料的實(shí)例包括氮化硅、氧化硅、氮氧化硅和/或本領(lǐng)域中已知的其他材料。可以通過PECVD工藝和/或其他合適沉積或氧化工藝來形成CESL。ILD層可以包括諸如正硅酸乙酯(TEOS)氧化物、未摻雜的硅玻璃或諸如摻硼磷硅玻璃(BPSG)、摻氟硅玻璃(FSG)、摻磷硅玻璃(PSG)、摻硼硅玻璃(BSG)的摻雜的氧化硅和/或其他合適的介電材料的材料。還可以通過PECVD工藝或其他合適沉積技術(shù)來沉積ILD層。
[0040]然后，方法100繼續(xù)至框104，其中，去除偽柵極結(jié)構(gòu)，以提供溝槽或開口。偽柵極結(jié)構(gòu)的去除可以包括用于暴露偽柵極結(jié)構(gòu)的頂面的平坦化工藝。平坦化工藝可以包括化學(xué)機(jī)械平坦化(CMP)工藝。當(dāng)暴露時(shí)，可以通過合適濕和/或干蝕刻工藝整體或部分地去除偽柵極結(jié)構(gòu)。在一個(gè)實(shí)施例中，去除柵極電介質(zhì)。在另一個(gè)實(shí)施例中，柵極電介質(zhì)保持并且設(shè)置在最終柵極結(jié)構(gòu)中。
[0041]參考圖2的實(shí)例，示出具有襯底202、ILD層204、CESL206、間隔元件208以及溝槽210的器件200。通過去除偽柵極結(jié)構(gòu)(未示出)提供溝槽210。
[0042]然后，方法100繼續(xù)至框106，其中，在溝槽中形成界面層(IL)。界面層可以是柵極介電層，諸如Si02、Al203和/或其他合適材料?？梢酝ㄟ^熱氧化、化學(xué)氧化和/或其他合適工藝來提供界面層。參考圖3的實(shí)例，界面層(IL) 302設(shè)置在溝槽210中。
[0043]然后，方法100進(jìn)行至框108，其中，在溝槽中形成介電層。介電層(和/或IL)可以提供用于半導(dǎo)體器件的柵極電介質(zhì)。在一個(gè)實(shí)施例中，介電層包括諸如氧化鉿(HfO2)的高-k介電層?？蛇x地,高_(dá)k介電層可以任選地包括其他高-k電介質(zhì),諸如，Ti02> HfZrO>Ta2O3> HfSiO4, ZrO2、ZrSiO2、它們的組合或其他合適材料。可以通過ALD和/或其他合適方法形成介電層。參考圖4的實(shí)例，在襯底上形成介電層402。介電層402可以是高-k介電層。
[0044]然后，方法100進(jìn)行至框110，其中，在襯底上(包括在溝槽中)形成勢壘層。勢壘層可以包括TaN，然而，其他合成物也是合適的。在一個(gè)實(shí)施例中，勢壘層是復(fù)合層。參考圖5的實(shí)例，勢壘層502設(shè)置在襯底202上(包括在溝槽210中)。在一個(gè)實(shí)施例中，省略框110。
[0045]然后，方法100進(jìn)行至框112，其中，在襯底上(包括在溝槽中)形成功函金屬層。包括在柵極結(jié)構(gòu)中的功函金屬層可以是η型或P型功函層。示例性P型功函金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2, MoSi2, TaSi2, NiSi2, WN、其他合適p型功函材料或它們的組合。示例性 η 型功函金屬包括 T1、Ag、TaAl、TaAlC, TiAlN, TaC, TaCN, TaSiN,Mn、Zr、其他合適 η型功函材料或它們的組合。功函層可以包括多層(例如，為復(fù)合層)?？梢酝ㄟ^CVD、PVD、ALD和/或其他合適工藝來沉積功函層。
[0046]參考圖6的實(shí)例，在襯底202上(包括在溝槽210中)沉積功函金屬層602。示出功函金屬層602作為在襯底210上所示的兩個(gè)溝槽之間的鄰接層；然而，其他實(shí)施例是可能的。例如，可以根據(jù)與要在溝槽中形成的柵極相關(guān)的器件類型，形成不同的功函金屬層。
[0047]在一個(gè)實(shí)施例中，在上述步驟之前或之后，可以在溝槽中形成附加層。在一個(gè)實(shí)施例中，在功函層之后形成附加勢壘層。
[0048]然后，方法100進(jìn)行至框114，其中，對(duì)上文參考框106、108、110和/或112所描述
的沉積層中的至少一個(gè)執(zhí)行輪廓修正工藝(例如，再成形)。輪廓修正工藝可以去除層的多個(gè)部分，使得提供用于溝槽的被修正的入口輪廓。輪廓修正工藝可以包括濕蝕刻和/或干蝕刻工藝?？梢栽趩蝹€(gè)蝕刻步驟中實(shí)施輪廓修正工藝。在另一個(gè)實(shí)施例中，修正包括多個(gè)步驟。在一個(gè)實(shí)施例中，框114在形成功函金屬層之后發(fā)生。然而，例如，在溝槽中形成下一層之前，框114可以可選地或另外地在以上參考框106、108以及110所描述的沉積步驟中的任一個(gè)沉積步驟之后發(fā)生。在一個(gè)實(shí)施例中，修正/再成形在電介質(zhì)(例如，HK電介質(zhì))沉積之后(例如，在勢壘層之前)發(fā)生。在一個(gè)實(shí)施例中，修正/再成形在勢壘層形成之后(例如，在功函層之前)發(fā)生。在一個(gè)實(shí)施例中，修正/再成形在功函層形成之后發(fā)生。
[0049]參考圖7的實(shí)例，示出了修正輪廓開口 702。修正輪廓702開口基本上是V形的。然而，其他形狀可能包括本文中所描述的那些形狀。
[0050]如圖7所示，在修正之后，層602和502中的至少一個(gè)的高度不延伸到溝槽210的頂部。在其他實(shí)施例中，302、402、502和602中的一個(gè)或多個(gè)可以不延伸到溝槽210的頂
部。
[0051]如上所述，輪廓修正工藝可以包括蝕刻工藝或多種工藝。在一個(gè)實(shí)施例中，蝕刻工藝是諸如等離子體蝕刻工藝的干蝕刻。示例性工藝包括但不限于電感耦合等離子體(ICP)、變壓器耦合等離子體(TCP)、電子回旋共振(ECR)、反應(yīng)離子蝕刻(RIE)和/或其他合適工藝。在一個(gè)實(shí)施例中，在蝕刻中所使用的反應(yīng)氣體可以包括此13、(:12、!^、02和/或其他合適蝕刻劑。在一個(gè)實(shí)施例中，除了或代替干蝕刻工藝，輪廓修正工藝可以包括濕蝕刻工藝。濕蝕刻工藝可以包括諸如NH4OH、APM(氫氧化銨-過氧化氫混合物)、HPM(鹽酸-過氧化氫-水混合物)的蝕刻劑和/或其他合適蝕刻劑。
[0052]然后，方法100進(jìn)行至框116，其中，在溝槽中并且在輪廓修正層上形成填充金屬。填充層可以包括Co-Al、Al、W、或Cu和/或其他合適材料。可以通過CVD、PVD、電鍍和/或其他合適工藝來形成填充金屬。參考圖8的實(shí)例，填充金屬802設(shè)置在襯底202上。
[0053]然后，方法100進(jìn)行至框118，其中，實(shí)施平坦化工藝。平坦化工藝可以包括CMP工藝。參考圖9的實(shí)例，平坦化工藝形成表面902。
[0054]平坦化在溝槽中形成柵極結(jié)構(gòu)。柵極結(jié)構(gòu)是金屬柵極結(jié)構(gòu)(例如，包括金屬功函層或金屬柵電極)。柵極結(jié)構(gòu)可以包括界面層、柵極介電層、勢壘層、功函層、填充層和/或其他合適層。參考圖9的實(shí)例，示出金屬柵極結(jié)構(gòu)904。金屬柵極結(jié)構(gòu)904包括IL302、電介質(zhì)402、緩沖層502、功函金屬層602以及填充層802。
[0055]方法100的實(shí)施例可以提供上文參考框116所述的諸如填充金屬的改進(jìn)間隙填充的優(yōu)點(diǎn)。例如，在實(shí)施例中，修正輪廓開口(諸如，基本V-形)允許該填充金屬以減小間隙填充溝槽的剩余部分。
[0056]圖10示出使用替換柵極(還稱為后柵極)方法制造半導(dǎo)體器件的方法1000，該替換柵極方法包括修正柵極結(jié)構(gòu)的至少一層的輪廓。修正柵極結(jié)構(gòu)的至少一層的輪廓還可以稱為再成形柵極結(jié)構(gòu)。輪廓的修正或再成形提供溝槽的開口，在該溝槽的開口內(nèi)形成柵極結(jié)構(gòu)，在實(shí)施例中允許溝槽的改進(jìn)間隙填充。這可以提供例如避免由于高縱橫比溝槽的填充困難所導(dǎo)致在替換柵極結(jié)構(gòu)中可能形成的間隙的優(yōu)點(diǎn)。圖2至圖6和圖11至圖14是根據(jù)方法1000的一個(gè)或多個(gè)步驟所制造的半導(dǎo)體器件的實(shí)施例的截面圖。
[0057]應(yīng)該理解，方法1000包括具有互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)工藝流程的特征的步驟，因此，本文中僅對(duì)其進(jìn)行簡單描述。在方法1000之前、之后和/或期間可以執(zhí)行附加步驟。類似地，一個(gè)附加步驟可以識(shí)別受益于本文中所述的方法的器件的其他部分。還應(yīng)該理解，可以通過互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)工藝流程制造圖2至圖6和圖11至圖14的半導(dǎo)體器件的多個(gè)部分，因此，本文中僅簡單地描述了一些工藝。而且，這些器件可以包括多種其他器件和部件，諸如附加晶體管、雙極結(jié)型晶體管、電阻器、電容器、二極管、熔絲等，但是為了更好地理解本發(fā)明的發(fā)明思想簡化了這些器件。這些器件還可以包括可以互連的多個(gè)半導(dǎo)體器件(例如，晶體管)。器件可以是在集成電路加工期間所制造的中間器件或其部分，該器件可以包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和/或其他邏輯電路、諸如電阻器、電容器以及電感器的無源部件、以及諸如P溝道場效應(yīng)晶體管(PFET)、N溝道FET(NFET)、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極晶體管、高壓晶體管、高頻晶體管、其他存儲(chǔ)單元以及它們的組合的有源部件。
[0058]方法1000開始于框1002，其中，提供具有設(shè)置在其上的偽柵極結(jié)構(gòu)的襯底?？?002基本上類似于上文參考圖1的方法100所述的框。
[0059]然后，在替換柵極工藝特有的隨后工藝之后，方法1000繼續(xù)至框1004，其中，去除偽柵極結(jié)構(gòu)，以提供溝槽或開口。框1004可以基本上類似于上文參考圖1所述的方法100的框104。如上所述，圖2示出襯底202、ILD層 204、CESL206、間隔元件 208以及溝槽210。
[0060]然后，方法1000進(jìn)行至框1006，其中，在溝槽中形成界面層。界面層可以基本類似于以上參考圖1的方法100的框106所描述的。類似地，圖3和界面層302的說明是示例性的。
[0061]然后，方法1000進(jìn)行至框1008，其中，在襯底上的溝槽中形成介電層。介電層(和/或IL)可以提供用于半導(dǎo)體器件的柵極電介質(zhì)?？?008可以基本類似于以上參考圖1所述的方法100的框108。類似地，圖4和介電層402的說明是示例性的。
[0062]然后，方法1000進(jìn)行至框1010，其中，在襯底上(包括在溝槽中)形成勢壘層?？?010可以基本類似于以上參考圖1描述的方法100的框110。類似地，圖5和勢壘層502的說明是示例性的。
[0063]然后，方法1000進(jìn)行至框1012，其中，在襯底上(包括在溝槽中)形成功函金屬層?？?012可以基本類似于以上參考圖1描述的方法100的框112。類似地，圖6和功函金屬層602的說明是示例性的。在方法1000的實(shí)施例中，在上述步驟之前或之后，可以在溝槽中形成附加層。例如，在一個(gè)實(shí)施例中，在功函層之后形成附加勢壘層。
[0064]然后，方法1000進(jìn)行至框1014，其中，執(zhí)行平坦化工藝。平坦化工藝可以包括CMP工藝。CMP工藝可以是金屬CMP，例如，去除暴露的金屬層并且在下面的非金屬層處停止。在一個(gè)實(shí)施例中，平坦化工藝去除功函層的多個(gè)部分。參考圖11的實(shí)例，執(zhí)行平坦化工藝，以得到表面1102。表面1102示出從ILD層的表面去除功函層602。表面1102可以包括勢壘層502。在一個(gè)實(shí)施例中，表面102包括介電層402。
[0065]然后，方法1000進(jìn)行至框1016，其中，對(duì)以上參考框1006、1008、1010和/或1012
所述的沉積層中的至少一 個(gè)實(shí)施輪廓修正工藝(例如，再成形)。輪廓修正工藝可以去除層的多個(gè)部分，使得提供用于溝槽的修正入口輪廓開口。輪廓修正工藝可以包括濕蝕刻和/或干蝕刻工藝?？梢栽趩蝹€(gè)蝕刻步驟中實(shí)施輪廓修正工藝。在另一個(gè)實(shí)施例中，修正包括多個(gè)步驟。在一個(gè)實(shí)施例中，框1016在形成功函金屬層之后發(fā)生。然而，可選地或另外地，例如，在溝槽中形成下一層之前，框1016可以在以上結(jié)合框1006、1008和1010所述的沉積步驟中的任一個(gè)之后發(fā)生。在一個(gè)實(shí)施例中，修正/再成形在電介質(zhì)(例如，HK電介質(zhì))沉積之后(例如，在勢壘層之前)發(fā)生。在一個(gè)實(shí)施例中，修正/再成形在勢壘層形成之后(例如，在功函層之前)發(fā)生。在一個(gè)實(shí)施例中，修正/再成形在功函層形成之后發(fā)生。
[0066]參考圖12的實(shí)例，示出修正輪廓開口 1202。修正輪廓1202基本是V形的。然而，其他形狀可能包括本文中描述的那些形狀。
[0067]在修正之后，層402、602和502中的至少一個(gè)的高度不延伸到溝槽210的頂部。在其他實(shí)施例中，302、402、502和602中的一個(gè)或多個(gè)可以不延伸至溝槽210的頂部。
[0068]如上所述，輪廓修正工藝可以包括蝕刻工藝或多種工藝。在一個(gè)實(shí)施例中，蝕刻工藝是諸如等離子體蝕刻工藝的干蝕刻。示例性工藝包括但不限于電感耦合等離子體(ICP)、變壓器耦合等離子體(TCP)、電子回旋共振(ECR)、反應(yīng)離子蝕刻(RIE)和/或其他合適工藝。在一個(gè)實(shí)施例中，在蝕刻中使用的反應(yīng)氣體可以包括此13、(:12、!^、02和/或其他合適蝕刻劑。在一個(gè)實(shí)施例，除了或代替干蝕刻工藝，輪廓修正工藝可以包括濕蝕刻工藝。濕蝕刻工藝可以包括諸如ΝΗ40Η、ΑΡΜ (氫氧化銨-過氧化氫混合物)、HPM(鹽酸-過氧化氫-水混合物)的蝕刻劑和/或其他合適蝕刻劑。
[0069]然后，方法1000進(jìn)行至框1018，其中，在溝槽中以及在輪廓修正層上形成填充金屬。填充層可以包括Co-Al、Al、W或Cu和/或其他合適材料。可以通過CVD、PVD、電鍍和/或其他合適工藝形成填充金屬。參考圖13的實(shí)例，填充金屬802設(shè)置在襯底202上。
[0070]然后，方法1000進(jìn)行至框1020，其中，實(shí)施平坦化工藝。平坦化工藝可以包括CMP工藝。參考圖14的實(shí)例，平坦化工藝形成表面1402。
[0071]平坦化還在溝槽中形成柵極結(jié)構(gòu)。柵極結(jié)構(gòu)是金屬柵極結(jié)構(gòu)(例如，包括金屬功函層或金屬柵電極)。柵極結(jié)構(gòu)可以包括界面層、柵極介電層、勢壘層、功函層、填充層和/或其他合適層。參考圖14的實(shí)例，示出金屬柵極結(jié)構(gòu)1404。金屬柵極結(jié)構(gòu)1404包括界面層302、介電層402、勢壘層502以及功函層602。然而，包括附加層和/或較少層的其他實(shí)施例是可能的。
[0072]方法1000的實(shí)施例可以提供以上參考框1018所述的諸如填充金屬的改進(jìn)間隙填充的優(yōu)點(diǎn)。例如，在實(shí)施例中，修正輪廓開口(諸如，基本V形)允許填充金屬填充溝槽的剩余部分，沒有或者具有減少間隙。
[0073]注意，上述方法示出代替IL和柵極介電層以及上面的偽柵電極的替換柵極或后柵極工藝。然而，在其他實(shí)施例中，最初形成的柵極介電層可以保持在最終器件中。例如，可以對(duì)在犧牲柵電極(在柵電極的去除之后)下面所形成的柵極介電層實(shí)施輪廓修改或再成形。
[0074]上文在圖7和圖12中所述的實(shí)施例示出基本V-形修正或開口，其中，蝕刻?hào)艠O結(jié)構(gòu)的每層，以提供基本共線邊緣(參見參考線A)。然而，其他實(shí)施例可能包括但不限于以下在圖15至圖20中所述的那些形狀。
[0075]可以使用圖1的方法100和/或圖10的方法1000來形成圖15至圖20的器件。
[0076]圖15示出具有柵極結(jié)構(gòu)1502的器件1500。柵極結(jié)構(gòu)1502包括IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802。注意，例如，也可以包括諸如保護(hù)層、附加勢壘層等的其他層。類似地，可以省略一層或多層。IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802中的一個(gè)或多個(gè)可以包括多層。柵極結(jié)構(gòu)1502的高度是Hl0 Hl可以是通過去除偽柵極結(jié)構(gòu)所形成的溝槽的深度。介電層402的高度是H2。勢壘層502的高度是H3。功函金屬層602的高度是H3。在器件1500的實(shí)施例中，Hl > H2 >H3 > H4。
[0077]可以通過單個(gè)蝕刻步驟(例如，濕蝕刻、干蝕刻、等離子體蝕刻和/或其他合適蝕刻工藝)來提供柵極結(jié)構(gòu)1502的多層的不同高度。例如，材料基于所選蝕刻工藝的選擇性的不同蝕刻率可以提供多層的不同高度。在其他實(shí)施例中，可以實(shí)施多個(gè)蝕刻步驟?？梢酝ㄟ^基本類似于以上參考圖1的框114和/或圖10的框1016所討論的輪廓修正工藝來提供柵極結(jié)構(gòu)1502的多層的不同高度。
[0078]圖16示出具有柵極結(jié)構(gòu)1602的器件1600。柵極結(jié)構(gòu)1602包括IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802。注意，例如，也可以包括諸如保護(hù)層、附加勢壘層等的其他層。類似地，可以省略一層或多層。IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802中的一個(gè)或多個(gè)可以包括多層。柵極結(jié)構(gòu)1602的高度是Hl0 Hl可以是通過去除偽柵極結(jié)構(gòu)所形成的溝槽的深度。介電層402的高度是H2。勢壘層502的高度是H3。功函金屬層602的高度是H4。在器件1600的實(shí)施例中，Hl > H2 >H4 > H3。
[0079]可以通過單個(gè)蝕刻步驟(例如，濕蝕刻、干蝕刻、等離子體蝕刻、和/或其他合適蝕刻工藝)提供柵極結(jié)構(gòu)1602的多層的不同高度。例如，材料基于所選蝕刻工藝的選擇性的不同蝕刻率可以提供多層的不同高度。在其他實(shí)施例中，可以實(shí)施多個(gè)蝕刻步驟?？梢酝ㄟ^基本類似于以上參考圖1的框114和/或圖10的框1016所討論的輪廓修正工藝提供柵極結(jié)構(gòu)1602的多層的不同高度。
[0080]圖17示出具有柵極結(jié)構(gòu)1702的器件1700。柵極結(jié)構(gòu)1702包括IL1302、介電層402、勢壘層502、功函金屬層602和填充金屬層802。注意，也可以包括諸如保護(hù)層、附加勢壘層等的其他層。類似地，可以省略一層或多層。IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802中的一個(gè)或多個(gè)可以包括多層。柵極結(jié)構(gòu)1702的高度是Hl。Hl可以是通過去除偽柵極結(jié)構(gòu)所形成的溝槽的深度。介電層402的高度是H2。勢壘層502的高度是H3。功函金屬層602的高度是H4。在器件1700的實(shí)施例中，Hl > H3 > H2 > H4。[0081 ] 可以通過單個(gè)蝕刻步驟(例如，濕蝕刻、干蝕刻、等離子體蝕刻、和/或其他合適蝕刻工藝)提供柵極結(jié)構(gòu)1702的多層的不同高度。例如，材料基于所選蝕刻工藝的選擇性的不同蝕刻率可以提供用于多層的不同高度。在其他實(shí)施例中，可以實(shí)施多個(gè)蝕刻步驟?？梢酝ㄟ^基本類似于以上參考圖1的框114和/或圖10的框1016描述的輪廓修正工藝來提供柵極結(jié)構(gòu)1702的多層的不同高度。
[0082]圖18示出具有柵極結(jié)構(gòu)1802的器件1800。柵極結(jié)構(gòu)1802包括IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802。注意，也可以包括諸如保護(hù)層、附加勢壘層等的其他層。類似地，可以省略一層或多層。IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802中的一個(gè)或多個(gè)可以包括多層。柵極結(jié)構(gòu)1802的高度是Hl。Hl可以是通過去除偽柵極結(jié)構(gòu)所形成的溝槽的深度。介電層402的高度是H2。勢壘層502的高度是H3。功函金屬層602的高度是H4。在器件1800的實(shí)施例中，Hl > H3 > H4 > H2。
[0083]可以通過單個(gè)蝕刻步驟(例如，濕蝕刻、干蝕刻、和/或其他合適蝕刻工藝)提供柵極結(jié)構(gòu)1802的多層的不同高度。例如，材料基于所選蝕刻工藝的選擇性的不同蝕刻率可以提供用于多層的不同高度。在其他實(shí)施例中，可以實(shí)施多個(gè)蝕刻步驟?？梢酝ㄟ^基本類似于以上參考圖1的框114和/或圖10的框1016描述的輪廓修正工藝來提供柵極結(jié)構(gòu)1802的多層的不同高度。
[0084]圖19示出具有柵極結(jié)構(gòu)1902的器件1900。柵極結(jié)構(gòu)1902包括IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802。應(yīng)該注意，也可以包括諸如保護(hù)層、附加勢壘層等的其他層。類似地，可以省略一層或多層。IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802中的一個(gè)或多個(gè)可以包括多層。柵極結(jié)構(gòu)1902的高度是Hl0 Hl可以是通過去除偽柵極結(jié)構(gòu)所形成的溝槽的深度。介電層402的高度是H2。勢壘層502的高度是H3。功函金屬層602的高度是H4。在器件1900的實(shí)施例中，Hl > H4 >H3 > H2。
[0085]可以通過單個(gè)蝕刻步驟(例如，濕蝕刻、干蝕刻、和/或其他合適蝕刻工藝)提供柵極結(jié)構(gòu)1902的多層的不同高度。例如，材料基于所選蝕刻工藝的選擇性的不同蝕刻率可以提供多層的不同高度。在其他實(shí)施例中，可以實(shí)施多個(gè)蝕刻步驟?？梢酝ㄟ^基本類似于以上參考圖1的框114和/或圖10的框1016描述的輪廓修正工藝來提供柵極結(jié)構(gòu)1902的多層的不同高度。
[0086]圖20示出具有柵極結(jié)構(gòu)2002的器件2000。柵極結(jié)構(gòu)2002包括IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802。注意，也可以包括諸如保護(hù)層、附加勢壘層等的其他層。類似地，可以省略一層或多層。IL302、介電層402、勢壘層502、功函金屬層602和填充金屬層802中的一個(gè)或多個(gè)可以包括多層。柵極結(jié)構(gòu)2002的高度是Hl。Hl可以是通過去除偽柵極結(jié)構(gòu)所形成的溝槽的深度。介電層402的高度是H2。勢壘層502的高度是H3。功函金屬層602的高度是H4。在器件2000的實(shí)施例中，Hl > H4 > H2 > H3。
[0087]可以通過單個(gè)蝕刻步驟(例如，濕蝕刻、干蝕刻、和/或其他合適蝕刻工藝)提供柵極結(jié)構(gòu)2002的多層的不同高度。例如，材料基于所選蝕刻工藝的選擇性的不同蝕刻率可以提供多層的不同高度。在其他實(shí)施例中，可以實(shí)施多個(gè)蝕刻步驟?？梢酝ㄟ^基本類似于以上參考圖1的框114和/或圖10的框1016描述的輪廓修正工藝提供柵極結(jié)構(gòu)2002的多層的不同高度。
[0088]總之，在本文中所公開的方法和器件提供用于例如具有被再成形(例如，高度減小)的柵疊層的一層或多層的修正輪廓柵極結(jié)構(gòu)。在這種情況下，本發(fā)明的實(shí)施例可以提供優(yōu)于現(xiàn)有技術(shù)器件的優(yōu)點(diǎn)。本發(fā)明的優(yōu)點(diǎn)包括在替換柵極或后柵極工藝中的溝槽的改進(jìn)間隙填充。應(yīng)該理解，本文中所公開的不同實(shí)施例提供不同公開內(nèi)容，但是可以在不脫離本發(fā)明的精神和范圍的情況下，本文中可以進(jìn)行多種改變、替換和更改。作為一個(gè)實(shí)例，本文中所提供的各種示圖可以示出平面晶體管。然而，本領(lǐng)域技術(shù)人員應(yīng)該認(rèn)識(shí)到，例如，還將本發(fā)明應(yīng)用于鰭式場效應(yīng)晶體管器件(finFET)，其中，還由替換柵極或后柵極工藝提供柵極結(jié)構(gòu)。
[0089]因此，在一個(gè)實(shí)施例中，描述具有設(shè)置在其上的溝槽的半導(dǎo)體襯底的方法。在溝槽中形成多層。蝕刻在溝槽中所形成的多層，從而提供具有位于溝槽的頂面下方的頂面的至少一個(gè)蝕刻層。換句話說，溝槽中的蝕刻層的高度小于溝槽的高度。
[0090]在一個(gè)實(shí)施例中，形成蝕刻層的蝕刻包括選自由電感耦合等離子體(ICP)、變壓器耦合等離子體(TCP)、電子回旋共振(ECR)、和反應(yīng)離子蝕刻(RIE)以及它們的組合所構(gòu)成的組的干蝕刻工藝。
[0091]在一個(gè)實(shí)施例中，溝槽中的多層包括柵極介電層和功函金屬層。在又一個(gè)實(shí)施例中，蝕刻提供設(shè)置在溝槽中的功函層的高度，其小于設(shè)置在溝槽中的柵極介電層的高度。在另一個(gè)實(shí)施例中，多層包括柵極介電層和功函層，并且蝕刻工藝蝕刻?hào)艠O介電層和功函層中的至少一個(gè)。在一個(gè)實(shí)施例中，蝕刻工藝提供在溝槽中具有第一高度的柵極介電層和在溝槽中具有第二高度的功函層，其中，第二高度小于第一高度，并且通過位于溝槽的頂面下面的頂面來限定第一高度。
[0092]在一個(gè)實(shí)施例中，在蝕刻之后，在被蝕刻層上的溝槽中形成填充金屬層。蝕刻該層可以包括在多層中提供基本V形輪廓開口。
[0093]在本文所描述的另一種方法中，方法包括提供設(shè)置在其上的偽柵極結(jié)構(gòu)的襯底。去除偽柵極結(jié)構(gòu)，以形成溝槽。在襯底上并且在溝槽中形成柵極介電層，并且在溝槽中的柵極介電層上形成功函金屬層。柵極介電層和功函金屬層的輪廓被修正，以在溝槽上提供基本V形輪廓開口。然后，用填充金屬填充基本V形輪廓開口。
[0094]在又一個(gè)實(shí)施例中，在修正功函金屬層的輪廓之前，平坦化功函金屬層。在一個(gè)實(shí)施例中，方法進(jìn)一步包括:在填充基本V形輪廓開口之后實(shí)施平坦化工藝，以在溝槽中形成金屬柵極結(jié)構(gòu)。金屬柵極結(jié)構(gòu)包括柵極介電層和功函金屬層。[0095]在一個(gè)實(shí)施例中，方法還包括:在柵極介電層上并且在功函金屬層下面形成勢壘層。在修正柵極介電層和功函金屬層的輪廓的同時(shí)，也可以修正勢壘層的輪廓。
[0096]修正輪廓包括以下至少一個(gè)工藝:電感耦合等離子體(ICP)、變壓器耦合等離子體(TCP)、電子回旋共振(ECR)以及反應(yīng)離子蝕刻(RIE)。
[0097]本文中還描述具有設(shè)置在其上的介電層的半導(dǎo)體襯底的半導(dǎo)體器件。在介電層中限定溝槽。在溝槽中設(shè)置金屬柵極結(jié)構(gòu)。金屬柵極結(jié)構(gòu)包括第一層和設(shè)置在第一層上的第二層。第一層延伸到溝槽中的第一高度并且第二層延伸到溝槽中的第二高度；第二高度小于第一高度。
[0098]在器件的實(shí)施例中，第一層是柵極介電層，而第二層是金屬功函層。在一個(gè)實(shí)施例中，金屬柵極結(jié)構(gòu)進(jìn)一步包括設(shè)置在第二層上的第三層。第三層延伸到小于第二高度的第三高度。在又一個(gè)實(shí)施例中，第三層是功函金屬層，第二層是勢壘層，并且第一層是柵極介電層。在器件的實(shí)施例中，金屬柵極結(jié)構(gòu)進(jìn)一步包括填充金屬層。填充金屬層具有與第一層和第二層的界面。
【權(quán)利要求】
1.一種方法，包括: 提供其上設(shè)置有溝槽的半導(dǎo)體襯底； 在包括所述溝槽的所述半導(dǎo)體襯底上形成包括第一層和第二層的多層；以及 蝕刻所述第一層和所述第二層，以形成被蝕刻的第一層和被蝕刻的第二層，其中，所述蝕刻包括使設(shè)置在所述溝槽中的所述被蝕刻的第一層和所述被蝕刻的第二層中的至少一個(gè)的頂面低于所述溝槽的頂面。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述蝕刻包括選自由電感耦合等離子體(ICP)、變壓器耦合等離子體(TCP)、電子回旋共振(ECR)、反應(yīng)離子蝕刻(RIE)以及它們的組合所組成的組的干蝕刻工藝。
3.根據(jù)權(quán)利要求1所述的方法，其中，形成的所述第一層是柵極介電層，而所述第二層是功函金屬層。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述蝕刻使設(shè)置在所述溝槽中的所述功函層的高度小于設(shè)置在所述溝槽中的所述柵極介電層的高度。
5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 在所述蝕刻之后，在所述溝槽中的被蝕刻的層上形成填充金屬層。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述第一層是柵極介電層，而所述第二層是功函金屬層，并且在所述溝槽中形成所述多層包括形成介于所述第一層和所述第二層之間的勢壘層。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述蝕刻包括:在所述溝槽中將所述柵極介電層蝕刻到第一高度，在所述溝槽中將所述勢壘層蝕刻到第二高度，以及在所述溝槽中將所述功函金屬層蝕刻到第三高度，所述第一高度、所述第二高度和所述第三高度不同。
8.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括: 在所述溝槽中形成填充金屬層，其中，所述填充金屬層與所述柵極介電層、所述勢壘層、以及所述功函金屬層中的每個(gè)都具有界面。
9.一種方法，包括: 提供其上設(shè)置有偽柵極結(jié)構(gòu)的襯底； 去除所述偽柵極結(jié)構(gòu)，以形成溝槽； 在所述襯底上以及在所述溝槽中形成柵極介電層； 在所述溝槽中的所述柵極介電層上形成功函金屬層； 修正所述柵極介電層和所述功函金屬層的輪廓，以在所述溝槽之上提供基本為V形輪廓的開口 ；以及 用填充金屬來填充所述基本為V形輪廓的開口。
10.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底，具有設(shè)置在其上的介電層，在所述介電層中限定溝槽；以及 金屬柵極結(jié)構(gòu)，設(shè)置在所述溝槽中，所述金屬柵極結(jié)構(gòu)包括第一層和設(shè)置在所述第一層上的第二層，所述第一層在所述溝槽中延伸至第一高度，并且所述第二層在所述溝槽中延伸至第二高度，所述第二高度小于所述第一高度。
【文檔編號(hào)】H01L29/423GK103943473SQ201310165088
【公開日】2014年7月23日 申請(qǐng)日期:2013年5月7日 優(yōu)先權(quán)日:2013年1月18日
【發(fā)明者】黃玉蓮, 劉繼文, 陳昭誠, 蔡明桓, 萬幸仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司