半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法。一示例器件可以包括：襯底；以及在襯底上形成的柵堆疊，所述柵堆疊包括高K柵介質(zhì)層和柵導(dǎo)體層，其中，柵導(dǎo)體層包括第一金屬性材料層和第二金屬性材料層以及夾于它們之間的鋁Al層或者Al和其他金屬或金屬化合物的疊層。
【專利說明】半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本公開涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種半導(dǎo)體器件及其制造方法。

【背景技術(shù)】
[0002]隨著大規(guī)模集成電路的晶體管特征尺寸的不斷縮小，高K柵介質(zhì)/金屬柵結(jié)構(gòu)逐漸替代傳統(tǒng)的二氧化硅/多晶硅柵結(jié)構(gòu)。為了適應(yīng)器件的多閾值要求，一般采用雙金屬柵結(jié)構(gòu)的設(shè)計(jì)。即，NM0SFET和PM0SFET采用具有不同功函數(shù)的金屬性材料，從而其金屬柵電極的有效功函數(shù)分別接近于硅襯底的導(dǎo)帶邊(?4.2eV)和價(jià)帶邊(?5.1eV)。
[0003]希望能夠更加有效地調(diào)節(jié)柵電極的有效功函數(shù)。


【發(fā)明內(nèi)容】

[0004]本公開的目的至少部分地在于提供一種半導(dǎo)體器件及其制造方法，以更有效地調(diào)節(jié)該半導(dǎo)體器件的柵電極的有效功函數(shù)。
[0005]根據(jù)本公開的一個(gè)方面，提供了一種半導(dǎo)體器件，包括:襯底；以及在襯底上形成的柵堆疊，所述柵堆疊包括高K柵介質(zhì)層和柵導(dǎo)體層，其中，柵導(dǎo)體層包括第一金屬性材料層和第二金屬性材料層以及夾于它們之間的鋁Al層或者Al和其他金屬或金屬化合物的疊層。
[0006]根據(jù)本公開的另一方面，提供了一種制造半導(dǎo)體器件的方法，包括:在襯底上依次形成高K柵介質(zhì)層和柵導(dǎo)體層，并對(duì)它們進(jìn)行構(gòu)圖以形成柵堆疊，其中，柵導(dǎo)體層包括第一金屬性材料層和第二金屬性材料層以及夾于它們之間的鋁Al層或者Al和其他金屬或金屬化合物的疊層。
[0007]根據(jù)本公開的示例性實(shí)施例，在柵堆疊特別是柵導(dǎo)體層中插入了 Al層或者Al和其他金屬或金屬化合物的疊層。通過Al的擴(kuò)散，可以調(diào)節(jié)柵堆疊的有效功函數(shù)，并因此可以實(shí)現(xiàn)半導(dǎo)體器件的多閾值調(diào)節(jié)。

【專利附圖】

【附圖說明】
[0008]通過以下參照附圖對(duì)本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0009]圖1-2是示出了根據(jù)本公開實(shí)施例的制造半導(dǎo)體器件的流程的簡(jiǎn)略示意圖。

【具體實(shí)施方式】
[0010]以下，將參照附圖來描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0011]在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。
[0012]在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。
[0013]根據(jù)本公開的實(shí)施例，提供了一種半導(dǎo)體器件。該半導(dǎo)體器件可以包括在襯底上形成的柵堆疊。柵堆疊可以是高K柵介質(zhì)層/金屬性柵導(dǎo)體層的配置。根據(jù)一有利示例，在金屬性柵導(dǎo)體層中插入有鋁(Al)層或者Al和其他金屬或金屬化合物的疊層，以有效調(diào)節(jié)柵堆疊的有效功函數(shù)。在此，所謂“有效功函數(shù)”，是指柵堆疊(特別是，柵導(dǎo)體層)整體在電學(xué)性能上所表現(xiàn)出的功函數(shù)。
[0014]在插入這種Al層或者Al和其他金屬或金屬化合物的疊層的情況下，柵導(dǎo)體層可以包括位于所述Al層或疊層之下的第一金屬性材料層(可以是具有相應(yīng)的第一功函數(shù)和/或能夠防止Al向下擴(kuò)散的材料)以及位于所述Al層或疊層之上的第二金屬性材料層(可以是具有相應(yīng)的第二功函數(shù)和/或能夠防止Al向上擴(kuò)散的材料)。在此，所謂“金屬性材料”，是指表現(xiàn)出與金屬相同或類似的電學(xué)性能(例如，功函數(shù)接近金屬材料)的材料，例如金屬材料、某些金屬的氮化物如TiN等。利用Al向這些金屬性材料層的擴(kuò)散，可以有效地調(diào)節(jié)柵堆疊的有效功函數(shù)。第一金屬性材料層和第二金屬性材料層可以包括相同或不同的材料(并因此具有相同或不同的功函數(shù)，本領(lǐng)域技術(shù)人員可以選擇它們各自的功函數(shù)和/或功函數(shù)的組合以擴(kuò)大功函數(shù)的調(diào)節(jié)范圍)。
[0015]柵堆疊還可以包括其他層。例如，柵堆疊可以包括設(shè)于高K柵介質(zhì)層和柵導(dǎo)體層之間的柵介質(zhì)保護(hù)層和/或刻蝕停止層。該層或這些層在CMOS集成工藝中特別有利。
[0016]根據(jù)本公開的其他實(shí)施例，提供了一種制造半導(dǎo)體器件的方法。該方法可以包括在襯底上依次形成高K柵介質(zhì)層和柵導(dǎo)體層，并對(duì)它們進(jìn)行構(gòu)圖以形成柵堆疊。柵導(dǎo)體層例如是上述的第一金屬性材料層和第二金屬性材料層夾著Al層或Al與其他金屬或金屬化合物的疊層的結(jié)構(gòu)。本公開的技術(shù)可應(yīng)用于先柵工藝，也可以應(yīng)用于后柵工藝。在先柵工藝中，高K柵介質(zhì)層和柵導(dǎo)體層可以通過例如淀積等工藝直接形成于襯底表面上，它們的構(gòu)圖例如可以通過光刻來實(shí)現(xiàn)。在后柵工藝中，高K柵介質(zhì)層和柵導(dǎo)體層例如可以通過淀積等工藝形成于襯底上以填充柵側(cè)墻之間由于去除犧牲柵堆疊而導(dǎo)致的空間，它們的構(gòu)圖例如可以通過平坦化處理如化學(xué)機(jī)械拋光(CMP)從而留于所述空間內(nèi)來實(shí)現(xiàn)。
[0017]根據(jù)本公開的實(shí)施例，可以選擇第一金屬性材料層和/或第二金屬性材料層的材料和/或厚度、Al層或者Al和其他金屬或金屬化合物的疊層的厚度、和/或所述其他金屬或金屬化合物的材料和/或厚度等參數(shù)，以實(shí)現(xiàn)對(duì)柵堆疊的有效功函數(shù)的調(diào)節(jié)。由于這些參數(shù)的多種組合，可以實(shí)現(xiàn)多種有效功函數(shù)，并因此實(shí)現(xiàn)半導(dǎo)體器件的多閾值調(diào)節(jié)。
[0018]為有效控制Al的擴(kuò)散，根據(jù)一有利示例，可以對(duì)半導(dǎo)體器件進(jìn)行熱處理?？梢愿鶕?jù)所需的有效功函數(shù)，來選擇熱處理的溫度和/或時(shí)間。這種熱處理可以在多種合適的階段進(jìn)行。例如，可以在形成柵導(dǎo)體層中的各層之后就進(jìn)行，或者在構(gòu)圖之后的其他時(shí)刻進(jìn)行。
[0019]本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0020]如圖1所示，提供襯底1000。襯底1000可以是各種形式的合適襯底，例如體半導(dǎo)體襯底如S1、Ge等，化合物半導(dǎo)體襯底如SiGe、GaAs> GaSb> AlAs、InAs> InP、GaN> SiC、InGaAs, InSb、InGaSb等，絕緣體上半導(dǎo)體襯底(SOI)等。在此，以體硅襯底及硅系材料為例進(jìn)行描述。但是需要指出的是，本公開不限于此。
[0021]在襯底1000上，例如通過淀積，可以依次形成高K柵介質(zhì)層1004、第一金屬性材料層1010、A1層或Al與其他金屬或金屬化合物的疊層1012以及第二金屬性材料層1014。例如，高K柵介質(zhì)層1004可以包括HfO2等，厚度為約丨0-40 A;第一金屬性材料層1010可以包括TiN等，厚度為約0.5-20nm ；A1層或Al與其他金屬或金屬化合物的疊層1012的厚度可以為約0.5-20nm，所述其他金屬可以包括Ti等，所述金屬化合物可以包括TiN、TaN等；第二金屬性材料層1014可以包括與第一金屬性材料層1010相同或不同的材料，如TiN等，厚度為約0.5-20nm。
[0022]這里需要指出的是，本領(lǐng)域技術(shù)人員知道多種適用的高K柵介質(zhì)材料和金屬性柵導(dǎo)體材料。例如，第一金屬性材料和/或第二金屬性材料本身的功函數(shù)可以接近所需的有效功函數(shù)，這樣只需少量調(diào)節(jié)，就可以實(shí)現(xiàn)所需的有效功函數(shù)。
[0023]另外，根據(jù)本公開的有利示例，為改善器件性能，還可以形成其他層。例如，可以在襯底1000的表面上通過淀積或熱氧化形成界面層1002。界面層1002可以包括氧化物(例如氧化硅)，厚度為約5A-2nm。另外，在高K柵介質(zhì)層1004和柵導(dǎo)體層(包括上述第一金屬性材料層1010、Al層或Al與其他金屬或金屬化合物的疊層1012以及第二金屬性材料層1014)之間，還可以形成柵介質(zhì)保護(hù)層1006和/或刻蝕刻蝕停止層1008。例如，柵介質(zhì)保護(hù)層1006可以包括TiN，厚度為約0.5-5nm ;刻蝕停止層1008可以包括TaN，厚度為約0.5-8nm。一般地，柵介質(zhì)保護(hù)層1006和刻蝕停止層1008在CMOS集成工藝中特別有用。例如，柵介質(zhì)保護(hù)層1006可以防止上方的金屬/金屬性材料擴(kuò)散到柵介質(zhì)層1004中并因此引起介電常數(shù)發(fā)生變化以及柵漏電增大等問題。另外，刻蝕停止層1008可以用于在形成NFET和PFET的CMOS集成工藝中在刻蝕NFET區(qū)域中的PFET材料層時(shí)起作用。此外，在柵導(dǎo)體層上方，還可以形成其他層如多晶硅等(未示出)?？梢园凑赵O(shè)計(jì)，按需設(shè)置這些層中的一個(gè)或多個(gè)。
[0024]接下來，如圖2所示，例如通過光刻，將上述這些層構(gòu)圖為與柵堆疊相對(duì)應(yīng)的圖案，并因此形成柵堆疊。
[0025]在形成柵堆疊之后，有多種方式來完成器件的制作。例如，可以該柵堆疊為掩模，進(jìn)行暈圈(halo)和延伸區(qū)(extens1n)注入。然后，可以在柵堆疊兩側(cè)，形成側(cè)墻1016。例如，側(cè)墻1016可以通過在襯底上共形淀積一層氮化物(例如氮化硅)，并對(duì)該氮化物層進(jìn)行選擇性刻蝕如反應(yīng)離子刻蝕(RIE)來形成。隨后，可以柵堆疊和側(cè)墻1016為掩模，進(jìn)行源/漏注入。還可以進(jìn)行退火處理，以激活注入的離子，并形成源/漏區(qū)。根據(jù)一示例，該半導(dǎo)體器件形成為η型器件。
[0026]如圖2所示，Al層或Al與其他金屬或金屬化合物的疊層1012中的Al可以向第一金屬性材料層1010和第二金屬性材料層1014擴(kuò)散。根據(jù)有利示例，還可以對(duì)圖2所示的結(jié)構(gòu)進(jìn)行熱處理。例如，可以在約100-900°C下進(jìn)行約10秒-60分鐘的熱處理。通過控制熱處理的溫度和/或時(shí)間，可以調(diào)節(jié)Al向金屬性材料層中的擴(kuò)散，以有效調(diào)節(jié)其功函數(shù)。熱處理的具體溫度和/或具體時(shí)間可以根據(jù)所需的有效功函數(shù)來選擇。
[0027]另外，可以選擇第一金屬性材料層和第二金屬性材料層的材料和/或厚度、Al層或者Al和其他金屬或金屬化合物的疊層的厚度、和/或所述其他金屬或金屬化合物的材料和/或厚度，以控制Al的擴(kuò)散。例如，可以根據(jù)Al在不同材料之間的不同擴(kuò)散系數(shù)，可以選擇不同材料的第一金屬性材料層1010和第二金屬性材料層1014,以控制Al的擴(kuò)散方向和深度。
[0028]另外，第一金屬性材料層1010和/或第二金屬性材料層1014還可以選擇對(duì)Al的擴(kuò)散系數(shù)小的材料，以充當(dāng)Al向襯底或者上方的其他層的擴(kuò)散阻擋層。
[0029]這里需要指出的是，盡管以上描述了先柵工藝的示例，但是本公開不限于此。本公開的技術(shù)也可以應(yīng)用于后柵工藝。
[0030]有利地，本公開的技術(shù)與傳統(tǒng)CMOS工藝兼容。因此，不需要引入新的材料和工藝，即可實(shí)現(xiàn)半導(dǎo)體器件(特別是NM0S)的有效功函數(shù)調(diào)節(jié)。具體地，根據(jù)本公開的示例，可以簡(jiǎn)單地通過調(diào)節(jié)柵導(dǎo)體中各層的材料和/或厚度、和/或后繼熱處理的溫度和/或時(shí)間，來調(diào)節(jié)功函數(shù)。例如，可以通過第一金屬性材料層和第二金屬性材料層的材料和/或厚度，實(shí)現(xiàn)多閾值器件的制造。根據(jù)本公開的技術(shù)擴(kuò)展性強(qiáng)。例如，可以通過在Al層與第一金屬性材料層和/或Al層與第二金屬性材料層之間插入其他金屬或金屬化合物層，可以實(shí)現(xiàn)更靈活的功函數(shù)調(diào)節(jié)。
[0031]在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0032]以上對(duì)本公開的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 襯底；以及 在襯底上形成的柵堆疊，所述柵堆疊包括高K柵介質(zhì)層和柵導(dǎo)體層， 其中，柵導(dǎo)體層包括第一金屬性材料層和第二金屬性材料層以及夾于它們之間的鋁Al層或者Al和其他金屬或金屬化合物的疊層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，第一金屬性材料層和第二金屬性材料層包括相同的金屬性材料。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述金屬性材料包括TiN。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件為η型器件。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括: 在襯底的表面上形成的界面層。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括: 在高K柵介質(zhì)層和柵導(dǎo)體層之間形成的柵介質(zhì)保護(hù)層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，還包括: 在柵介質(zhì)保護(hù)層和柵導(dǎo)體層之間形成的刻蝕停止層。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，柵介質(zhì)保護(hù)層包括TiN，刻蝕停止層包括TaN。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，Al層或者Al和其他金屬或金屬化合物的疊層具有約0.5-20nm的厚度。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，第一金屬性材料層和第二金屬性材料層分別具有約0.5-20nm的厚度。
11.一種制造半導(dǎo)體器件的方法，包括: 在襯底上依次形成高K柵介質(zhì)層和柵導(dǎo)體層，并對(duì)它們進(jìn)行構(gòu)圖以形成柵堆疊， 其中，柵導(dǎo)體層包括第一金屬性材料層和第二金屬性材料層以及夾于它們之間的鋁Al層或者Al和其他金屬或金屬化合物的疊層。
12.根據(jù)權(quán)利要求11所述的方法，還包括: 根據(jù)所需的柵堆疊有效功函數(shù)，選擇第一金屬性材料層和/或第二金屬性材料層的材料和/或厚度、Al層或者Al和其他金屬或金屬化合物的疊層的厚度、和/或所述其他金屬或金屬化合物的材料和/或厚度。
13.根據(jù)權(quán)利要求11所述的方法，還包括: 對(duì)該半導(dǎo)體器件進(jìn)行熱處理，其中，根據(jù)所需的柵堆疊有效功函數(shù)，選擇熱處理的溫度和/或時(shí)間。
14.根據(jù)權(quán)利要求13所述的方法，其中，在約100-900°C下進(jìn)行約10秒-60分鐘的熱處理。
【文檔編號(hào)】H01L21/8232GK104134691SQ201310160772
【公開日】2014年11月5日 申請(qǐng)日期:2013年5月3日 優(yōu)先權(quán)日:2013年5月3日
【發(fā)明者】楊紅, 王文武, 閆江, 馬雪麗 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所