半導(dǎo)體器件及其制造方法
【專利摘要】一種半導(dǎo)體器件，包括：層疊在襯底上的至少一個第一導(dǎo)電層，所述襯底中限定了單元區(qū)和接觸區(qū)；穿通所述第一導(dǎo)電層的至少一個第一狹縫；層疊在所述第一導(dǎo)電層上的第二導(dǎo)電層；第二狹縫，所述第二狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層且與所述第一狹縫的一側(cè)連接；以及第三狹縫，所述第三狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層且與所述第一狹縫的另一側(cè)連接。
【專利說明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年11月16日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?br> 10-2012-0130163的韓國專利申請的優(yōu)先權(quán)，其全部公開內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]各種實施例主要涉及一種半導(dǎo)體器件及其制造方法，更具體而言，涉及一種三維半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0004]非易失性存儲器件是一種即使在電源切斷時也可以保留其中儲存的數(shù)據(jù)的存儲器件。存儲器單元以單層被制作在硅襯底之上的二維存儲器件在提高其集成度方面已經(jīng)達(dá)到物理極限。因而，已經(jīng)提出了存儲器單元在垂直方向上層疊在硅襯底上的三維(3D)非易失性存儲器件。
[0005]3D非易失性存儲器件包括相互交替層疊的層間絕緣層和導(dǎo)電層、以及穿通所述層間絕緣層和導(dǎo)電層的溝道層。沿著溝道層層疊了下選擇晶體管、存儲器單元和上選擇晶體管。因而，層疊的導(dǎo)電層將被圖案化，以便選擇性地驅(qū)動需要的存儲器單元。

【發(fā)明內(nèi)容】

[0006]實施例涉及一種能夠容易地將層疊的導(dǎo)電層圖案化的半導(dǎo)體器件及其制造方法。
[0007]根據(jù)本發(fā)明實施例的半導(dǎo)體器件包括:層疊在襯底上的至少一個第一導(dǎo)電層，在所述襯底中限定了單元區(qū)和接觸區(qū)；穿通所述第一導(dǎo)電層的至少一個第一狹縫；層疊在所述第一導(dǎo)電層上的多個第二導(dǎo)電層；第二狹縫，所述第二狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層且與所述第一狹縫的一側(cè)連接；以及第三狹縫，所述第三狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第一狹縫的另一側(cè)連接。
【專利附圖】

【附圖說明】
[0008]圖1A是示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)的布局圖；
[0009]圖1B是沿著圖1A的線A-A’獲得的橫截面圖；
[0010]圖1C是沿著圖1A的線B-B’獲得的橫截面圖；
[0011]圖2A是沿著圖1A的線C-C’獲得的橫截面圖，示出了根據(jù)本發(fā)明實施例的半導(dǎo)體器件；
[0012]圖2B是根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件的橫截面圖；
[0013]圖2C是根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的橫截面圖；
[0014]圖3A至SC是示出制造根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件的方法的布局圖或橫截面圖；
[0015]圖9A至9C是示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)的布局圖；[0016]圖10是示出根據(jù)本發(fā)明實施例的存儲系統(tǒng)的配置的框圖；以及
[0017]圖11是示出根據(jù)本發(fā)明實施例的計算系統(tǒng)的配置的框圖。
【具體實施方式】
[0018]此后，將參考附圖描述本發(fā)明的各個實施例。在附圖中，為了便于說明，與部件的實際物理厚度和間隔相比，部件的厚度和距離被夸大。在以下描述中，將省略對已知的相關(guān)功能和部分的詳細(xì)描述，以避免不必要地使本發(fā)明的主題不清楚。在說明書和附圖中，相同的附圖標(biāo)記表示相同的元件。
[0019]圖1A是示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)的布局圖。圖1B是沿著圖1A的線A-A’獲得的橫截面圖。圖1C是沿著圖1A的線B-B’獲得的橫截面圖。
[0020]如圖1A至IC所示，根據(jù)本發(fā)明實施例的半導(dǎo)體器件可以包括:襯底(未示出)；至少一個第一導(dǎo)電層11 ;至少一個第一狹縫SLl ;第二導(dǎo)電層14 ;第二狹縫SL2和第三狹縫SL3。單元區(qū)CL和接觸區(qū)CTl和CT2可以被限定在襯底中。第一導(dǎo)電層11可以被層疊在襯底上且在至少一個水平面上形成。第一狹縫SLl可以穿通第一導(dǎo)電層11。第二導(dǎo)電層14可以層疊在第一導(dǎo)電層11上。第二狹縫SL2可以位于單元區(qū)CL中且穿過第一導(dǎo)電層11和第二導(dǎo)電層14與第一狹縫SLl連接。第三狹縫SL3可以位于接觸區(qū)CTl和CT2中，且穿過第一導(dǎo)電層11和第二導(dǎo)電層14與第一狹縫SLl連接。
[0021]每個存儲塊MB可以包括單元區(qū)CL和位于單元區(qū)CL的兩側(cè)或任一側(cè)的接觸區(qū)CTl和CT2。存儲單元可以形成在單元區(qū)CL中，相互在頂部層疊的字線或選擇線的接觸焊盤可以位于接觸區(qū)CTl和CT2中。例如，單元區(qū)CL可以位于接觸區(qū)CTl與CT2之間。
[0022]半導(dǎo)體器件還可以包括填充在第一狹縫SLl中的第一絕緣層13、填充在第二狹縫SL2中的第二絕緣層16以及插入在第一導(dǎo)電層11與第二導(dǎo)電層14之間的層間絕緣層12和15。
[0023]根據(jù)半導(dǎo)體器件的上述結(jié)構(gòu)，第一導(dǎo)電層11可以被第一狹縫SLl至第三狹縫SL3分成多個圖案。例如，第一導(dǎo)電層11可以被分成多個線圖案。另外，每個水平面上的各個第二導(dǎo)電層14可以經(jīng)過第二狹縫SL2和第三狹縫SL3之間的區(qū)域而連接。
[0024]例如，半導(dǎo)體器件可以包括垂直排列的存儲串。在這種情況下，第一導(dǎo)電層11可以是下選擇柵極，第二導(dǎo)電層14中的至少一個最上方的第二導(dǎo)電層14可以是上選擇柵極，而其余的第二導(dǎo)電層可以是控制柵極。每層上的下選擇柵極可以被圖案化成線形形狀。另一方面，由于相應(yīng)層上的控制柵極和上選擇柵極可以不包括第一狹縫SL1，所以控制柵極和上選擇柵極可以是包括由第二狹縫和第三狹縫形成的開口的板的形狀。
[0025]半導(dǎo)體器件還可以包括溝道層CH、一個或多個第四狹縫SL4、一個或多個第五狹縫SL5、一個或多個第六狹縫SL6以及一個或多個第七狹縫SL7中的任意一種或組合。溝道層CH可以位于單元區(qū)CL中，且穿通第一導(dǎo)電層11和第二導(dǎo)電層14。第四狹縫SL4可以位于溝道層CH之間。第五狹縫SL5可以位于接觸區(qū)CTl和CT2中，且穿過第一導(dǎo)電層11和第二導(dǎo)電層14與第四狹縫SL4連接。第六狹縫SL6可以位于接觸區(qū)CTl和CT2中。第七狹縫SL7可以位于相鄰的存儲塊MB之間的邊界處、且穿通第一導(dǎo)電層11和第二導(dǎo)電層14。
[0026]根據(jù)存儲器件的上述結(jié)構(gòu)，第一導(dǎo)電層11和第二導(dǎo)電層14可以被分成存儲塊MB的單元。第一導(dǎo)電層11可以具有被第一狹縫SLl至第五狹縫SL5分開的線形形狀。例如，每個存儲塊MB的第一導(dǎo)電層11可以先被第一狹縫SLl至第三狹縫SL3分成兩個部分，然后再被第四狹縫SL4和第五狹縫SL5分隔開，由此形成四個線圖案。另外，每一水平面上的各個第二導(dǎo)電層可以經(jīng)過除了第二狹縫SL2、第三狹縫SL3、第四狹縫SL4和第六狹縫SL6以外的其它區(qū)域而連接。
[0027]可以對第一狹縫至第七狹縫SL7的位置和形狀進(jìn)行各種變化。以下參考圖9A至圖9C來描述根據(jù)本發(fā)明實施例的半導(dǎo)體器件的各種布局。
[0028]圖2A是沿著圖1A的線C-C’獲得的橫截面圖，示出了根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件。
[0029]如圖2A所示，根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件可以包括襯底20、形成在襯底20上的絕緣層21、形成在絕緣層21上的第一源極層S1、形成在第一源極層SI中的溝槽T、沿著溝道T的內(nèi)表面形成的第二源極層S2以及形成在第二源極層S2中的第三源極層S3。
[0030]另外，半導(dǎo)體器件還可以包括導(dǎo)電層23、溝道層CH和存儲層M。導(dǎo)電層23可以層疊在第一源極層SI上。溝道層CH可以穿通導(dǎo)電層23且耦合到第二源極層S2。存儲層M可以圍繞著溝道層CH和第二源極層S2的外表面。
[0031]第七狹縫SL7可以足夠深使得暴露第一源極層SI。第二狹縫SL2可以位于相鄰的第二源極層S2之間，且可以足夠深使得暴露第一源極層SI。第二狹縫SL2可以被絕緣層25填充。第四狹縫SL4可以位于溝道孔之間，且可以足夠深使得穿通溝槽T。在這種情況下，第四狹縫SL4的下部可以被第三源極層S3填充，而第四狹縫SL4的剩余部分被絕緣層24填充。因此，第三源極層S3可以穿通第二源極層S2和存儲層M、且接觸第一源極層SI。
[0032]層間絕緣層22可以插入在層疊的導(dǎo)電層23之間。另外，每個溝道層CH可以是具有開口中心部分的管狀結(jié)構(gòu)或者是具有被完全填充的中心部分的柱狀結(jié)構(gòu)。每個溝道層CH具有管狀結(jié)構(gòu)時，開口中心部分可以被絕緣層26填充。
[0033]第一源極層SI和第二源極層S2各自可以包括摻雜多晶硅層，且第三源極層S3可以包括金屬層，諸如鎢層。通過利用金屬層形成源極層的一部分，可以降低源極電阻。
[0034]導(dǎo)電層23中的至少一個最下方的導(dǎo)電層23可以是下選擇柵極LSG，至少一個最上方的導(dǎo)電層23可以是上選擇柵極USG，而剩余的導(dǎo)電層23可以是控制柵極CG。以此方式，可以垂直排列存儲串以提高存儲器件的集成度。
[0035]存儲層M可以包括隧道絕緣層、電荷儲存層和電荷阻擋層中的部分或全部。這里，電荷儲存層可以包括能夠儲存電荷的浮柵(諸如多晶硅層)、能夠俘獲電荷的陷阱層(諸如氮化物層)和納米點中的至少一種。作為參考，存儲層M可以包括相變材料，代替電荷儲存層。
[0036]另外，盡管在圖2A中沒有示出，但是還可以進(jìn)一步包括另一個存儲層使得該存儲層可以被插入在存儲層M與導(dǎo)電層23之間，且圍繞導(dǎo)電層23的底表面和頂表面。這里，附加存儲層可以包括隧道絕緣層、電荷儲存層和電荷阻擋層中的全部或部分。另外，附加存儲層中的電荷阻擋層可以是氧化物層與具有高介電常數(shù)的材料層的層疊層。
[0037]圖2B是根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件的橫截面圖。下文中將省略對第二實施例中與第一實施例的內(nèi)容相同的內(nèi)容的描述。
[0038]如圖2B所示，根據(jù)第二實施例的半導(dǎo)體器件可以包括襯底20、形成在襯底20上的絕緣層21、形成在絕緣層21上的第一導(dǎo)電層27、形成在第一導(dǎo)電層27上的緩沖層28、形成在緩沖層28中的溝槽T、沿著溝槽T的內(nèi)表面形成的第一源極層S1、形成在第一源極層SI中的第二源極層S2、層疊在緩沖層28上的第二導(dǎo)電層23、穿通第二導(dǎo)電層23且耦合到第一源極層SI的溝道層CH、以及圍繞溝道層CH和第一源極層SI的外表面的存儲層M。這里，緩沖層28可以包括絕緣層。
[0039]第四狹縫SL4可以與溝槽T連接。在這個例子中，第一源極層SI和第二源極層S2可以形成在溝槽T中且可以不與緩沖層28接觸。在另一例子中，第四狹縫SL4可以足夠深使得穿通溝槽T。在這種情況下，第二源極層S2可以穿通第一源極層SI和存儲層M、且接觸緩沖層28。
[0040]第二狹縫SL2和第七狹縫SL7可以足夠深使得暴露第一導(dǎo)電層27。在為了形成第二狹縫SL2和第七狹縫SL7而執(zhí)行的刻蝕工藝期間，第一導(dǎo)電層27可以用作刻蝕停止層。
[0041]作為參考，第一導(dǎo)電層27可以形成在外圍區(qū)域(未示出)以及單元區(qū)域CL中。形成在外圍區(qū)域中的第一導(dǎo)電層27可以是晶體管的柵電極。例如，絕緣層21和第一導(dǎo)電層27可以順序地形成在包括單元區(qū)CL和外圍區(qū)的襯底20上。隨后，可以刻蝕第一導(dǎo)電層27以形成第八狹縫SL8，絕緣層29可以形成在第八狹縫SL8中。結(jié)果，晶體管的柵電極可以位于外圍區(qū)域中，而位于單元區(qū)中的第一導(dǎo)電層27可以被分成存儲塊MB的單元。第七狹縫SL7和第八狹縫SL8可以位于相鄰存儲塊MB之間的邊界處且可以彼此錯列。
[0042]圖2C是根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的橫截面圖。此后，將省略對第三實施例中與第一實施例和第二實施例的內(nèi)容相同的內(nèi)容的描述。
[0043]如圖2C所示，根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件可以包括源極層S、層疊在源極層S上的導(dǎo)電層23、穿通導(dǎo)電層23且耦合到源極層S的溝道層CH、以及圍繞溝道層CH的外表面的存儲層M。
[0044]這里，源極層S可以通過將雜質(zhì)注入到襯底20中來形成、或者可以包括獨立的導(dǎo)電層。另外，第二狹縫SL2、第四狹縫SL4和第七狹縫SL7可以足夠深使得暴露源極層S。
[0045]圖3A至SC是示出制造根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件的方法的布局圖或橫截面圖。這里，布局圖示出了在1-1’或11-11’的高度處的橫截面視圖的布局，橫截面圖示出了沿著布局圖的線C-C’、D-D’和E-E’獲得的橫截面圖。
[0046]如圖3A和3B所示，可以在限定了單元區(qū)CL和接觸區(qū)CTl和CT2的襯底30上形成絕緣層31。這里，絕緣層31可以將第一源極層32與襯底30電隔離，且包括氧化物層。
[0047]隨后，第一源極層32可以形成在絕緣層31上，且第一源極層32可以被刻蝕以形成溝槽T。這里，第一源極層32可以是摻有雜質(zhì)的多晶硅層。例如，第一源極層32可以是慘有N型雜質(zhì)或P型雜質(zhì)的多晶娃層。
[0048]每個溝槽T可以限定在后續(xù)工藝中形成第二源極層S2和第三源極層S3的區(qū)域。溝槽T可以位于每個存儲塊MB的單元區(qū)CL中。每個溝槽T可以包括島圖案、線圖案或它們的組合。在這個實施例中，溝槽T可以成形為梯狀，包括線溝槽和耦合所述線溝槽的島溝槽。
[0049]隨后，犧牲層33可以形成在溝槽T中。例如，每個犧牲層33可以是氮化硅層(SiN)或氮化鈦層(TiN)。
[0050]如圖4A至4C所示，至少一個第一材料層35和第二材料層34可以彼此交替地形成在第一源極層32之上。第一材料層35可以被配置成形成導(dǎo)電層，所述導(dǎo)電層被配置作為下選擇柵極。第二材料層34可以將層疊的導(dǎo)電層彼此分隔開。
[0051]第一材料層35和第二材料層34可以由其間具有高刻蝕選擇性的材料形成。例如，第一材料層35可以包括諸如多晶硅層的導(dǎo)電層，而第二材料層34可以包括諸如氧化物層的絕緣層。在另一個例子中，第一材料層35可以包括諸如摻雜多晶硅層或者摻雜非晶硅層的導(dǎo)電層。第二材料層34可以包括諸如非摻雜多晶硅層和非摻雜非晶硅層的犧牲層。在又一個例子中，第一材料層35可以包括諸如氮化物層的犧牲層，第二材料層可以包括諸如氧化物層的絕緣層。
[0052]在這個實施例中，將參考第一材料層35包括犧牲層且第二材料層34包括絕緣層的情況進(jìn)行描述。
[0053]隨后，可以刻蝕第一材料層35和第二材料層34以形成一個或多個第一狹縫SLl以及一個或多個第五狹縫SL5。第一狹縫SLl和第五狹縫SL5可以被絕緣層36填充。第一狹縫SLl和第五狹縫SL5可以足夠深使得暴露第一源極層32。另外，第一狹縫SLl可以形成在單元區(qū)CL中或接觸區(qū)CTl和CT2中，第五狹縫SL5可以形成在接觸區(qū)CTl和CT2中。
[0054]如圖5A至5C所示，第三材料層37和第四材料層36可以彼此交替地形成在第一材料層35和第二材料層34之上。這里,第三材料層37可以由與第一材料層35相同的材料形成，而第四材料層36可以由與第三材料層37相同的材料形成。
[0055]隨后，第一至第四材料層34至37可以被刻蝕以形成溝道孔H，使得溝道孔H可以與溝槽T連接。溝道孔H可以從頂部到底部逐漸變細(xì)。溝道孔H可以排列成矩陣形式或錯列的圖案。為了說明，將四個溝道孔H繪制成位于同一橫截面中。與每個溝槽T耦合的溝道孔H的數(shù)目可以根據(jù)存儲器件的集成度而改變。
[0056]隨后，透過溝道孔H的底表面可以去除溝槽T中的犧牲層33 (見圖4B)，并且存儲層38可以沿著溝槽T和溝道孔H的內(nèi)表面來形成。存儲層38可以被形成為在其中存儲數(shù)據(jù)。每個存儲層38可以包括電荷阻擋層、電荷儲存層和隧道絕緣層中的全部或部分。
[0057]隨后，可以在存儲層38上形成半導(dǎo)體層39。例如，半導(dǎo)體層39可以包括沒有摻雜雜質(zhì)的多晶硅層。由于溝道孔H的寬度從頂部到底部減小，所以溝槽T和溝道孔H的連接部分可以在溝槽T被半導(dǎo)體層39完全填充之前被完全密封。因此，溝槽T中可以形成空的空間。另外，溝道孔H可以沒有被半導(dǎo)體層39完全填充，而是其中心部分可以保留為空。在這種情況下，絕緣層40可以大體形成在半導(dǎo)體層39的中心部分中。
[0058]隨后，第四狹縫SL4可以穿過每個溝槽T來形成。例如，第一至第四材料層34至37、存儲層38和半導(dǎo)體層39可以被刻蝕，并且第一源極層32可以隨后被刻蝕到預(yù)定深度，使得可以形成第四狹縫SL4。每個第四狹縫SL4可以大體位于溝槽T的中心處，且第四狹縫SL4的端部可以被加寬以大體形成I形。
[0059]作為參考，在形成第四狹縫SL4時，可以同時或基本同時地形成第六狹縫SL6。第六狹縫SL6可以位于每個存儲塊MB的接觸區(qū)CTl和CT2中。例如，每個第六狹縫SL6可以大體具有在一個方向延伸的線形、具有至少一個突出部分的線形、或U形。另外，當(dāng)?shù)谝辉礃O層32包括絕緣層時，第四狹縫SL4可以足夠深以便耦合到溝槽T (參見第二實施例)。
[0060]隨后，可以穿過第四狹縫SL4利用雜質(zhì)對溝槽T中的半導(dǎo)體層39進(jìn)行摻雜以形成第二源極層39B。例如，通過執(zhí)行等離子體摻雜工藝?yán)肗型雜質(zhì)或P型雜質(zhì)對溝槽T內(nèi)的半導(dǎo)體層39進(jìn)行摻雜來形成第二源極層39B。在另一個例子中，通過在半導(dǎo)體層39上形成摻有雜質(zhì)的氧化物層、并通過熱處理使包括在氧化物層中的雜質(zhì)擴(kuò)散到半導(dǎo)體層39中來形成第二源極層39B，然后可以去除氧化物層。以這種方式，半導(dǎo)體層39的形成在溝槽中的水平區(qū)域可以是第二源極層39B，半導(dǎo)體層39的穿通層疊層的垂直區(qū)域可以是溝道層39A。
[0061]如圖6A至6C所示，第三源極層41可以形成在第二源極層39B中和第四狹縫SL4的下部中。例如，沿著形成了第二源極層39B的溝槽T的內(nèi)表面和第四狹縫SL4的內(nèi)表面可以形成阻障層，隨后可以形成金屬層。隨后，可以去除形成在第一源極層32和第二源極層39B以外的區(qū)域中的阻障層和金屬層，以形成第三源極層41。阻障層可以是鈦(Ti)層和氮化鈦(TiN)層中的任意一種或其組合。金屬層可以包括鎢(W)層。另外，當(dāng)刻蝕阻障層和金屬層時，如果形成在第四狹縫SL4的下部中的鎢層與形成在第二源極層39B中的鎢層斷開連接，則可以通過使用選擇性生長工藝來生長鎢層而將斷開的鎢層再次連接在一起。
[0062]隨后，可以在第四狹縫SL4中形成絕緣層42。這里，也可以利用絕緣層42來填充第六狹縫SL6。這里，絕緣層42可以是使用高溫氧化(HTO)或高密度等離子體(HDP)形成的氧化物層，或者是諸如旋涂電介質(zhì)(SOD)層或聚硅氮烷層(PSZ)的氧化物層。
[0063]作為參考，如圖6A至6C所示，在形成第四狹縫SL4之前，可以通過刻蝕第一至第四材料層34至37來將接觸區(qū)CTl和CT2圖案化成階梯狀。例如，接觸區(qū)CTl和CT2可以被圖案化成階梯狀，使得至少一對第一材料層35和第二材料層34或者至少一對第三材料層37和第四材料層36可以形成單級階梯。隨后，可以在整個被圖案化成階梯狀的形成物之上形成絕緣層45 (見圖SC)。
[0064]將接觸區(qū)CTl和CT2圖案化成階梯狀的時間可以根據(jù)形成第四狹縫SL4和第六狹縫SL6的次序來改變。例如，當(dāng)?shù)谒莫M縫SL4和第六狹縫SL6同時形成時，接觸區(qū)CTl和CT2可以在形成第四狹縫SL4和第六狹縫SL6之前被圖案化成階梯狀。在另一個例子中，當(dāng)?shù)诹M縫SL6在形成第四狹縫SL4之后形成時，接觸區(qū)CTl和CT2可以在形成第六狹縫SL6之前被圖案化成階梯狀。
[0065]如圖7A至7C所示，第一至第四材料層34至37可以被刻蝕以形成第二狹縫SL2和第三狹縫SL3。第二狹縫SL2可以位于單元區(qū)CL中且與第一狹縫SLl連接。第三狹縫SL3可以位于接觸區(qū)CTl和CT2中，且與第一狹縫SLl連接。第二狹縫SL2和第三狹縫SL3可以穿通第一至第四材料層34至37且與第一狹縫SLl連接。
[0066]作為參考，當(dāng)形成第二狹縫SL2和第三狹縫SL3時，還可以形成至少一個第七狹縫SL7使得第七狹縫SL7可以位于相鄰存儲塊MB之間的邊界處。這里，第七狹縫SL7可以足夠深使得穿通第一至第四材料層34至37。
[0067]隨后，可以刻蝕透過第二狹縫SL2、第三狹縫SL3和第七狹縫SL7而暴露的第一材料層35和第三材料層37，以形成第一凹陷區(qū)。由于在第一狹縫SL1、第四狹縫SL4和第五狹縫SL5被填充了絕緣層36和42的狀態(tài)下刻蝕掉第一材料層35和第三材料層37，所以可以防止留下的第二材料層34和第四材料層36向一側(cè)傾斜或坍塌。
[0068]隨后，可以在第一凹陷區(qū)中形成導(dǎo)電層43。作為參考，在形成導(dǎo)電層43之前，包括電荷阻擋層的存儲層可以進(jìn)一步形成在第一凹陷區(qū)中。
[0069]隨后，可以在第二狹縫SL2、第三狹縫SL3和第七狹縫SL7中形成絕緣層44。這時，可以通過控制沉積條件來在第二狹縫SL2、第三狹縫SL3和第七狹縫SL7中形成空氣縫隙。
[0070]如圖8A至SC所示，可以形成第一接觸插塞CPl至第三接觸插塞CP3，使得第一接觸插塞CPl至第三接觸插塞CP3可以與導(dǎo)電層43耦合。另外，可以形成第四接觸插塞CP4，使得第四接觸插塞CP4可以穿過第四狹縫SL4而與第三源極層41耦合。
[0071]第一接觸插塞CPl可以穿通絕緣層45和36且與被配置作為下選擇柵的導(dǎo)電層43耦合。第二接觸插塞CP2可以穿通絕緣層45和36且與被配置作為控制柵的導(dǎo)電層43耦合。第三接觸插塞CP3可以穿通絕緣層45和36且與被配置作為上選擇柵的導(dǎo)電層43耦合。另外，第二接觸插塞CP2可以形成在第六狹縫SL6之間。第六狹縫SL6的形狀和位置可以確定形成第二接觸插塞CP2的位置。
[0072]結(jié)果，可以制作包括第一至第三源極層32、39B和41的半導(dǎo)體器件。根據(jù)上述工藝，可以先形成第一狹縫SLl和第五狹縫SL5，然后形成第四狹縫SL4和第六狹縫SL6，最后形成第二狹縫SL2、第三狹縫SL3和第七狹縫、SL7。因此，可以通過使用自對準(zhǔn)工藝將被配置為下選擇柵的第一材料層35圖案化成線形形狀。另外，由于被配置作為控制柵和上選擇柵的第三材料層37不包括第一狹縫SLl和第五狹縫SL5，第三材料層37可以被形成為連續(xù)層。換句話說，通過使用自對準(zhǔn)工藝，可以將層疊層形成為各種圖案。
[0073]上述制作工藝可以根據(jù)第一至第四材料層34至37的類型而局部改變。
[0074]例如，第一材料層35和第三材料層37可以包括導(dǎo)電層，第二材料層34和第四材料層36可以包括層間絕緣層。在這個例子中，在形成第二狹縫SL2、第三狹縫SL3和第七狹縫SL7之后，可以進(jìn)一步執(zhí)行將暴露的第一材料層35和第三材料層37硅化的工藝?？梢允÷孕纬傻谝话枷輩^(qū)的工藝。
[0075]在另一個例子中，第一材料層35和第三材料層37可以包括導(dǎo)電層,且第二材料層34和第四材料層36可以包括犧牲層。在這種情況下，代替形成第一凹陷區(qū)，可以刻蝕透過第二狹縫SL2、第三狹縫SL3和第七SL7而暴露的第二材料層34和第四材料層36，以形成第二凹陷區(qū)。隨后，可以利用絕緣層44來填充第二凹陷區(qū)以及第二狹縫SL2、第三狹縫SL3和第七狹縫SL7。如上所述，在形成這些狹縫之后，可以進(jìn)一步執(zhí)行使透過狹縫暴露的第一材料層35和第三材料層37硅化的工藝。
[0076]作為參考，在說明書中已經(jīng)描述了制造根據(jù)第一實施例的半導(dǎo)體器件的方法。然而，通過應(yīng)用這種制造方法，可以制造根據(jù)本發(fā)明第二和第三實施例的半導(dǎo)體器件?？梢酝ㄟ^控制形成第四狹縫SL4的深度來制造根據(jù)第二實施例的半導(dǎo)體器件。另外，通過省略形成溝槽T、犧牲層33、第四狹縫SL4和第二與第三源極層39B和41的工藝，可以制造根據(jù)第三實施例的半導(dǎo)體器件。當(dāng)制造根據(jù)第三實施例的半導(dǎo)體器件時，可以在形成第六狹縫SL6時進(jìn)一步形成第四狹縫SL4，并且可以在第四狹縫SL4中形成絕緣層42。在這種情況下，第四狹縫SL4可以具有與第六狹縫SL6大體相同的深度。
[0077]圖9A是示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)的布局圖。下文中，省略對所述實施例中與第一、第二和第三實施例相同的內(nèi)容的描述。
[0078]如圖9A所示，根據(jù)本發(fā)明這些實施例的半導(dǎo)體器件可以包括硅化物層SC，所述硅化物層SC通過將第四狹縫SL4和第六狹縫SL6周圍的導(dǎo)電層43的預(yù)定厚度硅化來形成。
[0079]例如，當(dāng)?shù)谝徊牧蠈?5和第三材料層37包括諸如多晶硅層的導(dǎo)電層、第二材料層34和第四材料層36包括諸如氧化物層的絕緣層時，透過狹縫SLl至SL7暴露的第一材料層35和第三材料層37可以被娃化以形成娃化物層SC。
[0080]在這些實施例中，已經(jīng)參考暴露的第一和第三材料層35和37在形成第四狹縫SL4和第六狹縫SL6之后被硅化的情況進(jìn)行了描述?？商孢x地，硅化工藝也可以在形成第一狹縫SLl和第五狹縫SL5之后或者在形成第二狹縫SL2、第三狹縫SL3和第七狹縫SL7之后執(zhí)行。
[0081]圖9B是示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)的布局圖。此后，省略對所述實施例中與之前實施例相同的內(nèi)容的描述。
[0082]如圖9B所示，根據(jù)本發(fā)明這些實施例的半導(dǎo)體器件可以包括在存儲塊MB周圍形成的第七狹縫SL7。例如，第七狹縫SL7可以大體為方形。在這種情況下，第七狹縫SL7可以與第三狹縫SL3和第五狹縫SL5連接。因此，下選擇柵可以首先被第一至第三以及第七狹縫SLl至SL3以及SL7隔開，然后進(jìn)一步被第四和第五狹縫SL4和SL5分隔開，由此形成四個線圖案。
[0083]圖9C是示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)的布局圖。下文中，省略對所述實施例中與之前實施例相同的內(nèi)容的描述。
[0084]如圖9C所示，根據(jù)本發(fā)明這些實施例的半導(dǎo)體器件可以包括具有各種長度(未示出)的第六狹縫SL6。另外，第三狹縫SL3和第二狹縫SL2可以排列成直線結(jié)構(gòu)或錯列結(jié)構(gòu)。當(dāng)根據(jù)這個實施例第三狹縫SL3和第二狹縫SL2相互錯列時，第一狹縫SLl可以是彎曲的，使得第二狹縫SL2和第三狹縫SL3相互連接。作為參考，第二狹縫SL2和第三狹縫SL3可以通過增加第一狹縫SLl的寬度而彼此連接。
[0085]圖10是示出根據(jù)本發(fā)明實施例的存儲系統(tǒng)的配置的視圖。
[0086]如圖10所示，根據(jù)本發(fā)明實施例的存儲系統(tǒng)100可以包括非易失性存儲器件120和存儲器控制器110。
[0087]非易失性存儲器件120可以具有根據(jù)上述布圖的結(jié)構(gòu)。另外，非易失性存儲器件120可以是包括多個閃存芯片的多芯片封裝。
[0088]存儲器控制器110可以被配置成控制非易失性存儲器件120。存儲器控制器110可以包括SRAM111、CPU112、主機(jī)接口 113、ECC114和存儲器接口 115。SRAM111可以用作CPUl 12的操作存儲器。CPUl 12可以執(zhí)行針對存儲器控制器110的數(shù)據(jù)交換的總體控制操作。主機(jī)接口 113可以包括與存儲系統(tǒng)100耦合的主機(jī)的數(shù)據(jù)交換協(xié)議。另外，ECC114可以檢測和糾正包括在從非易失性存儲器件120讀取的數(shù)據(jù)中的錯誤。存儲器接口 115可以與非易失性存儲器件120接口。存儲器控制器110還可以包括存儲用以與主機(jī)接口的代碼數(shù)據(jù)的ROM。
[0089]具有上述配置的存儲系統(tǒng)100可以是組合了存儲器件120和存儲器控制器110的固態(tài)硬盤(SSD)或存儲卡。例如，當(dāng)存儲系統(tǒng)100是SSD時，存儲器控制器可以通過包括USB、MMC, PC1-E、SATA、PATA, SCS1、ESDI和IDE的接口協(xié)議中的一個來與外部(例如主機(jī))通信。
[0090]圖11是示出根據(jù)本發(fā)明實施例的計算系統(tǒng)的配置的框圖。
[0091]如圖11所示，根據(jù)本發(fā)明實施例的計算系統(tǒng)200可以包括電耦合至系統(tǒng)總線260的CPU220、RAM230、用戶接口 240、調(diào)制解調(diào)器250和存儲系統(tǒng)210。另外，當(dāng)計算系統(tǒng)200是移動裝置時，可以進(jìn)一步包括電池來為計算系統(tǒng)200提供操作電壓。計算系統(tǒng)200還可以包括應(yīng)用芯片組、攝像機(jī)圖像處理器(CIS)和移動DRAM。
[0092]如以上結(jié)合圖10所描述的那樣，存儲系統(tǒng)210可以包括非易失性存儲器件212和存儲器控制器211。這樣，非易失性存儲器件212可以具有根據(jù)上述布局的結(jié)構(gòu)。
[0093]根據(jù)本發(fā)明的實施例，可以使用自對準(zhǔn)工藝將相互層疊在頂部的第一導(dǎo)電層和第二導(dǎo)電層圖案化。
[0094]通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0095]技術(shù)方案1.一種半導(dǎo)體器件，包括:
[0096]層疊在襯底上的至少一個第一導(dǎo)電層，所述襯底中限定了單元區(qū)和接觸區(qū)；
[0097]穿通所述第一導(dǎo)電層的至少一個第一狹縫；
[0098]層疊在所述第一導(dǎo)電層上的多個第二導(dǎo)電層；
[0099]第二狹縫，所述第二狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第一狹縫的一側(cè)連接；以及
[0100]第三狹縫，所述第三狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第一狹縫的另一側(cè)連接。
[0101]技術(shù)方案2.如技術(shù)方案I所述的半導(dǎo)體器件，其中所述第二狹縫位于所述單元區(qū)中，所述第三狹縫位于所述接觸區(qū)中。
[0102]技術(shù)方案3.如技術(shù)方案I所述的半導(dǎo)體器件,其中所述第一導(dǎo)電層被所述第一狹縫至所述第三狹縫分成多個圖案。
[0103]技術(shù)方案4.如技術(shù)方案I所述的半導(dǎo)體器件，其中所述第二導(dǎo)電層中的每個具有板形，所述板形包括由所述第二狹縫和所述第三狹縫形成的開口。
[0104]技術(shù)方案5.如技術(shù)方案I所述的半導(dǎo)體器件，還包括:
[0105]形成在所述第一導(dǎo)電層之下的第一源極層；
[0106]形成在所述第一源極層中的溝槽；
[0107]形成在所述溝槽中的第二源極層；
[0108]溝道層，所述溝道層穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第二源極層率禹合；
[0109]第四狹縫，所述第四狹縫位于所述溝道層之間且穿通所述溝槽；以及
[0110]第三源極層，所述第三源極層形成在所述第二源極層中和所述第四狹縫的下部中，其中所述第三源極層穿通所述第二源極層且與所述第一源極層耦合。
[0111]技術(shù)方案6.如技術(shù)方案I所述的半導(dǎo)體器件，還包括:
[0112]形成在所述第一導(dǎo)電層之下的絕緣層；
[0113]形成在所述絕緣層中的溝槽；
[0114]形成在所述溝槽中的第一源極層；
[0115]形成在所述第一源極層中的第二源極層；
[0116]溝道層，所述溝道層穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第一源極層耦合；以及
[0117]位于所述溝道層之間且與所述溝槽耦合的第四狹縫。
[0118]技術(shù)方案7.如技術(shù)方案5所述半導(dǎo)體器件，還包括第五狹縫，所述第五狹縫穿通所述第一導(dǎo)電層、且與所述第四狹縫耦合，其中，所述第五狹縫位于所述接觸區(qū)中。
[0119]技術(shù)方案8.如技術(shù)方案7所述的半導(dǎo)體器件,其中所述第一導(dǎo)電層被所述第一狹縫至第五狹縫分成多個圖案。[0120]技術(shù)方案9.如技術(shù)方案7所述的半導(dǎo)體器件，其中所述第二導(dǎo)電層中的每個具有板形，所述板形包括由所述第二狹縫至所述第四狹縫形成的開口。
[0121]技術(shù)方案10.如技術(shù)方案7所述的半導(dǎo)體器件，還包括第六狹縫，所述第六狹縫與所述第五狹縫相交叉、且穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層。
[0122]技術(shù)方案11.如技術(shù)方案10所述的半導(dǎo)體器件，其中所述第六狹縫具有各種尺寸。
[0123]技術(shù)方案12.如技術(shù)方案10所述的半導(dǎo)體器件，其中所述第六狹縫位于所述接觸區(qū)中。
[0124]技術(shù)方案13.如技術(shù)方案10所述的半導(dǎo)體器件，其中所述第六狹縫大體具有:在一個方向延伸的線形、具有至少一個突出部分的線形、或者U形。
[0125]技術(shù)方案14.如技術(shù)方案6所述的半導(dǎo)體器件，其中所述第四狹縫大體位于所述溝槽的中心。
[0126]技術(shù)方案15.如技術(shù)方案6所述的半導(dǎo)體器件，其中所述第四狹縫的端部被加寬，大體形成了 I形。
[0127]技術(shù)方案16.如技術(shù)方案I所述的半導(dǎo)體器件，還包括第七狹縫，所述第七狹縫位于相鄰存儲塊之間的邊界處、且穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層。
[0128]技術(shù)方案17.如技術(shù)方案16所述的半導(dǎo)體器件，其中所述第七狹縫中的每個形成在所述存儲塊中的每個的周圍，且與所述第三狹縫連接。
[0129]技術(shù)方案18.如技術(shù)方案I所述的半導(dǎo)體器件，其中所述第一導(dǎo)電層是下選擇柵極，所述第二導(dǎo)電層中的至少一個最上方的第二導(dǎo)電層是上選擇柵極，且其余的第二導(dǎo)電層是控制柵極。
[0130]技術(shù)方案19.如技術(shù)方案I所述的半導(dǎo)體器件，其中所述第二狹縫和所述第三狹縫被排列成直線或者被排列成錯列結(jié)構(gòu)。
[0131]技術(shù)方案20.如技術(shù)方案I所述的半導(dǎo)體器件，其中所述第一狹縫具有彎曲的線形。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 層疊在襯底上的至少一個第一導(dǎo)電層，所述襯底中限定了單元區(qū)和接觸區(qū)； 穿通所述第一導(dǎo)電層的至少一個第一狹縫； 層疊在所述第一導(dǎo)電層上的多個第二導(dǎo)電層； 第二狹縫，所述第二狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第一狹縫的一側(cè)連接；以及 第三狹縫，所述第三狹縫穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第一狹縫的另一側(cè)連接。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二狹縫位于所述單元區(qū)中，所述第三狹縫位于所述接觸區(qū)中。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一導(dǎo)電層被所述第一狹縫至所述第三狹縫分成多個圖案。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二導(dǎo)電層中的每個具有板形，所述板形包括由所述第二狹縫和所述第三狹縫形成的開口。
5.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 形成在所述第一導(dǎo)電層之下的第一源極層； 形成在所述第一源極層中的溝槽； 形成在所述溝槽中的第二源極層； 溝道層，所述溝道層穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第二源極層耦合； 第四狹縫，所述第四狹縫位于所述溝道層之間且穿通所述溝槽；以及第三源極層，所述第三源極層形成在所述第二源極層中和所述第四狹縫的下部中，其中所述第三源極層穿通所述第二源極層且與所述第一源極層耦合。
6.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 形成在所述第一導(dǎo)電層之下的絕緣層； 形成在所述絕緣層中的溝槽； 形成在所述溝槽中的第一源極層； 形成在所述第一源極層中的第二源極層； 溝道層，所述溝道層穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層、且與所述第一源極層耦合；以及 位于所述溝道層之間且與所述溝槽耦合的第四狹縫。
7.如權(quán)利要求5所述半導(dǎo)體器件，還包括第五狹縫，所述第五狹縫穿通所述第一導(dǎo)電層、且與所述第四狹縫耦合，其中，所述第五狹縫位于所述接觸區(qū)中。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述第一導(dǎo)電層被所述第一狹縫至第五狹縫分成多個圖案。
9.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述第二導(dǎo)電層中的每個具有板形，所述板形包括由所述第二狹縫至所述第四狹縫形成的開口。
10.如權(quán)利要求7所述的半導(dǎo)體器件，還包括第六狹縫，所述第六狹縫與所述第五狹縫相交叉、且穿通所述第一導(dǎo)電層和所述第二導(dǎo)電層。
【文檔編號】H01L21/768GK103824859SQ201310160880
【公開日】2014年5月28日 申請日期:2013年5月3日 優(yōu)先權(quán)日:2012年11月16日
【發(fā)明者】李起洪, 皮昇浩, 金一道 申請人:愛思開海力士有限公司