專利名稱：一種dram雙芯片堆疊封裝結(jié)構(gòu)和封裝工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種DRAM雙芯片堆疊封裝結(jié)構(gòu)和封裝工藝，DRAM是Dynamic RandomAccess Memory的縮略語，即動態(tài)隨機(jī)存取存儲器。
背景技術(shù)：
現(xiàn)代社會信息量爆炸增長，離不開電子產(chǎn)品-尤其是消費類電子產(chǎn)品的快速發(fā)展及普及，各式各樣的電子產(chǎn)品為人們的生活、學(xué)習(xí)、工作帶來了便利。隨著科技的不斷發(fā)展以及消費者對電子產(chǎn)品要求的提高，手機(jī)及其他消費電子功能不斷多元化，性能快速提升、速度不斷提高，而尺寸向著輕、薄、短、小的趨勢邁進(jìn)。為此，集成電路通過以下兩種途徑以縮小產(chǎn)品體積及減輕產(chǎn)品重量，第一種為SOC (System OnChip)，即系統(tǒng)級芯片，將存儲器、處理器、模擬電路、數(shù)字電路、接口電路等集成在一個芯片上，以實現(xiàn)語音、圖像、數(shù)據(jù)處理等功能；第二種是SIP (System in package),即系統(tǒng)級封裝，將多種功能的集成電路芯片組合在一個封裝體中，以實現(xiàn)與SOC相同的功能。

就集成電路封裝技術(shù)而言，為滿足輕薄短小的設(shè)計理念，出現(xiàn)了以堆疊封裝、TSV、CSP及WLP為代表的先進(jìn)封裝形式。芯片堆疊封裝作為3D封裝的一種，以其功能更強(qiáng)、性價比更高的特點逐漸取代傳統(tǒng)的單芯片封裝，順應(yīng)了電子產(chǎn)品向高集成度、多功能及小型化發(fā)展的趨勢。最近的半導(dǎo)體設(shè)備與材料國際組織(SEMI)和TechSearch International研究報告表明，從2008到2010年芯片堆疊封裝有望以年均12%的增長率發(fā)展，然而，制造方面卻面對一個挑戰(zhàn)，就是芯片去放與材料方面的挑戰(zhàn)，且日益突出，在于傳統(tǒng)的芯片裝片膠工藝已不能像裝片膜一樣為超薄芯片提供足夠的機(jī)械支撐、產(chǎn)能和良品率。雙芯片封裝是一種簡單的堆疊封裝，傳統(tǒng)的一些封裝工藝勉強(qiáng)可用，對于此類型封裝來說，受每個芯片必須具有自己的數(shù)據(jù)傳輸通道(如輸入/輸出接口)，且必須配備支撐其電路功能的電源線路的影響，使得其結(jié)構(gòu)與傳統(tǒng)的封裝對象具有較為明顯的區(qū)別。目前，傳統(tǒng)的DRAM雙芯片封裝結(jié)構(gòu)主要有兩種:一為采用FOW (Film Over Wire)膜的雙芯片封裝，是一種與傳統(tǒng)裝片膜封裝工藝最接近的一種封裝工藝，F(xiàn)OW膜集裝片膜盒劃片膜的功能于一身，其封裝結(jié)構(gòu)如圖2所示，該結(jié)構(gòu)的主要特點是對于裝片后無需熱固化處理的FOW材料，圓片層粘到FOW膜13b上劃片，然后第一芯片12b和第二芯片Ilb裝片，接著進(jìn)行引線鍵合和塑封。在圖2所示的結(jié)構(gòu)中，作為鍵合線的金線15b用量比較大，導(dǎo)致成本偏高，且用于鍵合第二芯片Ilb的金線15b存在一定的金線弧高,如圖2中標(biāo)號15b所直接指引的金線，導(dǎo)致塑封料16b用量大，并進(jìn)一步導(dǎo)致封裝體整體偏厚。另一種傳統(tǒng)的DRAM雙芯片封裝為晶圓進(jìn)行RDL (Redistribution layer)的雙芯片封裝，如圖3所示，該封裝結(jié)構(gòu)與上一種封裝結(jié)構(gòu)有一定的相似性，對比圖2與圖3，可以看出其金線15c較圖2中所示的金線15b要少。不過其主要缺點為晶圓RDL費用較高，導(dǎo)致封裝成本增加。同時其也存在與上一種封裝結(jié)構(gòu)一樣的整體偏厚的缺陷。綜合上述傳統(tǒng)DRAM兩種雙芯片封裝結(jié)構(gòu)，兩者必須在底部和第二芯片中放置FOW膜或者spacer芯片以支撐第二芯片。同時，有些堆疊封裝采用具有導(dǎo)電通孔的中介層，如硅片中開通孔且通孔中灌入銅作為連接通道，此類技術(shù)不僅實現(xiàn)難度大，而且銅與中介材料熱膨脹系數(shù)不匹配可能導(dǎo)致銅加熱過程中脫離中介層致使封裝可靠性差。

發(fā)明內(nèi)容
為改善傳統(tǒng)DRAM雙芯片堆疊封裝中成本高、封裝體厚度大、可靠性差及電性能差的問題，本發(fā)明的目的在于提供一種使用鍵合線較少的DRAM雙芯片堆疊封裝結(jié)構(gòu)，并提供一種該封裝結(jié)構(gòu)的封裝工藝。本發(fā)明采用以下技術(shù)方案:
本發(fā)明一方面，提供一種DRAM雙芯片堆疊封裝結(jié)構(gòu),包括第一芯片、第二芯片和設(shè)有基板電路的基板，所述第一芯片貼裝在所述基板預(yù)定位置，且該第一芯片的有源面為貼裝面的相對面；通過鍵合線與所述基板電氣連接的中介基板的第一面與所述第一芯片電氣連接，而中介基板上與第一面相對的第二面則與所述第二芯片的有源面電氣連接。上述DRAM雙芯片堆疊封裝結(jié)構(gòu)，所述中介基板與第一芯片、第二芯片間留有填充間隙，從而在填充間隙填充填充劑并固化后形成填充層。上述DRAM雙芯片堆疊封裝結(jié)構(gòu)，所述中介基板基于倒裝芯片的線路板，相應(yīng)地在所述第一面和第二面上形成有用于電氣和機(jī)械連接的第一面凸點和第二面凸點。上述DRAM雙芯片堆疊封裝結(jié)構(gòu)，所述第一面凸點和第二面凸點為在選定位置沉積形成的錫球。上述DRAM雙芯片堆疊封裝結(jié)構(gòu)，所述中介基板內(nèi)形成有導(dǎo)線構(gòu)成的傳輸線，傳輸線的起點接有對應(yīng)的第一面凸點或者第二面凸點，而在傳輸線的末端形成有用于鍵合所述鍵合線的焊盤。上述DRAM雙芯 片堆疊封裝結(jié)構(gòu)，用作電源線或接地線的所述傳輸線的寬度大于用作信號線的傳輸線的寬度。上述DRAM雙芯片堆疊封裝結(jié)構(gòu),若第一芯片與第二芯片尺寸相同,貝U中介基板與第一芯片的縱向比為1:1，橫向比為1.05:1" .15:1 ;若第一芯片的尺寸大于第二芯片的尺寸，則中介基板與第一芯片的縱向比為1:1，橫向比為1:1。依據(jù)本發(fā)明的另一個方面，提供一種DRAM雙芯片堆疊封裝方法，包括以下步驟:
(1)刷膠，匹配第一芯片在基板上的貼裝位置進(jìn)行刷膠，位置精度應(yīng)控制在15μ m內(nèi)；
(2)貼第一芯片，將第一芯片有源面的相對面貼裝于所述貼裝位置，上片精度控制在3 μ m 內(nèi)；
(3 )涂敷填充劑，涂敷預(yù)定厚度的填充劑于第一芯片的有源面，并裸露電氣用于電氣連接的部分；
(4)貼中介基板，將中介基板貼裝在形成填充基層的第一芯片的有源面上，匹配電氣連接，上片精度控制在3μπι內(nèi)；
(5)涂敷填充劑，涂敷預(yù)定厚度的填充劑于中介基板貼裝第一芯片的的相對面上，并裸露用于電氣連接的部分；
(6)貼裝第二芯片，將第二芯片貼裝在中介基板上，形成電氣連接，上片精度控制在3 μ m 內(nèi)；
(7)回流焊，完成步驟后的結(jié)構(gòu)體送入回流焊爐進(jìn)行回流焊，回流焊溫度控制在245°C ±2°C，使第一芯片與中介基板以及第二芯片與中介基板間的電氣連接焊接并使填充齊個化；
(8)打線，將中介基板與基板用鍵合線匹配連接起來；
(9)塑封;
(10)植球，將錫球焊接在塑封后的封裝體外接點上。上述DRAM雙芯片堆疊封裝方法，中介基板內(nèi)為銅傳輸線，采用蝕刻工藝成型在線路板上，用于連接第一芯片和第二芯片的表面凸點為錫焊點，采用電鍍方式形成在銅傳輸線的選定節(jié)點。從以上方案可以看出，依據(jù)本發(fā)明，采用中介基板轉(zhuǎn)接第一芯片和第二芯片于基板，中介基板對傳輸線路的約束減少，改善了數(shù)據(jù)長距離傳輸帶來的問題，提高了封裝的電氣性能。區(qū)別于傳統(tǒng)DRAM封裝中第二芯片上方存在的金線弧高的特點，本方案中僅存在中介基板與基板之間的鍵合線，第二芯片在基板法向?qū)_了鍵合線弧高，減少了封裝體的整體高度。另一方面，由于封裝體只進(jìn)行一次打線，減少了金線用量，由此節(jié)約了封裝成本。


圖1為依據(jù)本發(fā)明的一種DRAM雙芯片封裝結(jié)構(gòu)示意圖。圖2為已知的一種FOW膜雙芯片封裝結(jié)構(gòu)示意圖。圖3為已知的一種RDL雙芯片封裝結(jié)構(gòu)示意圖。圖4為DRAM雙芯片封裝工藝流程圖，其中，a表示依據(jù)本發(fā)明的一種DRAM雙芯片封裝工藝流程圖；b表示已知的一種FOW膜雙芯片封裝工藝流程圖；c表示已知的一種RDL雙芯片封裝工藝流程圖。圖5為一種中介基板剖面圖。圖6為一種中介基板平面圖。圖中:
Ila:第二芯片；12a:第一芯片；13a:中介基板；14a:中介基板上表面凸點；15a:中介基板下表面凸點；16a:基板；17a:金線；18a:塑封料；19a:銀膠；110a:焊球；Illa:填充劑；
Ilb:第二芯片；12b:第一芯片；13b:F0ff II ；14b:基板；15b:金線；16b:塑封料；17b:焊球；18b:銀膠；
Ilc:第二芯片；12c:第一芯片；13c:RDL層和spacer ；14c:基板；15c:金線；16c:塑封料；17c:焊球；18c:銀膠；
31:傳輸線；32:中介上表面凸點；33:中介基板下表面凸點 41:中介基板上焊盤；42:接地線；43:電源線；44:信號線。
具體實施例方式參照說明書附圖1，圖中包含一些基本構(gòu)成，如設(shè)有基板電路的基板16a，基板16a與外部電連接的如預(yù)制的錫球IlOa或者焊盤，非外部連接側(cè)連同被封裝的堆疊的芯片一同被封裝，由標(biāo)號18a所指定的塑封料表示的矩形框。在圖1所 示的結(jié)構(gòu)中，組成部分還包括第一芯片12a，第二芯片11a，中介基板13a，用于連接第一芯片12a與基板16a的銀膠19a,填充在中介基板13a與第一芯片12a和第二芯片Ila間的填充劑Illa (上、上個一層，在圖1中用兩條線指引)，還包括用作鍵合線的金線17a。在下面的內(nèi)容中對其組成及其構(gòu)造進(jìn)行詳細(xì)描述。在圖1所示的一種DRAM雙芯片堆疊封裝結(jié)構(gòu)中，所述第一芯片12a貼裝在所述基板16a預(yù)定位置，在圖1所示的結(jié)構(gòu)中，采用的垂直層疊的結(jié)構(gòu)，第一芯片12a與基板16a共法線。其中所述第一芯片12a的有源面為貼裝面的相對面，應(yīng)當(dāng)理解，貼裝面與上述貼裝相適應(yīng)，同時應(yīng)當(dāng)理解，在半導(dǎo)體芯片中，通常板、片宏觀上有兩個面，如圖1中所示的基板16a具有上面和下面，第一芯片12a也具有上面和下面，其在圖1中的上面為有源面。這樣，第一芯片12a貼裝再基板16a上，形成機(jī)械支撐，兩者不直接電氣連接。在圖1所示的結(jié)構(gòu)中存在一個中間器件，也就是通過鍵合線與所述基板16a電氣連接的中介基板13a，鍵合線可以使用如圖1所示的金線17a、銀線或者銅線，在此，滿足鍵合所需要的鍵合線顯然也可應(yīng)用與本方案中。中介基板13a起到中轉(zhuǎn)的作用，應(yīng)當(dāng)理解，作為基本類器件，其上應(yīng)形成有電路，由于在此處不涉及其自身的改進(jìn)，其僅需要中繼基板16a與第一芯片12a和第二芯片Ila的連接即可，本領(lǐng)域的技術(shù)人員據(jù)此容易理解邏輯上的連接關(guān)系。進(jìn)而中介基板13a的第一面，也就是中介基板在圖1的下底面與所述第一芯片12a電氣連接，而中介基板13a上與第一面相對的第二面則與所述第二芯片Ila的有源面電氣連接。芯片的有源面與基板的布線面應(yīng)有一定的隔離，可以是空間隔離，也就是空氣隔離，但這種結(jié)構(gòu)機(jī)械強(qiáng)度低，為此，在圖1所示的結(jié)構(gòu)中，所述中介基板13a與第一芯片12a、第二芯片Ila間留有填充間隙，從而在填充間隙填充填充劑Illa并固化后形成填充層。在這種結(jié)構(gòu)中，中介基板13a也·充當(dāng)提高封裝體整體機(jī)械性能的作用，尤其是在封裝條件下，中介基板13a被封裝體所包覆形成可靠連接，形成中間的可靠機(jī)械支撐，保證封裝體長期使用的可靠性。采用塑封工藝可在芯片四周形成塑封層以避免芯片受外界機(jī)械沖擊以及環(huán)境的侵蝕。焊球IlOa作為封裝體輸入/輸出端口位于基板16a的下方。關(guān)于所述中介基板13a與第一芯片12a和第一芯片Ila之間的連接,可以米用金線鍵合，填充層形成后也可以保證所需要的機(jī)械強(qiáng)度，且距離比較短，對數(shù)據(jù)的傳輸不會產(chǎn)生太大的問題。不過為了改善封裝體的機(jī)械性能，且改善數(shù)據(jù)的遠(yuǎn)距離傳輸所帶來的問題，中間基板13a為基于倒裝芯片(Flip chip)的線路板，相應(yīng)地在所述第一面和第二面上形成有用于電氣和機(jī)械連接的第一面凸點和第二面凸點，如圖1所示的中介基板上表面凸點14a和中介基板下表面凸點15a，一般是錫球，支撐面積大。Flip chip又稱倒裝片，是一種無引腳結(jié)構(gòu)，一般含有電路單元。設(shè)計用于通過適當(dāng)數(shù)量的位于其面上的錫球(導(dǎo)電性粘合劑所覆蓋)，在電氣上和機(jī)械上連接于電路。倒裝片是在I/O pad上沉積錫鉛球，然后將芯片翻轉(zhuǎn)加熱利用熔融的錫鉛球與陶瓷機(jī)板相結(jié)合此技術(shù)替換常規(guī)打線接合，逐漸成為未來的封裝主流，當(dāng)前主要應(yīng)用于高時脈的CPU、GPU (Graphic Processor Unit)及Chipset等產(chǎn)品為主。與COB相比，該封裝形式的芯片結(jié)構(gòu)和I/o端(錫球)方向朝下，由于I/O引出端分布于整個芯片表面，故在封裝密度和處理速度上Flip chip已達(dá)到頂峰，特別是它可以采用類似SMT技術(shù)的手段來加工，因此是芯片封裝技術(shù)及高密度安裝的最終方向。中介基板13a雙面凸點的存在減小了分布電容，從而改善了數(shù)據(jù)長距離傳輸帶來的問題，提高了封裝的電氣性能。所述中介基板內(nèi)形成由導(dǎo)線構(gòu)成的傳輸線，自然線路板上的布線一般是導(dǎo)線片，以寬度進(jìn)行標(biāo)識。傳輸線在這里采用銅傳輸線，也可以采用與同電阻率接近，成本接近的金屬線。在圖6所示的結(jié)構(gòu)中，傳輸線的布局可以清楚地顯示出來，其的起點接有對應(yīng)的第一面凸點或者第二面凸點，而在傳輸線的末端形成有用于鍵合所述鍵合線的焊盤。傳輸線類型不一樣，如銅傳輸線，其可以根據(jù)具體的用途而可具有不同的寬度，通過增加電源線43及接地線42的銅線寬度可減小導(dǎo)線的電阻和導(dǎo)線間感應(yīng)電感，同時改善封裝芯片的噪聲特性；相應(yīng)的，減小信號線44的銅線寬度可降低線路間寄生電容，從而改善電路的信號傳輸。 若第一芯片與第二芯片不同，表面凸點分別與各自對應(yīng)的焊盤相連；若第一芯片與第二芯片相同，兩者的信號線44、電源線43等可連在同一焊盤上，形成并接。同時，由于芯片信號經(jīng)由中介基板之后再經(jīng)金線與底部基板實現(xiàn)連接，相較于傳統(tǒng)雙芯片封裝，金線長度大幅減小，避免了信號長距離傳輸(如第二芯片到基板的金線連接)，由此減小了寄生電容及寄生電感，改善了封裝體的高頻傳輸性能。為有利于封裝，中介基板13a尺寸可由第一芯片12a及第二芯片Ila尺寸確定，若第一及第二芯片尺寸相同，中介基板13a尺寸與芯片尺寸縱向比為1:1,橫向比為1.05-1.15:1，若第一芯片12a尺寸較第二芯片Ila尺寸大，則中介基板13a尺寸與第一芯片12a尺寸縱向比為1:1，橫向比為1:1。如圖1所示，中介基板13a要稍大于兩芯片，一方面用于鍵合線的連接，另一方面可以因為塑封而產(chǎn)生中間基點，提高整體的機(jī)械強(qiáng)度。在4左邊所示的封裝工藝中，匹配上述封裝體的封裝，其包括以下步驟:
步驟21a，刷膠，將銀膠刷在基板16a上，位置精度控制在10-20 μ m,為貼裝第一芯片做準(zhǔn)備，位置精度是保證電氣連接可靠性的技術(shù)要求，在下輸?shù)膬?nèi)容中，應(yīng)盡可能的保證所要求的位置精度。步驟22a，貼第一芯片12a，將第一芯片12a有源面向上貼裝在基板16a上，上片精度為2-4 μ m。步驟23a，涂覆填充劑111a，將填充劑Illa涂覆在第一芯片12a有源面上。步驟24a，貼中介基板13a，將中介基板13a貼裝在第一芯片12a上，位置精度為2—4 u m0步驟25a，涂覆填充劑111a，將填充劑涂覆在中介基板13a上。步驟26a，貼第二芯片11a，將第二芯片Ila貼裝在中介基板13a上，上片精度為2—4 u m0步驟27a，回流焊，將貼有第一、第二芯片及中介基板13a的基板16a在回流焊爐中進(jìn)行回流焊，回流焊溫度控制在240°C -260°C以內(nèi)，以實現(xiàn)各部件之間的焊接以及填充劑的固化。步驟28a，打線，采用熱超聲焊將中介基板13a和基板16a用金線17a連接起來，焊線溫度150°C -170°C，焊線位置精度2-4 μ m。步驟29a，塑封，將打線完成的封裝體用塑封料塑封起來，塑封溫度控制在170。。_185°C 內(nèi)。步驟210a，植球，將錫球焊接在塑封后的封裝體上。步驟211a，切單。將整條的封裝體組合切成單顆的形式，這在整條封裝的條件下才有。上述內(nèi)容中，雙面具有凸點的中介基板類似于普通的BT(BismaleimideTriazine)樹脂線路板，可以采用現(xiàn)有的基板制作工藝進(jìn)行加工。基板表面凸點可以采用蝕亥IJ、電鍍及化學(xué)氣相沉積等方式獲得，芯片經(jīng)由上述凸點與中介基板實現(xiàn)互連。中介基板內(nèi)不具有電路回路，但存在縱橫的銅導(dǎo)線構(gòu)成的傳輸線及通孔，作為被動元器件為第一芯片及第二芯片提供數(shù)據(jù)、電源及接地傳輸通道。傳輸線的末端為金屬焊盤，以通過金線與底部基板連接。以上所述實施例只是本專利的技術(shù)構(gòu)思，本領(lǐng)域技術(shù)人員在本專利技術(shù)方案范圍內(nèi)進(jìn)行的通常變化和替換都應(yīng)包 含在本專利的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種DRAM雙芯片堆疊封裝結(jié)構(gòu)，包括第一芯片(12a)、第二芯片(Ila)和設(shè)有基板電路的基板(16a)，其特征在于，所述第一芯片(12a)貼裝在所述基板(16a)預(yù)定位置，且該第一芯片(12a)的有源面為貼裝面的相對面；通過鍵合線與所述基板(16a)電氣連接的中介基板(13a)的第一面與所述第一芯片(12a)電氣連接，而中介基板(13a)上與第一面相對的第二面則與所述第二芯片(Ila)的有源面電氣連接。
2.根據(jù)權(quán)利要求1所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述中介基板(13a)與第一芯片(12a)、第二芯片(Ila)間留有填充間隙，從而在填充間隙填充填充劑(Illa)并固化后形成填充層。
3.根據(jù)權(quán)利要求1或2所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述中介基板基于倒裝芯片的線路板，相應(yīng)地在所述第一面和第二面上形成有用于電氣和機(jī)械連接的第一面凸點和第二面凸點。
4.根據(jù)權(quán)利要求4所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述第一面凸點和第二面凸點為在選定位置沉積形成的錫球。
5.根據(jù)權(quán)利要求4所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述中介基板內(nèi)形成由導(dǎo)線構(gòu)成的傳輸線，傳輸線的起點接有對應(yīng)的第一面凸點或者第二面凸點，而在傳輸線的末端形成有用于鍵合所述鍵合線的焊盤。
6.根據(jù)權(quán)利要求5所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，用作電源線或接地線的所述傳輸線的寬度大于用作信號線的傳輸線的寬度。
7.根據(jù)權(quán)利要求1所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，若第一芯片(12a)與第二芯片(Ila)尺寸相同，貝U中介基板(13a)與第一芯片的縱向比為1:1，橫向比為1.05:1^1.15:1 ;若第一芯片(12a)的尺寸大于第二芯片的尺寸，則中介基板(13a)與第一芯片(12a)的縱向比為1:1，橫向比為1:1。
8.一種DRAM雙芯片堆疊封裝方法，其特征在于，包括以下步驟: (1)刷膠，匹配第一芯片(12a)在基板(16a)上的貼裝位置進(jìn)行刷膠，位置精度應(yīng)控制在15 μ m內(nèi)； (2)貼第一芯片(12a)，將第一芯片(12a)有源面的相對面貼裝于所述貼裝位置，上片精度控制在3 μ m內(nèi)； (3)涂敷填充劑，涂敷預(yù)定厚度的填充劑于第一芯片(12a)的有源面，并裸露電氣用于電氣連接的部分； (4)貼中介基板(13a)，將中介基板(13a)貼裝在形成填充基層的第一芯片(12a)的有源面上，匹配電氣連接，上片精度控制在3 μ m內(nèi)； (5)涂敷填充劑，涂敷預(yù)定厚度的填充劑于中介基板(13a)貼裝第一芯片的(12a)的相對面上，并裸露用于電氣連接的部分； (6)貼裝第二芯片，將第二芯片(Ila)貼裝在中介基板(13a)上，形成電氣連接，上片精度控制在3 μ m內(nèi)； (7)回流焊，完成步驟(6)后的結(jié)構(gòu)體送入回流焊爐進(jìn)行回流焊，回流焊溫度控制在2450C ±2°C，使第一芯片與中介基板以及第二芯片與中介基板間的電氣連接焊接并使填充齊個化； (8)打線，將中介基板(13a)與基板(16a)用鍵合線匹配連接起來；(9)塑封; (10)植球，將錫球焊接在塑封后的封裝體外接點上。
9.根據(jù)權(quán)利要求8所述的DRAM雙芯片堆疊封裝方法，其特征在于，中介基板(13a)內(nèi)為銅傳輸線，采用蝕刻工藝成型在線路板上，用于連接第一芯片和第二芯片的表面凸點為錫焊點，采用電鍍方式形成在銅傳輸線的選 定節(jié)點。
全文摘要
本發(fā)明公開了一種DRAM雙芯片堆疊封裝結(jié)構(gòu)和封裝工藝，依據(jù)本發(fā)明采用中介基板轉(zhuǎn)接第一芯片和第二芯片于基板，中介基板對傳輸線路的約束減少，改善了數(shù)據(jù)長距離傳輸帶來的問題，提高了封裝的電氣性能。區(qū)別于傳統(tǒng)DRAM封裝中第二芯片上方存在的金線弧高的特點，本方案中僅存在中介基板與基板之間的鍵合線，第二芯片在基板法向?qū)_了鍵合線弧高，減少了封裝體的整體高度。另一方面，由于封裝體只進(jìn)行一次打線，減少了金線用量，由此節(jié)約了封裝成本。
文檔編號H01L25/065GK103236425SQ20131014230
公開日2013年8月7日 申請日期2013年4月23日 優(yōu)先權(quán)日2013年4月23日
發(fā)明者戶俊華, 劉昭麟, 栗振超, 孟新玲 申請人:山東華芯半導(dǎo)體有限公司