高k金屬柵結(jié)構(gòu)的制備方法
【專利摘要】本發(fā)明提供一種高K金屬柵結(jié)構(gòu)的制備方法，至少包括以下步驟：首先提供一襯底，在所述襯底上自下而上依次形成界面層及高K電介質(zhì)層；然后在所述高K電介質(zhì)層上沉積阻擋層；再采用化學(xué)氣相沉積法在所述阻擋層上沉積硅層以使硅原子或硅離子進入所述阻擋層中，形成硅摻雜的阻擋層；最后在制作金屬柵極層。本發(fā)明的方法不用經(jīng)過后續(xù)的快速高溫?zé)崽幚恚苊饬烁逰介質(zhì)層晶化及界面層增厚的問題，并簡化了工藝，硅摻雜的阻擋層作為金屬擴散阻擋層，更有效地阻止了金屬柵極層中的金屬擴散到高K介質(zhì)中，從而保持器件的良好性能。
【專利說明】高K金屬柵結(jié)構(gòu)的制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種柵結(jié)構(gòu)的制備方法，特別是涉及一種高K金屬柵結(jié)構(gòu)的制備方法。

【背景技術(shù)】
[0002]在傳統(tǒng)的MOS晶體管工藝中，通常采用S12作為柵介質(zhì)、重?fù)诫s的多晶硅作為柵電極材料，但隨著特征尺寸的不斷縮小，MOS晶體管中的S12柵電介質(zhì)已臨近了極限。例如，在65納米工藝中，S12柵的厚度已降至1.2納米，約為5個硅原子層厚度，如果再繼續(xù)縮小，漏電流和功耗將急劇增加。同時，由多晶硅柵電極引起的摻雜硼原子擴散、多晶硅耗盡效應(yīng)以及過高的柵電阻等問題也將變得越來越嚴(yán)重。因此，對于32納米及以下各技術(shù)代，急劇增加的漏電流和功耗等問題將亟待新材料、新工藝及新器件結(jié)構(gòu)的開發(fā)來解決。
[0003]目前，國際上各主要半導(dǎo)體公司都已開始著手面向32納米及以下技術(shù)代的“高k/金屬柵”技術(shù)的開發(fā)，即采用高K介質(zhì)/金屬柵(HKMG)結(jié)構(gòu)代替柵氧化層/多晶硅柵極結(jié)構(gòu)。據(jù)Intel報道，采用高K電介質(zhì)材料后，其柵漏電流降為原來的十分之一。目前來看，高K介質(zhì)/金屬柵結(jié)構(gòu)的應(yīng)用成為32納米及以下技術(shù)代集成電路發(fā)展的必然趨勢。
[0004]在高K介質(zhì)/金屬柵結(jié)構(gòu)中，根據(jù)金屬柵極層材料的不同，有的金屬柵極層中的金屬會擴散到高K介質(zhì)中，對器件造成不良影響。因此在高K介質(zhì)層和金屬柵極層之間需要加入金屬擴散阻擋層。研究中已發(fā)現(xiàn)硅摻雜的TiN可以更有效的阻擋金屬的擴散?，F(xiàn)有技術(shù)中制備硅摻雜TiN的方法包括如下步驟:首先沉積一層TiN，然后在TiN上用物理氣相沉積法(PVD)沉積硅層，最后通過快速高溫?zé)崽幚?600°C以上至1000°C)得到硅摻雜的TiN。
[0005]但是現(xiàn)有技術(shù)的方法不適用于高K金屬柵結(jié)構(gòu)中金屬擴散阻擋層的制備，因為現(xiàn)有技術(shù)的方法中的高溫?zé)崽幚頃?dǎo)致阻擋層下的高K介質(zhì)層晶化，并使界面層再生長從而使得界面層增厚，這些都會對器件造成不利影響。因此提供一種高K金屬柵結(jié)構(gòu)中金屬擴散阻擋層的制備方法實屬必要。


【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種高K金屬柵結(jié)構(gòu)的制備方法，用于解決現(xiàn)有技術(shù)中金屬柵極層中的金屬擴散問題及高溫?zé)崽幚韺?dǎo)致阻擋層下的高K介質(zhì)層晶化，并使界面層再生長從而使得界面層增厚，對器件造成不利影響的問題。
[0007]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種高K金屬柵結(jié)構(gòu)的制備方法，該方法至少包括以下步驟:
[0008]I)提供一襯底，在所述襯底上自下而上依次形成界面層及高K電介質(zhì)層；
[0009]2)在所述高K電介質(zhì)層上沉積阻擋層；
[0010]3)采用化學(xué)氣相沉積法在所述阻擋層上沉積硅層以使硅原子或硅離子進入所述阻擋層上部或整個阻擋層中，形成硅摻雜的阻擋層；
[0011]4)在所述步驟3)形成的結(jié)構(gòu)上制作金屬柵極層。
[0012]可選地，于所述步驟3 )中，在形成硅摻雜的阻擋層之后還包括一去除所述硅層的步驟。
[0013]可選地，所述化學(xué)氣相沉積法的溫度范圍是40(T600 °C。
[0014]可選地，所述高K電介質(zhì)層的材料包括Zr02、Hf02、A1203、HfSi0、HfS1N中的一種或多種。
[0015]可選地，所述金屬柵極層的材料包括TiAl、Al、Ta、T1、W、Cu、HfCN, Hf C、Pt、Ru、Mo或Ir中的一種或多種。
[0016]可選地，所述阻擋層的材料包括TiN、TaN, HfN, ZrN, HfC或TaC中的一種或多種。
[0017]可選地，所述阻擋層的材料為TiN，硅原子或硅離子進入所述TiN中形成TiSiN層。
[0018]可選地，所述阻擋層的厚度范圍是0.5飛nm。
[0019]可選地，所述硅層的厚度范圍是f 10nm。
[0020]可選地，所述硅層為無定形硅層。
[0021]如上所述，本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法，具有以下有益效果:采用化學(xué)氣相沉積法在所述阻擋層上沉積硅層，在沉積過程中，硅原子或硅離子便進入所述阻擋層中，不用經(jīng)過后續(xù)的快速高溫?zé)崽幚恚苊饬俗钃鯇酉碌母逰介質(zhì)層晶化及界面層增厚的問題；并且硅層中的硅原子或硅離子進入到阻擋層的晶界并占據(jù)其中，形成硅摻雜的阻擋層，更有效地阻止了金屬柵極層中的金屬擴散到高K介質(zhì)中，從而保持器件的良好性能。

【專利附圖】

【附圖說明】
[0022]圖1顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法的流程圖。
[0023]圖2顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法中在襯底上依次形成界面層及高K電介質(zhì)層的示意圖。
[0024]圖3顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法中在高K電介質(zhì)層上沉積阻擋層的示意圖。
[0025]圖4顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法中采用化學(xué)氣相沉積法在所述阻擋層上沉積硅層的示意圖。
[0026]圖5顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法中硅進入阻擋層上部形成硅摻雜的阻擋層的示意圖。
[0027]圖6顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法中硅進入整個阻擋層形成硅摻雜的阻擋層的示意圖。
[0028]圖7顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法中在未去除硅層的結(jié)構(gòu)上制作金屬柵極層的示意圖。
[0029]圖8顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法中在去除硅層之后的結(jié)構(gòu)上制作金屬柵極層的示意圖。
[0030]元件標(biāo)號說明
[0031]SI?S4 步驟
[0032]I 襯底
[0033]2界面層
[0034]3高K電介質(zhì)層
[0035]4阻擋層
[0036]5 硅層
[0037]6娃摻雜的阻擋層
[0038]7金屬柵極層

【具體實施方式】
[0039]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0040]請參閱圖1至圖8。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0041]首先請參閱圖1，如圖所示，顯示為本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法的流程圖，本發(fā)明的高K金屬柵結(jié)構(gòu)的制備方法至少包括以下步驟:
[0042]步驟S1:請參閱圖2，如圖所示，提供一襯底1，在所述襯底I上自下而上依次形成界面層2及高K電介質(zhì)層3。
[0043]具體的，所述襯底I可包括形成于其上的多種特征，包括有源區(qū)、隔離區(qū)等。所述襯底I的材料可以為任何合適的半導(dǎo)體襯底材料，如硅、鍺、鍺硅、絕緣體上硅等，根據(jù)設(shè)計要求其中還可包括各種不同的摻雜配置，如P型襯底或N型襯底。本實施例中所述襯底I的材料以硅為例。
[0044]具體的，可采用化學(xué)氣相沉積法、原子層淀積法、濺射等方法在所述襯底I上形成所述界面層2。所述界面層2的材料為Si02、Si0N或HfS1x。本實施例中，所述界面層2的材料優(yōu)選為S12，可直接在硅襯底上采用熱氧化工藝得到。
[0045]具體的，可采用原子層淀積法、化學(xué)氣相沉積法、熱氧化等合適的方法形成所述高K電介質(zhì)層3。所述高K電介質(zhì)層3為具有高介電常數(shù)的材料(相對于二氧化硅)，可以包括Zr02、Hf02、A1203、HfSi0、HfS1N中的一種或多種，但不僅限于上述材料。本實施例中，所述高K電介質(zhì)層3的材料優(yōu)選為Η--2，采用原子層淀積法形成。
[0046]步驟S2:請參閱圖3,如圖所示,在所述高K電介質(zhì)層3上沉積阻擋層4。
[0047]具體的，可采用原子層淀積法、濺射法等合適的方法在所述高K電介質(zhì)層3上沉積阻擋層4。所述阻擋層4的材料包括TiN、TaN, HfN, ZrN, HfC或TaC中的一種或多種，但不僅限于上述材料。所述阻擋層4的厚度范圍是0.5~5nm。
[0048]步驟S3:請參閱圖4至圖6,首先請參閱圖4,如圖所示,采用化學(xué)氣相沉積法在所述阻擋層4上沉積硅層5。
[0049] 具體的，所述硅層的厚度范圍是flOnm。所述硅層可以為無定形硅層、單晶硅層或多晶硅層等。本實施例中，所述硅層優(yōu)選為無定形硅層。
[0050]具體的，所述化學(xué)氣相沉積法的溫度范圍是40(T600 °C，如可采用450 °C、500 °C、550°C、580°C等溫度。此溫度范圍內(nèi)，在化學(xué)氣相沉積形成硅層5的過程中，部分硅原子或硅離子便可同時進入所述阻擋層4上部或整個阻擋層4中，形成硅摻雜的阻擋層。
[0051]需要指出的是，為了便于說明，硅摻雜的阻擋層未在圖4中示出，但是硅摻雜的阻擋層在沉積硅層的同時便形成。
[0052]再請參閱圖5，顯示為硅原子或硅離子進入所述阻擋層4上部形成硅摻雜的阻擋層6的示意圖，所述硅摻雜的阻擋層6作為金屬擴散阻擋層，可以更有效阻止金屬離子從其中通過。
[0053]再請參閱圖6，顯示為硅原子或硅離子進入整個阻擋層4中形成硅摻雜的阻擋層6的示意圖。
[0054]需要指出的是，所述阻擋層4本身具有較強的阻擋金屬離子的能力，硅原子或硅離子進入其中之后，由于硅原子或硅離子占據(jù)了其中的晶界間隙，從而使得其阻擋金屬離子通過的能力大大增強。本實施例中，所述阻擋層4的材料優(yōu)選為TiN，在采用化學(xué)氣相沉積法沉積所述硅層5的過程中，硅原子或硅離子進入所述TiN中形成TiSiN層，即形成硅摻雜的TiN層，其可以更有效的阻止金屬離子的通過。
[0055]此外，本發(fā)明通過化學(xué)氣相沉積法實現(xiàn)了一步法直接在沉積過程中使硅原子或硅離子進入阻擋層，形成硅摻雜的阻擋層，而不用經(jīng)過后續(xù)高溫退火，有效避免了高K電介質(zhì)層3的晶化，并防止了界面層2的再生長而引起的界面層增厚，消除了工藝的不良影響。
[0056]步驟S4:請參閱圖6,如圖所示,在圖5所示的結(jié)構(gòu)上制作金屬柵極層7。
[0057]具體的，采用物理氣相沉積法等沉積方法在所述硅層5上沉積金屬柵極層7，所述金屬柵極層7的材料可包括金屬、金屬化合物或金屬硅化物中的一種或多種，如可包括TiAl、Al、Ta、T1、W、Cu、HfCN, HfC, Pt、Ru、Mo或Ir中的一種或多種，但不僅限于上述材料。所述金屬柵極層7可以是單層結(jié)構(gòu)或多層結(jié)構(gòu)，可以包含不同的功函數(shù)層、柵電極層等，SP可以為復(fù)合結(jié)構(gòu)。根據(jù)不同的器件類型(如PMOS或NM0S)，所述金屬柵極層7的材料可進行不同的選擇。
[0058]本實施例中，所述金屬柵極層7采用射頻濺射法形成，其材料優(yōu)選為TiAl，本實施例中，TiAl層的作用是作為N型功函數(shù)金屬層。若沒有金屬擴散阻擋層，TiAl層中的Al很容易擴散到高K電介質(zhì)層3中，對器件造成不利影響。本發(fā)明的高K金屬柵結(jié)構(gòu)中包括硅摻雜的阻擋層6，其作為金屬擴散阻檔層，可以更有效的阻擋Al通過，從而有效防止Al擴散到高K電介質(zhì)層3中。
[0059]需要指出的是，對于不同材料的金屬柵極層7，所述阻擋層4的材料可以進行有針對性的選擇，如本實施例中，金屬柵極層的材料為TiAl，阻擋層的材料為TiN，TiN本身對Al有較強的阻擋能力，而硅摻雜可以進一步提高阻擋效果，在其它實施例中，若金屬柵極層為其它材料，阻擋層的材料可以根據(jù)金屬柵極層中的金屬進行特定的選擇，從而實現(xiàn)更有效的阻擋效果。
[0060]本實施例中為直接在所述娃層5上制作金屬柵極層7,在另一實施例中,在制作金屬柵極層7之前還包括一去除所述硅層的步驟，因為根據(jù)不同的工藝要求，在一些器件中，所述硅層5有可能影響金屬柵極層7的功函數(shù)。請參閱圖8，如圖所示，顯示為在去除硅層之后的結(jié)構(gòu)上制作金屬柵極層的示意圖。具體的，在形成硅摻雜的阻擋層6之后，采用濕法腐蝕等方法去除其表面的所述硅層5，然后再在所述硅摻雜的阻擋層6上制作金屬柵極層7。
[0061]綜上所述，本發(fā)明高K金屬柵結(jié)構(gòu)的制備方法，采用化學(xué)氣相沉積法在所述阻擋層上沉積硅層，在沉積過程中，硅原子或硅離子便進入所述阻擋層中，不用經(jīng)過后續(xù)的快速高溫?zé)崽幚恚苊饬俗钃鯇酉碌母逰介質(zhì)層晶化及界面層增厚的問題，并簡化了工藝，即由兩步簡化為一步；并且硅層中的硅原子或硅離子進入到阻擋層的晶界并占據(jù)其中，形成硅摻雜的阻擋層，更有效地阻止了金屬柵極層中的金屬擴散到高K介質(zhì)中，從而保持了器件的良好性能。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0062]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種高K金屬柵結(jié)構(gòu)的制備方法，其特征在于，該方法至少包括以下步驟: 1)提供一襯底，在所述襯底上自下而上依次形成界面層及高K電介質(zhì)層； 2)在所述高K電介質(zhì)層上沉積阻擋層； 3)采用化學(xué)氣相沉積法在所述阻擋層上沉積硅層以使硅原子或硅離子進入所述阻擋層上部或整個阻擋層中，形成硅摻雜的阻擋層； 4)在所述步驟3)形成的結(jié)構(gòu)上制作金屬柵極層。
2.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:于所述步驟3)中，在形成硅摻雜的阻擋層之后還包括一去除所述硅層的步驟。
3.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述化學(xué)氣相沉積法的溫度范圍是400~600 0C。
4.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述高K電介質(zhì)層的材料包括Zr02、Hf02、A1203、HfSi0、HfSi0N中的一種或多種。
5.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述金屬柵極層的材料包括11六1、六1、1&、11、胃、01、!1代^、!1江、？扒1?11、]\10或Ir中的一種或多種。
6.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述阻擋層的材料包括TiN、TaN, HfN, ZrN, HfC或TaC中的一種或多種。
7.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述阻擋層的材料為TiN，硅原子或硅離子進入所述TiN中形成TiSiN層。
8.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述阻擋層的厚度范圍是0.5~5nm。
9.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述硅層的厚度范圍是I~10nm。
10.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的制備方法，其特征在于:所述硅層為無定形娃層。
【文檔編號】H01L21/28GK104051252SQ201310077624
【公開日】2014年9月17日 申請日期:2013年3月11日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】張子瑩 申請人:中芯國際集成電路制造(上海)有限公司