專利名稱：基于ART結(jié)構(gòu)的硅基溝槽內(nèi)生長GaAs材料的NMOS器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制備硅基NMOS器件的方法及相應(yīng)的NMOS器件。具體來說，本發(fā)明涉及將MOCVD和高深寬比溝槽限制技術(shù)(Aspect RatioTrapping, ART)結(jié)合起來生長材料結(jié)構(gòu)并制備硅基NMOS器件。
背景技術(shù)：
在過去的近十年，大規(guī)模集成電路技術(shù)突飛猛進(jìn)，很大程度上與MOS晶體管的使用和發(fā)展有關(guān)系。MOS晶體管自從進(jìn)入集成電路制造行業(yè)，通過不斷的發(fā)展，至今已經(jīng)成為工業(yè)中最重要的電子器件之一。但是，電子信息產(chǎn)業(yè)的發(fā)展對集成元器件提出了更高的要求，根據(jù)國際半導(dǎo)體產(chǎn)業(yè)技術(shù)發(fā)展藍(lán)圖(ITRS2009)的預(yù)測，2012年MPU的物理柵長將縮小到22納米。然而，隨著集成電路技術(shù)發(fā)展到22納米技術(shù)節(jié)點(diǎn)以下時(shí)，使得硅(Si)集成電路技術(shù)在速度、功耗、集成度、可靠性等方面受到一系列基本物理問題和工藝技術(shù)的限制，并且昂貴的生產(chǎn)線建設(shè)和制造成本使集成電路產(chǎn)業(yè)面臨巨大的投資風(fēng)險(xiǎn)，傳統(tǒng)的硅CMOS技術(shù)采用“縮小尺寸”來實(shí)現(xiàn)更小、更快、更廉價(jià)的邏輯與存儲器件的發(fā)展模式已經(jīng)難以維持。因此，ITRS清楚的提出，“后22納米” CMOS技術(shù)將采用全新的材料、器件結(jié)構(gòu)和集成技術(shù)，集成電路技術(shù)將在“后22納米”時(shí)代面臨重大技術(shù)跨越及轉(zhuǎn)型。這樣，一些替代硅的材料，如石墨烯，碳納米管，高遷移率鍺(Ge)和II1-V半導(dǎo)體材料以及一些新的器件等成為最近幾年的研究重點(diǎn)，其中尤以II1-V半導(dǎo)體最為重要。硅基II1-V族化合物半導(dǎo)體材料的制備開始于上世紀(jì)80年代，遷移率和飽和速度比硅大好幾倍，他們在低場和高場下都具有優(yōu)異的電子輸運(yùn)性能，是超高速、低功耗NMOS的理想溝道材料。為了應(yīng)對集成電路技術(shù)所面臨的嚴(yán)峻挑戰(zhàn)，采用與硅工藝兼容的高遷移率II1-V族半導(dǎo)體材料代替硅溝道，以大幅度提高NMOS的速度并實(shí)現(xiàn)低功耗工作研究已經(jīng)成為近期全球微電子領(lǐng)域的前沿和熱點(diǎn)。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題本發(fā)明的目的在于提供一種基于ART結(jié)構(gòu)的硅基溝槽內(nèi)生長GaAs材料的NMOS器件的制備方法，以通過制備高質(zhì)量的硅基GaAs材料，并作為襯底來制備NMOS器件，以與傳統(tǒng)的硅工藝兼容，提高器件的性能和減小功耗。( 二 )技術(shù)方案為解決上述技術(shù)問題，本發(fā)明提出一種制備NMOS器件的方法，包括如下步驟:步驟S1:選擇〈100〉向〈111〉方向偏離6° 10°的硅襯底，并在此硅襯底上生長SiO2層；步驟S2:刻蝕所述SiO2層，以在該SiO2層上形成多個(gè)高寬比大于2的溝槽，并使溝槽底部露出所述硅襯底；步驟S3:在100 150mBar的生長壓力下，采用MOCVD工藝在所述溝槽內(nèi)依次生長勢壘層、緩沖層和頂層；步驟S4:在頂層上制作源極、漏極和柵極。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述硅襯底為P型電阻率大于2000 Ω cm的高阻〈001〉硅。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述SiO2層的厚度為500 lOOOnm，所述形成的溝槽3的寬度為200 300nm。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述勢壘層的材料為Ala3GaAs，并以三甲基鎵、三甲基招和砷化氫作為原料，生長過程中V族元素和III族元素的輸入摩爾流量比在20和30之間。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述緩沖層和頂層的材料均為GaAs，并以叔丁基二氫砷和三乙基鎵作為原料，生長過程中V族元素和III族元素的輸入摩爾流量比在5到15之間。本發(fā)明還提出一種NMOS器件，包括硅襯底和在所述硅襯底上形成的SiO2層，并且在SiO2層2中具有多個(gè)溝槽，在溝槽中依次生長有勢壘層4、緩沖層5和頂層6，在頂層6上形成源極S、漏極D和柵極G，其中所述硅襯底的〈100〉向〈111〉方向偏離6° 10°，并且，所述溝槽的深寬比大于2。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述硅襯底為P型電阻率大于2000 Ω cm的高阻〈001〉硅。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述SiO2層的厚度為500 lOOOnm，所述形成的溝槽3的寬度為200 300nm。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述勢壘層的材料為AlQ 3GaAs。根據(jù)本發(fā)明的一種具體實(shí)施方式
，所述緩沖層和頂層的材料均為GaAs。(三)有益效果1、本發(fā)明采用MOCVD(金屬有機(jī)物化學(xué)氣相外延)與高深寬比溝槽限制的方法結(jié)合，通過生長一層Ala3GaAs勢壘層，接著生長出高質(zhì)量的GaAs異質(zhì)外延緩沖層，使界面處的失配位錯(cuò)和反相疇邊界截止在SiO2壁上，有效約束了異質(zhì)結(jié)界面缺陷的延伸。2、本發(fā)明通過改變生長原料，降低生長溫度，優(yōu)化生長速率等其他參數(shù)，減少了異質(zhì)界面的缺陷，提高外延層的質(zhì)量，使得作為匪OS的襯底時(shí)得到良好的器件質(zhì)量。


圖1 圖9為本發(fā)明的一個(gè)實(shí)施例的基于ART結(jié)構(gòu)的硅基溝槽內(nèi)生長GaAs材料的NMOS器件的制備方法的步驟分解圖，其中:圖1為硅襯底上生長SiO2層后的結(jié)構(gòu)示意圖；圖2為光刻后形成SiO2溝槽的結(jié)構(gòu)示意圖；圖3為用piranha、SC2、HF和去離子水清洗溝槽底部剩余的SiO2層后的結(jié)構(gòu)示意圖；圖4為在溝槽內(nèi)生長Ala3GaAs勢壘層后的結(jié)構(gòu)示意圖；圖5為在溝槽內(nèi)生長接著生長緩沖層后的結(jié)構(gòu)示意圖；圖6為生長完GaAs頂層后的結(jié)構(gòu)示意圖；圖7為經(jīng)過化學(xué)拋光后形成平整表面的結(jié)構(gòu)示意圖；圖8為在頂層內(nèi)高摻雜N+區(qū)后的結(jié)構(gòu)示意圖；圖9為制備源極、漏極和柵極后的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對本發(fā)明作進(jìn)一步的詳細(xì)說明。在硅襯底上外延高質(zhì)量的II1-V族半導(dǎo)體材料是制備硅基高遷移率NMOS的前提。GaAs是研究較為成熟的II1-V族半導(dǎo)體材料，本發(fā)明采用GaAs作為II1-V族半導(dǎo)體材料的代表來研究外延問題，以Ala3GaAs作為勢壘層來獲得高質(zhì)量的GaAs材料。Si和GaAs的晶格適配較大(4.1%)，熱適配較大(Si和GaAs的熱膨脹系數(shù)分別為2.59X KT6IT1,5.75X10^)，因此存在大量的位錯(cuò)。同時(shí)，由于極性材料在非極性襯底上外延以及襯底臺階的存在，外延層中會產(chǎn)生大量的反相疇(APD)。反相疇邊界(APB)是載流子的散射和復(fù)合中心，同時(shí)在禁帶引入缺陷能級。這些位錯(cuò)和反相疇邊界會延伸到外延層表面，影響外延質(zhì)量。這樣，硅基II1-V族半導(dǎo)體材料的生長必須解決這兩個(gè)問題。圖1 圖9為本發(fā)明的一個(gè)實(shí)施例的基于ART結(jié)構(gòu)的硅基溝槽內(nèi)生長GaAs材料的NMOS器件的制備方法的步驟分解圖。請參閱圖1 圖9，本發(fā)明提供了一種基于ART結(jié)構(gòu)的硅基溝槽內(nèi)生長GaAs材料的NMOS器件的制備方法，包括以下步驟:步驟S1:選擇〈100〉向〈111〉方向偏離6° 10°的硅襯底，并在硅襯底上生長SiO2 層。在該實(shí)施例中，如圖1所示，在硅襯底I上生長SiO2層2，所述硅襯底I為P型電阻率大于2000 Ω cm的高阻〈001〉硅，所述SiO2層2的厚度為500 lOOOnm。選擇有一定偏角(6° 10° )的硅襯底，在生長初期限制APD的形成。步驟S2:刻蝕所述SiO2層，以在該SiO2層上形成多個(gè)高寬比大于2的溝槽，并使溝槽底部露出所述硅襯底。在該實(shí)施例中，采用全息曝光和ICP(反應(yīng)耦合等離子體刻蝕)的方法在3102層2上沿著硅襯底I的〈110〉方向刻蝕出多個(gè)溝槽3，其中溝槽3的寬度為200 300nm，為了保護(hù)硅襯底不受刻蝕的損害，當(dāng)溝槽3底部的SiO2層2的厚度約為25nm左右時(shí)停止刻蝕，如圖2所示；然后,分別用piranha(濃硫酸和雙氧水的溶液)、SC2(鹽酸和雙氧水的溶液)、HF(氫氟酸)和去離子水清洗溝槽，以除去溝槽底部剩余的SiO2層，以露出硅襯底，如圖3所示。制備深寬比大于2的溝槽的目的是改變材料生長方向，抑制位錯(cuò)和APD。步驟S3:采用低壓MOCVD (金屬有機(jī)物化學(xué)氣相外延)工藝在溝槽內(nèi)依次生長勢壘層、緩沖層和頂層。如圖4 圖6所示，勢壘層4、緩沖層5和頂層6依次生長于溝槽3中。所述勢壘層4的作用是在硅襯底和GaAs之間插入晶格常數(shù)處于兩者之間的勢壘層，使大晶格失配分解為兩個(gè)較小的晶格失配，從而降低外延層的位錯(cuò)密度，根據(jù)本發(fā)明，其可選用AlxGaAs等材料；所述緩沖層5的作用是得到高質(zhì)量的異質(zhì)外延層，根據(jù)本發(fā)明，其可選用GaAs等材料；所述頂層的作用是在高質(zhì)量的GaAs層材料的基礎(chǔ)上制備電極，完成器件的制作，根據(jù)本發(fā)明，其可選用GaAs等材料。 所謂低壓MOCVD工藝是指反應(yīng)室生長壓力在100 150mBar以下的金屬有機(jī)物化
學(xué)氣相外延工藝。
在該實(shí)施例中，反應(yīng)室生長壓力為100 150mBar。先在溝槽3內(nèi)生長勢壘層4，生長溫度在700 750°C之間，生長速率為0.1 0.5nm/s,生長厚度為100 150nm ;然后在溝槽3內(nèi)的勢壘層4上生長緩沖層5，生長溫度在450 550°C之間，生長速率為0.1
0.5nm/s,生長厚度為150 200nm ;接著在緩沖層5上生長頂層6，生長溫度為600 650°C之間，生長速率為0.8 1.2nm/s,生長厚度為200 300nm。勢壘層4、緩沖層5和頂層6均采用DEZn (二乙基鋅)摻雜，使得各層載流子濃度在IX 102°cm_3。頂層6上制作的兩個(gè)高摻雜的N+擴(kuò)散區(qū)使用SiH4摻雜，使得該層載流子的濃度為5 IOX 1017cm_3。根據(jù)本發(fā)明的一種具體實(shí)施方式
，勢壘層4的材料為Alci 3GaAs,生長Altl 3GaAs材料時(shí)，以三甲基鎵、三甲基鋁和砷化氫作為原料，生長過程中的輸入摩爾流量比V/III在20和30(V/III表示V族元素與III族元素的比值)之間。根據(jù)本發(fā)明的一種具體實(shí)施方式
，緩沖層5和頂層6的材料均為GaAs，生長GaAs材料時(shí)以叔丁基二氫砷和三乙基鎵作為原料，生長過程中的輸入摩爾流量比V/III在5到15之間。采用化學(xué)拋光的方法，將頂層6拋光，拋光后的粗糙度小于lnm，如圖7所示。步驟S4:在頂層上制作源極、漏極和柵極。在本實(shí)施例中，采用蒸鍍的方法在頂層6上制作兩個(gè)高摻雜的N+區(qū)7，進(jìn)行N+擴(kuò)散的擴(kuò)散深度為Inm左右，并用金屬鋁引出兩個(gè)電極，分別作漏極D和源極S ;然后在表面覆蓋一層很薄的SiO2絕緣層；在源極S、漏極D之間的絕緣層上再裝上一個(gè)鋁電極作為柵極Gj從而完成器件的制備。圖9所示為由上述制備方法制備的一個(gè)NMOS器件的結(jié)構(gòu)示意圖。如圖9所示，該NMOS器件具有一個(gè)硅襯底I，在硅襯底I上形成有SiO2層2，SiO2層2中具有多個(gè)溝槽，在溝槽中依次生長有勢壘層4、緩沖層5和頂層6，在頂層6上形成源極S、漏極D和柵極G。其中硅襯底的〈100〉向〈111〉方向偏離6° 10°，并且，所述溝槽的深寬比大于2。本發(fā)明中，我們選擇有一定偏角(6° 10° )的硅襯底，在生長初期限制APD的形成；在硅基上生長GaAs之前先生長一層Ala3GaAs勢壘層，有效地限制了位錯(cuò)的延伸。同時(shí)，采用高深寬比限制技術(shù)，利用AR> 1(AR為深寬比)的SiO2溝槽來限制住適配位錯(cuò)和APB的形成。除此，采用叔丁基二氫砷和三乙基鎵代替通常采用的砷烷和三甲基鎵，在生長第一緩沖層GaAs時(shí)降低生長溫度，降低生長速率，促進(jìn)APB的自消除效應(yīng)的產(chǎn)生，并且較低的生長溫度還能限制界面處的互擴(kuò)散問題。采用MOCVD方法，在SiO2溝槽中，外延GaAs是沿著平行于溝槽的方向進(jìn)行生長的，由于APD —般是順沿著外延層的生長方向延伸的，當(dāng)這些失配位錯(cuò)和APD遇到SiO2壁時(shí)就受到更有效地阻擋，不再延伸到頂層的GaAs。以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種制備NMOS器件的方法，其特征在于，包括如下步驟: 步驟S1:選擇〈100〉向〈111〉方向偏離6° 10°的硅襯底，并在此硅襯底上生長SiO2層； 步驟S2:刻蝕所述SiO2層，以在該SiO2層上形成多個(gè)高寬比大于2的溝槽，并使溝槽底部露出所述硅襯底； 步驟S3:在100 150mBar的生長壓力下，采用MOCVD工藝在所述溝槽內(nèi)依次生長勢壘層、緩沖層和頂層； 步驟S4:在頂層上制作源極、漏極和柵極。
2.如權(quán)利要求1所述的制備NMOS器件的方法，其特征在于，所述硅襯底為P型電阻率大于2000 Ω cm的高阻〈001〉硅。
3.如權(quán)利要求1所述的制備NMOS器件的方法，其特征在于，所述Si02層的厚度為500 lOOOnm，所述形成的溝槽3的寬度為200 300nm。
4.如權(quán)利要求1所述的制備NMOS器件的方法，其特征在于，所述勢壘層的材料為Ala3GaAs,并以三甲基鎵、三甲基鋁和砷化氫作為原料，生長過程中V族元素和III族元素的輸入摩爾流量比在20和30之間。
5.如權(quán)利要求1所述的制備NMOS器件的方法，其特征在于，所述緩沖層和頂層的材料均為GaAs，并以叔丁基二氫砷和三乙基鎵作為原料，生長過程中V族元素和III族元素的輸入摩爾流量比在5到15之間。
6.一種NMOS器件，包括硅襯底和在所述硅襯底上形成的SiO2層，并且在SiO2層2中具有多個(gè)溝槽，其特征在于，在溝槽中依次生長有勢壘層4、緩沖層5和頂層6，在頂層6上形成源極S、漏極D和柵極G，其中所述硅襯底的〈100〉向〈111〉方向偏離6° 10°，并且，所述溝槽的深寬比大于2。
7.如權(quán)利要求6所述的NMOS器件，其特征在于，所述硅襯底為P型電阻率大于2000 Ω cm 的高阻〈001〉硅。
8.如權(quán)利要求6所述的NMOS器件，其特征在于，所述SiO2層的厚度為500 lOOOnm，所述形成的溝槽3的寬度為200 300nm。
9.如權(quán)利要求6所述的NMOS器件，其特征在于，所述勢壘層的材料為Ala3GaAs。
10.如權(quán)利要求6所述的NMOS器件，其特征在于，所述緩沖層和頂層的材料均為GaAs。
全文摘要
本發(fā)明公開了一種制備NMOS器件的方法和相應(yīng)的NMOS器件，所述包括步驟S1、選擇<100>向<111>方向偏離6°～10°的硅襯底，并在此硅襯底上生長SiO2層；步驟S2、刻蝕所述SiO2層，以在該SiO2層上形成多個(gè)高寬比大于2的溝槽，并使溝槽底部露出所述硅襯底；步驟S3、在100～150mBar的生長壓力下，采用MOCVD工藝在所述溝槽內(nèi)依次生長勢壘層、緩沖層和頂層；步驟S4、在頂層上制作源極、漏極和柵極。本發(fā)明使界面處的失配位錯(cuò)和反相疇邊界截止在SiO2壁上，有效約束了異質(zhì)結(jié)界面缺陷的延伸，并能提高外延層的質(zhì)量，使得作為NMOS的襯底時(shí)得到良好的器件質(zhì)量。
文檔編號H01L29/06GK103177971SQ20131006071
公開日2013年6月26日 申請日期2013年2月27日 優(yōu)先權(quán)日2013年2月27日
發(fā)明者李夢珂, 周旭亮, 于紅艷, 李士顏, 米俊萍, 潘教青 申請人:中國科學(xué)院半導(dǎo)體研究所