無結(jié)晶體管及其制造方法
【專利摘要】本申請?zhí)峁┝艘环N無結(jié)晶體管，包括襯底；以鰭狀結(jié)構(gòu)設(shè)置在襯底上的埋入電介質(zhì)層；穿過埋入電介質(zhì)層設(shè)置在襯底中的摻雜區(qū)域；設(shè)置在埋入電介質(zhì)層及摻雜區(qū)域上方的半導(dǎo)體層；設(shè)置在半導(dǎo)體層上的柵極結(jié)構(gòu)以及源/漏極結(jié)構(gòu)。本申請還提供了一種無結(jié)晶體管的制備方法，包括在襯底上形成具有鰭狀結(jié)構(gòu)的埋入電介質(zhì)層；對該埋入電介質(zhì)層進行圖案化刻蝕直至暴露出襯底；在暴露的襯底上進行外延生長，并進行第一次摻雜形成摻雜區(qū)域；在埋入電介質(zhì)層以及摻雜區(qū)域上沉積半導(dǎo)體層，并對半導(dǎo)體層進行第二次摻雜。通過本申請?zhí)峁┑臒o結(jié)晶體管及其制備方法，使得源/漏極結(jié)構(gòu)設(shè)置在電介質(zhì)層上，阻隔了源/漏結(jié)構(gòu)與硅襯底之間的直接接觸，從而降低了結(jié)電容。
【專利說明】無結(jié)晶體管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體及半導(dǎo)體制造工藝領(lǐng)域，尤其涉及無結(jié)晶體管及其制造方法?！颈尘凹夹g(shù)】
[0002]半導(dǎo)體工藝工業(yè)的發(fā)展追求更高器件密度、更高性能和更低成本的納米技術(shù)工藝。由于此種發(fā)展的出現(xiàn)，制造和設(shè)計兩方面問題的挑戰(zhàn)致使三維設(shè)計得到發(fā)展，諸如鰭狀場效應(yīng)晶體管器件。典型的鰭狀場效應(yīng)晶體管器件利用從襯底中延伸出來的鰭制造而成。雖然這種鰭狀結(jié)構(gòu)在一定程度上減小了短溝道效應(yīng)并增大了電流。然而，高寄生電阻對鰭狀場效應(yīng)晶體管器件的漏極電流量產(chǎn)生了不良影響。
[0003]最近研制出的無結(jié)晶體管結(jié)構(gòu)無疑為半導(dǎo)體器件的進一步發(fā)展提供了一條新的途徑。無結(jié)晶體管打破了常規(guī)的半導(dǎo)體結(jié)構(gòu)，在源極和漏極與溝道區(qū)之間沒有結(jié)的存在。相比傳統(tǒng)的結(jié)型晶體管，無結(jié)晶體管的源極、漏極與溝道共用一個具有同一摻雜極性的半導(dǎo)體結(jié)構(gòu)，進而使得半導(dǎo)體器件表現(xiàn)出更加良好的性能。現(xiàn)有的兩種無結(jié)晶體管結(jié)構(gòu)如圖1a和圖1b所示。圖1a示出了在體硅上形成的無結(jié)晶體管。襯底110’上設(shè)置了摻雜有其他元素的半導(dǎo)體材料層140’，半導(dǎo)體材料層140’上沉積柵極154’，柵極結(jié)構(gòu)154’包圍部分半導(dǎo)體材料層140’，源/漏極結(jié)構(gòu)160’形成在柵極結(jié)構(gòu)154’兩側(cè)的半導(dǎo)體材料層140’中；圖1b示出了在絕緣體硅(SOI)上形成的無結(jié)晶體管，襯底110’中具有絕緣層120’，在絕緣層120’上沉積摻雜有其他元素的半導(dǎo)體材料層140’，在半導(dǎo)體材料層140’上沉積柵極結(jié)構(gòu)154’，柵極結(jié)構(gòu)154’包圍部分半導(dǎo)體材料層140’，然后在柵極結(jié)構(gòu)154’兩側(cè)的半導(dǎo)體材料層140’中形成源/漏極結(jié)構(gòu)160’。這兩種方式雖然在一定程度上提高了半導(dǎo)體器件的性能，但也存在一定問題，例如，對于如圖1a所示結(jié)構(gòu)的半導(dǎo)體器件，源/漏極結(jié)構(gòu)仍然與體硅形成接觸，導(dǎo)致接觸區(qū)域的電容增大；對于如圖1b所示結(jié)構(gòu)的半導(dǎo)體器件，由于絕緣層的存在，導(dǎo)致半導(dǎo)體器件的自加熱效應(yīng)明顯升高。

【發(fā)明內(nèi)容】

[0004]本申請?zhí)峁┝艘环N無結(jié)晶體管，包括:襯底；埋入電介質(zhì)層，以鰭狀結(jié)構(gòu)設(shè)置在襯底上；摻雜區(qū)域，穿過埋入電介質(zhì)層設(shè)置在襯底中；半導(dǎo)體材料層，設(shè)置在埋入電介質(zhì)層及摻雜區(qū)域上方；柵極結(jié)構(gòu)，設(shè)置在半導(dǎo)體材料層上方并包圍部分半導(dǎo)體材料層；以及源/漏極結(jié)構(gòu)，設(shè)置在位于柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體材料層中。
[0005]本申請還提供了一種無結(jié)晶體管的制造方法，包括:在襯底上設(shè)置埋入電介質(zhì)層，并將該埋入電介質(zhì)層圖案化成鰭狀結(jié)構(gòu)；對埋入電介質(zhì)層進行圖案化刻蝕直至暴露出襯底，在埋入電介質(zhì)層中形成凹槽結(jié)構(gòu)；在凹槽結(jié)構(gòu)中進行半導(dǎo)體材料外延生長，形成外延生長區(qū)域，并進行第一次摻雜形成摻雜區(qū)域；在埋入電介質(zhì)層以及摻雜區(qū)域上設(shè)置半導(dǎo)體材料層，并對半導(dǎo)體材料層進行第二次摻雜；在半導(dǎo)體材料層上形成柵極材料，該柵極結(jié)構(gòu)包圍部分半導(dǎo)體材料層；以及進行第三次摻雜，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體材料層中形成源/漏極結(jié)構(gòu)。[0006]通過本申請?zhí)峁┑臒o結(jié)晶體管及其制備方法，使得源/漏極結(jié)構(gòu)設(shè)置在電介質(zhì)層上，阻隔了源/漏極結(jié)構(gòu)與硅襯底之間的接觸，從而降低了結(jié)電容；另外，通過在襯底上設(shè)置摻雜區(qū)域，隔斷了電介質(zhì)層，從而避免了電介質(zhì)層產(chǎn)生的自加熱效應(yīng)。
【專利附圖】

【附圖說明】
[0007]圖1a和Ib示出了現(xiàn)有無結(jié)晶體管的橫截面示意圖；
[0008]圖2示出了本申請?zhí)峁┑囊环N無結(jié)晶體管的橫截面示意圖；
[0009]圖3和圖4不出了本申請?zhí)峁┑牧硪粺o結(jié)晶體管的橫截面不意圖；
[0010]圖5示出了本申請?zhí)峁┑臒o結(jié)晶體管的制造方法流程示意圖；
[0011]圖6-11示出了本申請?zhí)峁o結(jié)晶體管制造方法的一種【具體實施方式】中不同步驟的晶體管橫截面圖；
[0012]圖12-21示出了本申請?zhí)峁o結(jié)晶體管制造方法的另一【具體實施方式】中不同步驟的晶體管橫截面圖；
[0013]圖22-27示出了本申請?zhí)峁o結(jié)晶體管制造方法的再一【具體實施方式】中不同步驟的晶體管橫截面圖。
【具體實施方式】
[0014]下面將結(jié)合本申請實施例，對本申請的技術(shù)方案進行詳細的說明，但如下實施例僅是用以理解本申請，而不能限制本申請，本申請中的實施例及實施例中的特征可以相互組合，本申請可以由權(quán)利要求限定和覆蓋的多種不同方式實施。
[0015]需要注意的是，這里所使用的術(shù)語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式，此外，還應(yīng)當理解的是，當在本說明書中使用屬于“包含”和/或“包括”時，其指明存在特征、步驟、器件和/或它們的組合。
[0016]為了便于描述，在這里可以使用空間相對術(shù)語，如“在......之上”、“在......上
方”、“上面的”等，用來描述如在圖中所示的一個器件或特征在其他器件或特征的空間位置關(guān)系。應(yīng)當理解的是，空間相對術(shù)語旨在包含除了器件在途中所描述的方位之外的在使用操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構(gòu)造上方”或“在其他器件或構(gòu)造之上”的器件之后將被定位為“在其他器件或構(gòu)造下方”或“在
其他器件或構(gòu)件之下”。因為，示例性術(shù)語“在......上方”可以包括“在......上方”和
“在......下方”兩種方位。
[0017]圖2示出了本申請?zhí)峁┑囊环N無結(jié)晶體管100的橫截面示意圖。該半導(dǎo)體器件包括襯底110，在襯底110具有以鰭狀結(jié)構(gòu)設(shè)置在襯底110上的埋入電介質(zhì)層120。在襯底110和埋入電介質(zhì)層120上設(shè)置有摻雜區(qū)域130，摻雜區(qū)域130穿過埋入電介質(zhì)層120設(shè)置在襯底110中，也就是說，埋入電介質(zhì)層120被摻雜區(qū)域130隔斷，并且摻雜區(qū)域130向襯底110內(nèi)部延伸；在埋入電介質(zhì)層120和摻雜區(qū)域130上進一步設(shè)置有半導(dǎo)體材料層140，以及在半導(dǎo)體材料層140上方設(shè)置的柵極結(jié)構(gòu)150 ;柵極結(jié)構(gòu)150包圍半導(dǎo)體材料層的至少一部分，優(yōu)選地，柵極結(jié)構(gòu)150進一步包括柵極介電層152和柵電極層154 ;并且，位于柵極結(jié)構(gòu)150兩側(cè)的半導(dǎo)體材料層140中設(shè)置有源/漏極結(jié)構(gòu)160。本申請?zhí)峁┑臒o結(jié)晶體管的源/漏極結(jié)構(gòu)160設(shè)置在埋入電介質(zhì)層120上，阻隔了源/漏極結(jié)構(gòu)160與襯底110之間的接觸，從而降低了結(jié)電容；另外，通過在襯底上設(shè)置摻雜區(qū)域130，隔斷了埋入電介質(zhì)層120，從而避免了埋入電介質(zhì)層120導(dǎo)致的自加熱效應(yīng)。因為形成該埋入電介質(zhì)層的材料通常為氧化物，所以本申請所指埋入電介質(zhì)層又稱為埋入氧化物層。埋入電介質(zhì)層能夠有效地使電子從一個晶體管門電路流到另一個晶體管門電路，不然多余的電子滲漏到下層硅基板上。具有這種埋入電介質(zhì)層的半導(dǎo)體器件具有寄生電容小、短溝道效應(yīng)小、速度快、集成度高、功耗低、耐高溫以及抗輻射等優(yōu)點。
[0018]圖3示出了本申請?zhí)峁┑臒o結(jié)晶體管的另一【具體實施方式】。與圖2所不同的是，圖3所示無結(jié)晶體管100的半導(dǎo)體材料層140中，位于摻雜區(qū)域130上方的半導(dǎo)體材料層140具有凹槽結(jié)構(gòu)，該凹槽結(jié)構(gòu)位于靠近柵極結(jié)構(gòu)150的一側(cè)。
[0019]圖4以圖3所示的無結(jié)晶體管100為例，表明本申請無結(jié)晶體管半導(dǎo)體材料層140的摻雜情況。如圖4所示，半導(dǎo)體材料層140包括第一區(qū)域142、第二區(qū)域144以及第三區(qū)域146，其中，第一區(qū)域142具有第一摻雜濃度；第二區(qū)域144與第一區(qū)域142相鄰設(shè)置，部分地被柵極結(jié)構(gòu)150包圍并具有第二摻雜濃度；第三區(qū)域146與第二區(qū)域144相鄰設(shè)置，具有第三摻雜濃度。源/漏極結(jié)構(gòu)160分別位于第一區(qū)域142及第三區(qū)域146。其中，第一、第二以及第三摻雜極性相同，摻雜濃度可以相同也可以不同，優(yōu)選地，第二摻雜濃度小于第一摻雜濃度和第三摻雜濃度。因為第二區(qū)域144在器件關(guān)斷的時候要全部耗盡，不能有太高的摻雜濃度，而第一和第三區(qū)域需要與源/漏極結(jié)構(gòu)形成歐姆接觸，需要有較高的摻雜濃度。另外，摻雜區(qū)域與第一區(qū)域、第二區(qū)域以及第三區(qū)域具有相反的摻雜極性。相反的摻雜極性是為了在第二區(qū)域144和摻雜區(qū)域130之間形成PN結(jié)，當柵極上面施加適當電壓時可以耗盡第二區(qū)域144從而關(guān)斷器件。
[0020]如圖5所示，本申請還提供了一種無結(jié)晶體管的制造方法。該制造方法包括:在襯底上形成具有鰭狀結(jié)構(gòu)的埋入電介質(zhì)層；對該埋入電介質(zhì)層進行圖案化刻蝕直至暴露出襯底，在埋入電介質(zhì)層中形成凹槽結(jié)構(gòu)；在凹槽結(jié)構(gòu)中進行半導(dǎo)體材料外延生長，形成外延生長區(qū)域，并對該外延生長區(qū)域進行第一次摻雜形成摻雜區(qū)域；在埋入電介質(zhì)層以及摻雜區(qū)域上設(shè)置半導(dǎo)體材料層，并對半導(dǎo)體材料層進行第二次摻雜；在半導(dǎo)體材料層上形成柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包圍該半導(dǎo)體材料層的至少一部分；以及進行第三次摻雜對半導(dǎo)體材料層兩端的暴露部分進行第三次摻雜，形成源/漏極結(jié)構(gòu)。
[0021 ] 如圖6a所示，在襯底上形成具有鰭狀結(jié)構(gòu)的埋入電介質(zhì)層120，該埋入電介質(zhì)層120可以是硅氧化物，形成埋入電介質(zhì)層120的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積或其他適合的方法，沉積厚度可以在20-30nm。形成鰭狀結(jié)構(gòu)的埋入電介質(zhì)層120的方法包括，在襯底110上沉積埋入電介質(zhì)層材料后，對其進行圖案化處理，形成鰭狀結(jié)構(gòu)。進行圖案化處理的步驟已經(jīng)被本領(lǐng)域技術(shù)人員所公知，所以其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。
[0022]完成上述步驟后，進行如圖6b所示步驟:對埋入電介質(zhì)層120進行圖案化刻蝕直至暴露出襯底110，也就是說，需要刻蝕穿透埋入電介質(zhì)層120將襯底110暴露出來。在本申請?zhí)峁┑摹揪唧w實施方式】中，采用的刻蝕方法為干法刻蝕，刻蝕氣體為HBr/Cl2/02/He，氣壓為ImT至IOOOmT,功率為50W至1000W，偏電壓為100V至500V，HBr的氣流速度為IOsccm至500sccm,C12的氣流速度為Osccm至500sccm,02的氣流速度為Osccm至IOOsccm, He的氣流速度為Osccm至lOOOsccm?？涛g后,在埋入電介質(zhì)層120中形成了凹槽128。
[0023]如圖7a和7b所示，進一步在凹槽128中的襯底上進行半導(dǎo)體材料外延生長，形成外延生長區(qū)域132并進行第一次摻雜形成摻雜區(qū)域130。在本發(fā)明提供的【具體實施方式】中，采用的外延生長材料為硅，外延生長半導(dǎo)體材料的步驟對于本領(lǐng)域技術(shù)人員而言為公知技術(shù)，在此不再贅述。優(yōu)選地，當形成的外延生長區(qū)域132與埋入電介質(zhì)層120的高度相等時，停止外延生長。形成外延生長區(qū)域132后，進行第一次摻雜，摻雜的物質(zhì)可以是常用的摻雜劑包括但不限于，含有砷，硼和磷的摻雜劑，以及含有銦和銻的摻雜劑，通常而言，凡是第III族(即P型)和第V族(即N型)的摻雜劑均可以應(yīng)用到本申請中。
[0024]如圖8所示，完成上述如圖7a和7b所示的步驟后，進一步在埋入電介質(zhì)層120以及摻雜區(qū)域130上設(shè)置半導(dǎo)體材料層140。外延生長的半導(dǎo)體材料可以是硅等常用材料，外延生長半導(dǎo)體材料的步驟對于本領(lǐng)域技術(shù)人員而言為公知技術(shù)，在此不再贅述。在本申請?zhí)峁┑摹揪唧w實施方式】中，半導(dǎo)體材料首先在摻雜區(qū)域130上生長，當其生長的高度超過埋入電介質(zhì)層120的高度后，半導(dǎo)體材料將橫向生長直至覆蓋全部埋入電介質(zhì)層120。當半導(dǎo)體材料覆蓋埋入電介質(zhì)層120至一定厚度后，可停止外延生長，采用平坦化處理即可形成半導(dǎo)體材料層140。圖9示出了對半導(dǎo)體材料層140進行第二次摻雜的步驟，第二次摻雜的物質(zhì)可以是常用的摻雜劑，包括但不限于含有砷，硼和磷的摻雜劑，以及含有銦和銻的摻雜齊IJ，通常而言，凡是第III族(即P型)和第V族(即N興)的摻雜劑均可以應(yīng)用到本申請中。在本申請?zhí)峁┑摹揪唧w實施方式】中，第一次摻雜采用的摻雜極性與第二次摻雜采用的摻雜極性相反。
[0025]如圖1Oa和IOb所示，完成第二次摻雜后，可以在半導(dǎo)體材料層140上沉積柵極材料，圖案化后形成柵極結(jié)構(gòu)150,柵極結(jié)構(gòu)150包圍半導(dǎo)體材料層140的至少一部分。在本發(fā)明提供的一個具體實施例中，形成柵極結(jié)構(gòu)150的步驟進一步包括在半導(dǎo)體材料層140上沉積柵介質(zhì)層152，在柵介質(zhì)層152上沉積柵電極材料154，圖案化后形成柵極結(jié)構(gòu)150。本申請中提供的柵介電材料可以選自二氧化物、氮化物、高K介電材料或者其他適合的材料；高1(介電材料可以是 LaO，A10, ZrO, TiO, Ta2O5, Y2O3, SrTiO3, BaTiO3, BaZrO, Hf3ZrO,HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, Al2O3, Si3N4 以及其他適合的材料。形成柵介電層的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積，熱氧化、UV-臭氧氧化(UV-ozoneoxidation)或上述方法的結(jié)合。本申請?zhí)峁┑臇烹姌O材料可以是金屬、金屬合金、金屬氮化物或金屬硅化物，多晶硅，以及其他適合的材料。形成柵電極的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積或上述方法的結(jié)合等常規(guī)方法，上述方法已經(jīng)被本領(lǐng)域技術(shù)人員所公知，其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。
[0026]11示出了對半導(dǎo)體材料層140暴露在柵極結(jié)構(gòu)150之外的部分進行第三次摻雜的步驟，第三次摻雜的物質(zhì)可以是常用的摻雜劑，包括但不限于含有砷，硼和磷的摻雜劑，以及含有銦和銻的摻雜劑，通常而言，凡是第III族(即P型)和第V族(即N型)的摻雜劑均可以應(yīng)用到本申請中。優(yōu)選地，第三次摻雜的摻雜極性與第二次摻雜極性相同，與第一次摻雜極性相反，相反的摻雜極性是為了在第二區(qū)域144和摻雜區(qū)域130之間形成PN結(jié)，當柵極上面施加適當電壓時可以耗盡第二區(qū)域144從而關(guān)斷器件。
[0027]本申請還可進一步包括在在柵極結(jié)構(gòu)上形成間隙壁，本申請?zhí)峁┑拈g隙壁材料可以是一些介電材料，優(yōu)選米用一些低介電常數(shù)的介電材料，例如，介電常數(shù)小于4的介電材料。形成間隙壁的方法包括化學(xué)氣相沉積，物理氣相沉積或上述方法的結(jié)合，上述方法已經(jīng)被本領(lǐng)域技術(shù)人員所公知，其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。
[0028]圖12-21示出了本申請?zhí)峁┑臒o結(jié)晶體管制造方法的另一【具體實施方式】。如圖12所示，在襯底Iio上依序設(shè)置埋入電介質(zhì)層120及第一氮化物層122 ;設(shè)置上述埋入電介質(zhì)層120、第一氮化物層122的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積或其他適合的方法，沉積厚度可以在20-30nm。完成沉積后，進一步將埋入電介質(zhì)層120及第一氮化物層122進行圖案化處理形成鰭狀結(jié)構(gòu)。進行圖案化處理的步驟已經(jīng)被本領(lǐng)域技術(shù)人員所公知，所以其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。
[0029]如圖13所示，完成上述步驟后，對埋入電介質(zhì)層120以及第一氮化物層122進行圖案化刻蝕直至暴露出襯底110，也就是說，需要刻蝕穿透第一氮化物層122以及埋入電介質(zhì)層120將襯底110暴露出來。在本申請?zhí)峁┑摹揪唧w實施方式】中采用的刻蝕方法為干法刻蝕，刻蝕氣體為HBr/Cl2/02/He，氣壓為ImT至IOOOmT,功率為50W至1000W，偏電壓為100V至500V, HBr的氣流速度為IOsccm至500sccm, C12的氣流速度為Osccm至500sccm, O2的氣流速度為Osccm至IOOsccm, He的氣流速度為Osccm至lOOOsccm。刻蝕后，在埋入電介質(zhì)層120中形成了凹槽128。
[0030]如圖14a和圖14b所示，形成凹槽128后，在凹槽128的襯底上進行半導(dǎo)體材料外延生長并形成外延生長區(qū)域132，并對外延生長區(qū)域132進行第一次摻雜形成摻雜區(qū)域130。在本申請?zhí)峁┑摹揪唧w實施方式】中，采用的外延生長材料為硅，外延生長半導(dǎo)體材料的步驟對于本領(lǐng)域技術(shù)人員而言為公知技術(shù)，在此不再贅述。優(yōu)選地，當形成的外延生長區(qū)域132與埋入電介質(zhì)層120的高度相等時，停止外延生長。形成外延生長區(qū)域132后，進行第一次摻雜，摻雜的物質(zhì)可以是常用的摻雜劑包括但不限于，含有砷，硼和磷的摻雜劑，以及含有銦和銻的摻雜劑，通常而言，凡是第III族(即P型)和第V族(即N型)的摻雜劑均可以應(yīng)用到本申請中。
[0031]完成上述步驟后，進行如圖15所示步驟:僅在摻雜區(qū)域130上沉積第二氮化物層124，第二氮化物層124的厚度小于第一氮化物層122的厚度。僅在摻雜區(qū)域130上沉積第二氮化物層124的步驟可包括:用掩膜覆蓋鰭狀結(jié)構(gòu)，只暴露該摻雜區(qū)域130，然后采用常規(guī)的沉積方法將氮化物沉積在摻雜區(qū)域130上方，去除掩膜后即可在摻雜區(qū)域130上形成第二氮化物層124。
[0032]隨后，按照圖16a和16b所示方法，在形成的晶體管結(jié)構(gòu)上設(shè)置氧化物層126，該氧化物層126覆蓋第一氮化物層122及第二氮化物層124。沉積氧化物層126的方法及步驟已經(jīng)被本領(lǐng)域技術(shù)人員所公知，所以其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。然后，平坦化處理該氧化物層126，直至暴露出第一氮化物層122。
[0033]圖17示出了去除位于埋入電介質(zhì)層120上方的第一氮化物層122以及位于摻雜區(qū)域130上方的第二氮化物層124的步驟；去除上述第一氮化物層122以及第二氮化物層124之后，位于鰭狀結(jié)構(gòu)上方的第一氮化物層122以及第二氮化物層124就被完全去除，氧化物層126與摻雜區(qū)域130之間形成鏤空結(jié)構(gòu)。該鰭狀結(jié)構(gòu)之外區(qū)域的氧化物層126仍然由鰭狀結(jié)構(gòu)之外(未被去除)的第一氮化物122支撐。去除第一氮化物層122以及第二氮化物層124的方法為常規(guī)方法，優(yōu)選采用干法與濕法刻蝕結(jié)合的方法。
[0034]如圖18所示，完成上述步驟后，進一步在埋入電介質(zhì)層120以及摻雜區(qū)域130上外延生長半導(dǎo)體材料，形成半導(dǎo)體材料層140。外延生長的半導(dǎo)體材料可以是硅等常用材料，在本申請?zhí)峁┑囊粋€或多個【具體實施方式】中，半導(dǎo)體材料首先在摻雜區(qū)域130上生長，當其生長的高度超過埋入電介質(zhì)層120的高度后，半導(dǎo)體材料將橫向生長直至覆蓋整個埋入電介質(zhì)層120。當半導(dǎo)體材料覆蓋埋入電介質(zhì)層120至一定厚度后，可停止外延生長，采用平坦化處理即可形成半導(dǎo)體材料層140。此實施例與圖7a及7b相比的優(yōu)勢在于，因為氧化物層126的存在，可以精確地控制平坦化處理中的打磨程度，便于工業(yè)化生產(chǎn)中的實際操作。
[0035]如圖19所示，將氧化物層126去除之后，對半導(dǎo)體材料層140進行第二次摻雜，第二次摻雜的摻雜物質(zhì)可以是常用的摻雜劑，包括但不限于含有砷，硼和磷的摻雜劑，以及含有銦和銻的摻雜劑，通常而言，凡是第III族(即P型)和第V族(即N型)的摻雜劑均可以應(yīng)用到本申請中。在本申請?zhí)峁┑摹揪唧w實施方式】中，第一次摻雜采用的摻雜極性與第二次摻雜采用的摻雜極性相反。
[0036]如圖20a和20b所示，在半導(dǎo)體材料層140上沉積柵極材料，圖案化后形成柵極結(jié)構(gòu)150，柵極結(jié)構(gòu)150包圍半導(dǎo)體材料層140的至少一部分。在本發(fā)明提供的一個具體實施例中，形成柵極結(jié)構(gòu)150的步驟進一步包括在半導(dǎo)體材料層140上沉積柵介質(zhì)層152，在柵介質(zhì)層152上沉積柵電極材料154，圖案化后形成所述柵極結(jié)構(gòu)。本申請中提供的柵介電材料可以選自二氧化物、氮化物、高K介電材料或者其他適合的材料；高K介電材料可以是LaO, A10, ZrO, TiO, Ta2O5, Y2O3, SrTiO3, BaTiO3, BaZrO, Hf3ZrO, HfLaO, HfSiO, LaSiO, AlSiO,HfTaO,HfTiO, Al2O3^ Si3N4以及其他適合的材料。形成柵介電層的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積，熱氧化、UV-臭氧氧化(uv-ozone oxidation)或上述方法的結(jié)合。本申請?zhí)峁?的柵電極材料可以是金屬、金屬合金、金屬氮化物或金屬硅化物，多晶硅，以及其他適合的材料。形成柵電極的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積或上述方法的結(jié)合等常規(guī)方法，上述方法已經(jīng)被本領(lǐng)域技術(shù)人員所公知，其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。
[0037]圖21示出了對半導(dǎo)體材料層140暴露在柵極結(jié)構(gòu)150之外的部分進行第三次摻雜的步驟，第三次摻雜的物質(zhì)可以是常用的摻雜劑，包括但不限于含有砷，硼和磷的摻雜劑，以及含有銦和銻的摻雜劑，通常而言，凡是第III族(即P型)和第V族(即N型)的摻雜劑均可以應(yīng)用到本申請中。優(yōu)選地，第三次摻雜的摻雜極性與第二次摻雜極性相同，與第一次摻雜極性相反，相反的摻雜極性是為了在第二區(qū)域144和摻雜區(qū)域130之間形成PN結(jié)，當柵極上面施加適當電壓時可以耗盡第二區(qū)域144從而關(guān)斷器件。
[0038]圖22-27示出了本申請?zhí)峁┑臒o結(jié)晶體管制造方法的另一種【具體實施方式】。如圖22所示，在襯底110上依序設(shè)置埋入電介質(zhì)層120、第一氮化物層122以及第一氧化物層170。設(shè)置上述埋入電介質(zhì)層120、第一氮化物層122以及第一氧化物層170的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積或其他適合的方法，沉積厚度可以在20-30nm。完成沉積后，進一步將埋入電介質(zhì)層120、第一氮化物層122以及第一氧化物層170進行圖案化處理，形成鰭狀結(jié)構(gòu)。進行圖案化處理的步驟已經(jīng)被本領(lǐng)域技術(shù)人員所公知，所以其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。
[0039]完成上述步驟后，進行如圖23所示步驟:對鰭狀結(jié)構(gòu)進行圖案化刻蝕直至暴露出襯底110，也就是說，需要刻蝕穿透第一氧化物層170、第一氮化物層122以及埋入電介質(zhì)層120將襯底110暴露出來。采用的刻蝕方法為常規(guī)刻蝕方法。
[0040]如圖24a和24b所不，進一步在暴露的襯底上進彳了外延生長，形成外延生長區(qū)域132并進行第一次摻雜形成摻雜區(qū)域130。在本發(fā)明提供的【具體實施方式】中，采用的外延生長材料為硅，外延生長半導(dǎo)體材料的步驟對于本領(lǐng)域技術(shù)人員而言為公知技術(shù)，在此不再贅述。優(yōu)選地，當形成的外延生長區(qū)域132與埋入電介質(zhì)層120的高度相等時，停止外延生長。形成外延生長區(qū)域132后，進行第一次摻雜形成摻雜區(qū)域130。摻雜的物質(zhì)可以是常用的摻雜劑包括但不限于，含有砷，硼和磷的摻雜劑，以及含有銦和銻的摻雜劑，通常而言，凡是第III族(即P型)和第V族(即N型)的摻雜劑均可以應(yīng)用到本申請中。
[0041]如圖25a和圖25b所示，在完成上述步驟后，進一步沉積第二氮化物層124以及第二氧化物層172。形成沉積第二氮化物層124以及第二氧化物層172的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積或其他適合的方法，沉積厚度可以在20-30nm。
[0042]如圖26所示，進一步對具有上述結(jié)構(gòu)的器件進行平坦化處理，去除第二氧化物層172、第二氮化物層124、第一氧化物層170，直至暴露出第一氮化物層122。在本申請?zhí)峁┑摹揪唧w實施方式】中，去除第二氧化物層172、第二氮化物層124、第一氧化物層170的方法為常規(guī)方法。
[0043]如圖27所示，完成上述步驟后，去除鰭狀結(jié)構(gòu)上的第一氮化物層122以及第二氮化物層124。去除所述鰭狀結(jié)構(gòu)上的第一氮化物層122以及第二氮化物層124的可以方法為干法與濕法刻蝕的結(jié)合方法，此處涉及到的刻蝕方法均為業(yè)界常規(guī)普通工藝，該工藝步驟已經(jīng)被本領(lǐng)域技術(shù)人員所公知，所以其常用或變形均在本申請保護的范圍內(nèi)，在此不再贅述。
[0044]完成上述步驟后，按照如圖18-21所示的步驟，進行半導(dǎo)體材料層140的外延生長、第二次摻雜、柵極結(jié)構(gòu)的形成以及第三次摻雜，即可形成本申請圖3所示的無結(jié)晶體管。
[0045]以上所述僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領(lǐng)域的技術(shù)人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本申請的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種無結(jié)晶體管，其特征在于，所述無結(jié)晶體管包括: 襯底； 埋入電介質(zhì)層，以鰭狀結(jié)構(gòu)設(shè)置在所述襯底上； 摻雜區(qū)域，穿過所述埋入電介質(zhì)層設(shè)置在所述襯底中； 半導(dǎo)體材料層，設(shè)置在所述埋入電介質(zhì)層及所述摻雜區(qū)域上方； 柵極結(jié)構(gòu)，設(shè)置在所述半導(dǎo)體材料層上方并包圍部分所述半導(dǎo)體材料層；以及 源/漏極結(jié)構(gòu)，設(shè)置在位于所述柵極結(jié)構(gòu)兩側(cè)的所述半導(dǎo)體材料層中。
2.根據(jù)權(quán)利要求1所述的無結(jié)晶體管，其特征在于，所述半導(dǎo)體材料層包括第一區(qū)域、第二區(qū)域以及第三區(qū)域，其中， 所述第一區(qū)域具有第一摻雜濃度； 所述第二區(qū)域與所述第一區(qū)域相鄰設(shè)置，部分地被所述柵極結(jié)構(gòu)包圍并具有第二摻雜濃度；以及 所述第三區(qū)域與所述第二區(qū)域相鄰設(shè)置，具有第三摻雜濃度；其中 所述第一區(qū)域、第二區(qū)域以及第三區(qū)域具有相同的摻雜極性。
3.根據(jù)權(quán)利要求2所述的 無結(jié)晶體管，其特征在于，所述第二摻雜濃度小于所述第一摻雜濃度和第三摻雜濃度。
4.根據(jù)權(quán)利要求2所述的無結(jié)晶體管，其特征在于，所述摻雜區(qū)域與所述第二區(qū)域具有相反的摻雜極性。
5.根據(jù)權(quán)利要求2所述的無結(jié)晶體管，其特征在于，所述第二區(qū)域的半導(dǎo)體材料層在鄰近所述柵極結(jié)構(gòu)的一側(cè)具有凹槽結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的無結(jié)晶體管，其特征在于，所述柵極結(jié)構(gòu)包括柵極介電層和柵電極層。
7.一種無結(jié)晶體管的制造方法，其特征在于，所述制造方法包括: 在襯底上設(shè)置埋入電介質(zhì)層，并將所述埋入電介質(zhì)層圖案化成鰭狀結(jié)構(gòu)； 對所述埋入電介質(zhì)層進行圖案化刻蝕直至暴露出所述襯底，形成凹槽結(jié)構(gòu)； 在所述凹槽結(jié)構(gòu)中進行半導(dǎo)體材料外延生長并形成外延生長區(qū)域，對所述外延生長區(qū)域進行第一次摻雜形成摻雜區(qū)域； 在所述埋入電介質(zhì)層以及摻雜區(qū)域上設(shè)置半導(dǎo)體材料層，對所述半導(dǎo)體材料層進行第二次摻雜； 在所述半導(dǎo)體材料層上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包圍部分所述半導(dǎo)體材料層；以及 進行第三次摻雜，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體材料層中形成源/漏極結(jié)構(gòu)。
8.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，在所述埋入電介質(zhì)層以及摻雜區(qū)域上設(shè)置半導(dǎo)體材料層的步驟包括: 在所述摻雜區(qū)域上進行半導(dǎo)體材料外延生長； 所述外延生長的半導(dǎo)體材料覆蓋所述埋入電介質(zhì)層；以及 平坦化所述半導(dǎo)體材料，形成所述半導(dǎo)體材料層。
9.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述制造方法包括: 在襯底上依序設(shè)置所述埋入電介質(zhì)層及第一氮化物層；將所述埋入電介質(zhì)層及第一氮化物層圖案化，形成鰭狀結(jié)構(gòu)； 對所述埋入電介質(zhì)層及第一氮化物層進行圖案化刻蝕，直至暴露出所述襯底以形成凹槽結(jié)構(gòu)； 在所述凹槽結(jié)構(gòu)中進行半導(dǎo)體材料外延生長并形成外延生長區(qū)域，對所述外延生長區(qū)域進行第一次摻雜形成摻雜區(qū)域； 在所述摻雜區(qū)域上沉積第二氮化物層，所述第二氮化物層的厚度小于所述第一氮化物層的厚度； 設(shè)置氧化物層，所述氧化物層覆蓋所述第一氮化物層及所述第二氮化物層； 平坦化所述氧化物層，直至暴露出所述第一氮化物層； 去除位于所述埋入電介質(zhì)層上方的所述第一氮化物層，以及位于所述摻雜區(qū)域上方的第二氮化物層； 在所述摻雜區(qū)域上進行半導(dǎo)體材料外延生長，外延生長的所述半導(dǎo)體材料覆蓋所述埋入電介質(zhì)層，平坦化處理所述半導(dǎo)體材料形成所述半導(dǎo)體材料層； 對所述半導(dǎo)體材料層進行第二次摻雜； 在所述半導(dǎo)體材料層上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包圍部分所述半導(dǎo)體材料層；以及 進行第三次摻雜，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體材料層中形成源/漏極結(jié)構(gòu)。
10.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述制造方法包括: 在襯底上依序設(shè)置所述埋入電介質(zhì)層、第一氮化物層以及第一氧化物層； 將所述埋入電介質(zhì)層、第一氮化物層及第一氧化物層圖案化，形成鰭狀結(jié)構(gòu)； 對所述埋入電介質(zhì)層、第一氮化物層及第一氧化物層進行圖案化刻蝕，直至暴露出所述襯底以形成凹槽結(jié)構(gòu)； 在所述凹槽結(jié)構(gòu)中進行半導(dǎo)體材料外延生長并形成外延生長區(qū)域，所述外延生長區(qū)域的厚度小于或等于所述埋入電介質(zhì)層的厚度； 對所述外延生長區(qū)域進行第一次摻雜形成摻雜區(qū)域； 在所述第一氧化物層及所述摻雜區(qū)域上設(shè)置第二氮化物層，所述第二氮化物層的厚度小于所述第一氮化物層的厚度； 設(shè)置第二氧化物層，所述第二氧化物層覆蓋所述第二氮化物層； 去除所述第二氧化物層、第二氮化物層以及第一氧化物層，直至暴露出所述第一氮化物層； 去除位于所述埋入電介質(zhì)層上方的所述第一氮化物層，以及位于所述摻雜區(qū)域上方的第二氮化物層； 在所述摻雜區(qū)域上進行半導(dǎo)體材料外延生長，外延生長的所述半導(dǎo)體材料覆蓋所述埋入電介質(zhì)層，平坦化所述半導(dǎo)體材料形成所述半導(dǎo)體材料層； 對所述半導(dǎo)體材料層進行第二次摻雜； 在所述半導(dǎo)體材料層上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包圍部分所述半導(dǎo)體材料層；以及 進行第三次摻雜，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體材料層中形成源/漏極結(jié)構(gòu)。
11.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述第二次摻雜以及第三次摻雜的摻雜極性相同。
12.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述第一次摻雜的摻雜極性與所述第二次及第三次的摻雜極性相反。
13.根據(jù)權(quán)利要求7 所述的制造方法，其特征在于，所述形成柵極結(jié)構(gòu)的步驟包括: 在所述半導(dǎo)體材料層上沉積柵介質(zhì)材料，形成柵介質(zhì)層；以及 在所述柵介質(zhì)層上沉積柵電極材料，圖案化后形成所述柵極結(jié)構(gòu)。
【文檔編號】H01L21/336GK104009078SQ201310060565
【公開日】2014年8月27日 申請日期:2013年2月26日 優(yōu)先權(quán)日:2013年2月26日
【發(fā)明者】劉金華 申請人:中芯國際集成電路制造(上海)有限公司