半導(dǎo)體器件的制造方法
【專利摘要】公開了一種制造半導(dǎo)體器件的方法，包括：在半導(dǎo)體層中形成柵極開口；在柵極開口中形成犧牲柵；在半導(dǎo)體層的鄰近柵極開口的部分中形成源區(qū)和漏區(qū)；去除犧牲柵；在柵極開口中形成包括替代柵介質(zhì)層和替代柵導(dǎo)體層的柵堆疊；以及在源區(qū)和漏區(qū)的頂部形成硅化物，其中，柵極開口用于限定半導(dǎo)體層的提供溝道區(qū)的部分的厚度。該方法形成的半導(dǎo)體器件可以改善溝道控制。
【專利說明】半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)，更具體地涉及采用后柵工藝制造半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]集成電路的發(fā)展趨勢是晶體管的尺寸的按比例縮小，這將導(dǎo)致公知的短溝道效應(yīng)。近年來提出了超薄SOI晶體管，在超薄SOI晶片的頂部半導(dǎo)體中形成的溝道區(qū)完全耗盡，從而實現(xiàn)了對短溝道效應(yīng)的良好控制。
[0003]如圖21所示，常規(guī)的超薄SOI晶體管形成在包含底部襯底11、絕緣掩埋層(BOX) 12、半導(dǎo)體層13的SOI晶片上，包括在半導(dǎo)體層中形成的溝道區(qū)，在溝道區(qū)上方形成的包括柵極電介質(zhì)14和柵極導(dǎo)體15的柵極，在柵極側(cè)面形成的側(cè)墻16、以及抬高的源/漏區(qū)(RSD)17a、17b。
[0004]在上述超薄SOI晶體管中，RSD減小了源/漏電阻并使得柵-源和柵-漏寄生電容最小化。此外，在源/漏區(qū)上方形成硅化物時，RSD提供了足夠的Si參與硅化，避免源/漏區(qū)的Si在硅化中完全消耗掉。
[0005]然而，由于使用超薄SOI晶片，超薄SOI晶體管的價格昂貴。此外，RSD的形成包括在形成柵極以及在柵極側(cè)面形成側(cè)墻之后，對超薄SOI晶片的半導(dǎo)體層進行預(yù)清潔并在其上外延生長硅層，這導(dǎo)致制造晶體管的工藝復(fù)雜化以及成品率低，這進一步導(dǎo)致制造成本升聞。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種可以改善溝道控制的制造半導(dǎo)體器件的方法。
[0007]根據(jù)本發(fā)明的一方面，提供一種制造半導(dǎo)體器件的方法，包括:在半導(dǎo)體層中形成柵極開口 ；在柵極開口中形成犧牲柵；在半導(dǎo)體層的鄰近柵極開口的部分中形成源區(qū)和漏區(qū)；去除犧牲柵；在柵極開口中形成包括替代柵介質(zhì)層和替代柵導(dǎo)體層的柵堆疊；以及在源區(qū)和漏區(qū)的頂部形成硅化物，其中，柵極開口用于限定半導(dǎo)體層的提供溝道區(qū)的部分的厚度。
[0008]根據(jù)本發(fā)明的半導(dǎo)體器件可以利用柵極開口減小溝道區(qū)的厚度，從而改善溝道控制。柵極開口限定溝道區(qū)的頂部表面。在優(yōu)選的實施例中，利用與源區(qū)和漏區(qū)的摻雜劑類型相反的摻雜劑在半導(dǎo)體層下方形成阱區(qū)以限定溝道區(qū)的底部表面。由于源區(qū)和漏區(qū)形成在半導(dǎo)體層的鄰近柵極開口的部分中，因此源區(qū)和漏區(qū)仍然保持較大的厚度及較小的寄生電阻。本發(fā)明不必采用附加的外延生長形成抬高的源區(qū)和漏區(qū)，從而可以降低制造成本。
[0009]在硅化之前形成柵堆疊使得可以獲得高質(zhì)量的替代柵介質(zhì)層，從而減小半導(dǎo)體器件在不同批次中的性能波動。
【專利附圖】

【附圖說明】
[0010]圖1-15是示出了根據(jù)本發(fā)明的方法的第一實施例制造半導(dǎo)體器件的各個階段的半導(dǎo)體結(jié)構(gòu)的示意圖，各個截面圖均沿著溝道的縱向方向截取。
[0011]圖16-18是示出了根據(jù)本發(fā)明的方法的第二實施例制造半導(dǎo)體器件的一部分階段的半導(dǎo)體結(jié)構(gòu)的示意圖，各個截面圖均沿著溝道的縱向方向截取。
[0012]圖19-20是示出了根據(jù)本發(fā)明的方法的第三實施例制造半導(dǎo)體器件的一部分階段的半導(dǎo)體結(jié)構(gòu)的示意圖，各個截面圖均沿著溝道的縱向方向截取。
[0013]圖21示出了根據(jù)現(xiàn)有技術(shù)的超薄SOI晶體管的結(jié)構(gòu)示意圖。
【具體實施方式】
[0014]以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。
[0015]為了簡明起見，可以在一幅圖中描述經(jīng)過數(shù)個步驟后獲得的半導(dǎo)體結(jié)構(gòu)。
[0016]應(yīng)當理解，在描述器件的結(jié)構(gòu)時，當將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個區(qū)域?qū)⑽挥诹硪粚?、另一個區(qū)域“下面”或“下方”。
[0017]如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。
[0018]在本申請中，術(shù)語“半導(dǎo)體結(jié)構(gòu)”指在制造半導(dǎo)體器件的各個步驟中形成的整個半導(dǎo)體結(jié)構(gòu)的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域；術(shù)語“溝道區(qū)的縱向方向”指從源區(qū)到漏區(qū)和方向，或相反的方向；術(shù)語“溝道區(qū)的橫向方向”在與半導(dǎo)體襯底的主表面平行的平面內(nèi)與溝道區(qū)的縱向方向垂直的方向。
[0019]在下文中描述了本發(fā)明的許多特定的細節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。
[0020]除非在下文中特別指出，半導(dǎo)體器件的各個部分可以由本領(lǐng)域的技術(shù)人員公知的材料構(gòu)成。半導(dǎo)體材料例如包括II1-V族半導(dǎo)體，如GaAs、InP、GaN、SiC，以及IV族半導(dǎo)體，如S1、Ge。柵極導(dǎo)體可以由能夠?qū)щ姷母鞣N材料形成，例如金屬層、摻雜多晶硅層、或包括金屬層和摻雜多晶硅層的疊層?xùn)艠O導(dǎo)體或者是其他導(dǎo)電材料，例如為TaC、TiN, TaTbN,TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax、NiTax, MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix、Ni3S1、Pt、Ru、Ir、Mo、HfRu> RuOx和所述各種導(dǎo)電材料的組合。柵極電介質(zhì)可以由SiO2或介電常數(shù)大于SiO2的材料構(gòu)成，例如包括氧化物、氮化物、氧氮化物、硅酸鹽、鋁酸鹽、鈦酸鹽，其中，氧化物例如包括Si02、Hf02、Zr02、Al203、Ti02、La203，氮化物例如包括Si3N4,硅酸鹽例如包括HfSiOx，鋁酸鹽例如包括LaAlO3,鈦酸鹽例如包括SrTiO3,氧氮化物例如包括SiON。并且，柵極電介質(zhì)不僅可以由本領(lǐng)域的技術(shù)人員公知的材料形成，也可以采用將來開發(fā)的用于柵極電介質(zhì)的材料。
[0021]〈第一實施例〉
[0022]按照本發(fā)明的第一實施例，執(zhí)行圖1至15中所示的以下步驟以制造半導(dǎo)體器件，在圖中示出了不同階段的半導(dǎo)體結(jié)構(gòu)的截面圖
[0023]如圖1所示，作為初始結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)例如是SOI (絕緣體上硅)晶片。該SOI晶片包括半導(dǎo)體襯底101、絕緣掩埋層102和半導(dǎo)體層103。然而，與圖21所示的根據(jù)現(xiàn)有技術(shù)的超薄SOI晶體管不同，在本發(fā)明中使用的SOI晶片中的半導(dǎo)體層103的厚度(例如25nm-200nm)可以大于超薄SOI晶片的半導(dǎo)體層的厚度(例如10nm_15nm),因而不需要使用昂貴的超薄SOI晶片。在一個示例中，SOI晶片中的半導(dǎo)體襯底101和半導(dǎo)體層103例如均由單晶硅組成，并且半導(dǎo)體層103的厚度約為50nm，絕緣掩埋層102例如由氧化硅組成，并且厚度約為140nm。
[0024]在半導(dǎo)體層103上依次形成襯墊氧化物層104和襯墊氮化物層105。襯墊氧化物層104例如由氧化硅組成，厚度約為2nm-20nm。襯墊氮化物層105例如由氮化硅組成，厚度約為50nm-200nm。正如已知的那樣,襯墊氧化物層104可以減輕半導(dǎo)體層103和襯墊氮化物層105之間的應(yīng)力。襯底氮化物層105在隨后的蝕刻步驟中用作硬掩模。
[0025]用于形成上述各層的工藝是已知的。例如，通過熱氧化形成襯墊氧化物層104。例如，通過化學氣相沉積形成襯墊氮化物層105。
[0026]然后，通過旋涂在襯墊氮化物層105上形成光致抗蝕劑層PRl，并通過其中包括曝光和顯影的光刻工藝將光致抗蝕劑層形成淺溝槽隔離的圖案。利用光致抗蝕劑層作為掩模，通過干法蝕刻，如離子銑蝕刻、等離子蝕刻、反應(yīng)離子蝕刻、激光燒蝕，或者通過其中使用蝕刻劑溶液的濕法蝕刻，從上至下依次去除襯墊氮化物層105和襯墊氧化物層104的暴露部分。該蝕刻在半導(dǎo)體層103的表面停止，并且在襯墊氮化物層105和襯墊氧化物層104形成淺溝槽隔離的圖案。通過在溶劑中溶解或灰化去除光致抗蝕劑層PR1。
[0027]利用襯墊氮化物層105和襯墊氧化物層104 —起作為硬掩模，通過上述已知的干法蝕刻或濕法蝕刻，進一步去除半導(dǎo)體層103的暴露部分，從而在半導(dǎo)體層103中形成淺溝槽，如圖2所示。盡管非必需的，根據(jù)采用的蝕刻工藝，可以進一步蝕刻絕緣掩埋層102和半導(dǎo)體襯底101，使得淺溝槽延伸到絕緣掩埋層102或半導(dǎo)體襯底101中的預(yù)定深度。正如本領(lǐng)域的技術(shù)人員可以理解的那樣，該淺溝槽圍繞半導(dǎo)體器件的有源區(qū)。
[0028]然后，通過已知的沉積工藝，如電子束蒸發(fā)(EBM)、化學氣相沉積(CVD)、原子層沉積(ALD)、濺射等，在半導(dǎo)體結(jié)構(gòu)的表面上形成絕緣材料層。該絕緣材料層填充淺溝槽。通過化學機械拋光(CMP)去除絕緣材料層位于淺溝槽外部的部分。絕緣材料層留在淺溝槽內(nèi)的部分形成淺溝槽隔離106，如圖3所示。正如本領(lǐng)域的技術(shù)人員可以理解的那樣，淺溝槽隔離106限定半導(dǎo)體器件的有源區(qū)。
[0029]然后，通過旋涂在襯墊氮化物層105上形成光致抗蝕劑層PR2，并通過光刻工藝將光致抗蝕劑層PR2形成柵極開口的圖案(例如，條帶狀)。利用光致抗蝕劑層PR2作為掩模，通過上述已知的干法蝕刻或濕法蝕刻，從上至下依次去除襯墊氮化物層105和襯墊氧化物層104的暴露部分，如圖4所示。該蝕刻在半導(dǎo)體層103的表面停止，并且在襯墊氮化物層105和襯墊氧化物層104形成柵極開口的圖案。通過在溶劑中溶解或灰化去除光致抗蝕劑層 PR2。
[0030]利用襯墊氮化物層105和襯墊氧化物層104 —起作為硬掩模，通過上述已知的干法蝕刻或濕法蝕刻，進一步蝕刻半導(dǎo)體層103達到預(yù)定的深度，從而在半導(dǎo)體層103中形成柵極開口，如圖5所示。通過控制蝕刻的時間，使得半導(dǎo)體層103位于柵極開口下方的部分(即最終形成的半導(dǎo)體器件的溝道區(qū))的厚度為所需的數(shù)值。
[0031]作為優(yōu)選的步驟，在形成柵極開口之后，可以進一步進行熱氧化，使得半導(dǎo)體層103在柵極開口的底部和側(cè)壁上的暴露部分形成氧化物。然后，上述已知的干法蝕刻或濕法蝕刻，相對于半導(dǎo)體層103的半導(dǎo)體材料選擇性地去除氧化物，從而進一步減小半導(dǎo)體層103位于柵極開口下方的部分(即最終形成的半導(dǎo)體器件的溝道區(qū))的厚度。
[0032]本發(fā)明人已經(jīng)發(fā)現(xiàn)該部分的厚度可以減小至約lnm，例如可以控制在lnm_30nm之間的范圍內(nèi)。因此，最終形成的半導(dǎo)體器件的溝道區(qū)的厚度可以與常規(guī)的超薄SOI晶片提供的溝道區(qū)相當，但由于未使用超薄SOI晶片而成本更低?；蛘撸罱K形成的半導(dǎo)體器件的溝道區(qū)的厚度可以顯著小于常規(guī)的超薄SOI晶片提供的溝道區(qū)的厚度，從而進一步改善溝道的控制。
[0033]然后，例如使用熱磷酸去除襯墊氮化物層105，使用氫氟酸去除襯墊氧化物層104，接著進行熱氧化或者化學氣相沉積法沉積氧化硅，使得半導(dǎo)體層103在柵極開口中的底部和側(cè)壁上的暴露部分以及在柵極開口外的頂部表面形成氧化物層107，如圖6所示。該步驟形成的氧化物層107在隨后的蝕刻步驟中作為停止層，厚度例如為約10nm。根據(jù)半導(dǎo)體器件的要求，可以在氧化硅生長之后進行離子注入用來調(diào)節(jié)閾值電壓。
[0034]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成共形的氮化物層，如圖7所示。
[0035]然后，通過各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，相對于氧化物層107，選擇性地去除氮化物層位于柵極開口外的部分和位于柵極開口底部的部分，使得氮化物層位于柵極開口內(nèi)壁上的部分保留形成柵極側(cè)墻108，如圖8所示。在一個示例中，該柵極側(cè)墻108的厚度由先前的氮化物層的厚度決定,例如為厚度約5nm-50nm的氮化娃層。通過改變柵極側(cè)墻108的厚度，可以獲得所需的電絕緣性能以及減小柵極線寬。
[0036]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面形成氧化物層。該氧化物層填充柵極開口。采用化學機械拋光(CMP)平整半導(dǎo)體結(jié)構(gòu)的表面。該化學機械拋光在半導(dǎo)體層103的頂部停止，從而去除了氧化物層位于柵極開口外部的部分以及淺溝槽隔離106的突出部分。在化學機械拋光之后，柵極開口中的氧化物層的剩余部分形成犧牲柵109，如圖9所示。替代地，犧牲柵109可以由在蝕刻工藝提供所需選擇性的任何材料構(gòu)成，而不限于氧化物。
[0037]根據(jù)最終獲得的半導(dǎo)體器件的導(dǎo)電類型采用N型或P型摻雜劑，以氧化物層107、柵極側(cè)墻108、犧牲柵109和淺溝槽隔離106作為硬掩模進行離子注入。然后例如在約1000-1080°C的溫度下執(zhí)行尖峰退火(spike anneal)或者激光退火(laser anneal),以激活通過先前的注入步驟而注入的摻雜劑并消除注入導(dǎo)致的損傷，從而在半導(dǎo)體層103中形成源區(qū)IlOa和漏區(qū)110b，如圖10所示。
[0038]然后，通過上述已知的干法蝕刻工藝，相對于柵極側(cè)墻108、源區(qū)IlOa和漏區(qū)110b，選擇性地去除犧牲柵109以重新露出柵極開口，如圖11所示。在去除犧牲柵109時，氧化物層107可以作為蝕刻停止層，使得半導(dǎo)體層103的位于柵極開口下方的部分未受到過蝕刻。也即，氧化物層107在蝕刻工藝中作為半導(dǎo)體器件的溝道區(qū)的保護層。
[0039]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成共形的替代柵介質(zhì)層113，并進一步沉積替代柵導(dǎo)體層114填充柵極開口，從而形成包括柵介質(zhì)層和柵導(dǎo)體層的柵堆疊，如圖12所示。該替代柵介質(zhì)層113例如是厚度約為lnm-3nm的HfO2層。該替代柵導(dǎo)體層114例如是厚度足以填充柵極開口的TiN層。[0040]作為優(yōu)選的步驟，在形成替代柵介質(zhì)層113之后，在柵極開口首先形成閾值調(diào)節(jié)層(例如TiN、TaN、TiAlN、TaAlN)，然后才形成替代柵導(dǎo)體層114。該閾值調(diào)節(jié)層可以改變有效功函數(shù)，從而調(diào)節(jié)半導(dǎo)體器件的閾值電壓。
[0041]然后，以柵極側(cè)墻108、源區(qū)IlOa和漏區(qū)IlOb作為停止層，通過化學機械拋光去除替代柵介質(zhì)層113和替代柵導(dǎo)體層114位于柵極開口外的部分。替代柵介質(zhì)層113和替代柵導(dǎo)體層114位于柵極開口內(nèi)的部分保留，從而形成柵堆疊，如圖13所示。該化學機械拋光暴露源區(qū)IlOa和漏區(qū)IlOb的表面，以便隨后進行娃化。
[0042]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面形成金屬層111，如圖14所示。該金屬層111由選自N1、W、T1、Co以及這些元素與其它元素的合金構(gòu)成的組中的一種組成。在一個示例中，該金屬層111是通過濺射沉積的NiPt層。進行熱退火，例如在300-500 V的溫度下熱退火1-10秒鐘，使得金屬層111在源區(qū)I IOa和漏區(qū)IlOb的表面進行硅化反應(yīng)以形成金屬硅化物層112a、112b，以減小源區(qū)和漏區(qū)的接觸電阻。該硅化消耗源區(qū)IlOa和漏區(qū)IlOb的一部分半導(dǎo)體材料。在柵極開口中，由于犧牲柵109將金屬層111與半導(dǎo)體層103隔開，因此硅化并未到達半導(dǎo)體層103位于柵極開口下方的部分中。也即，犧牲柵109在硅化工藝中作為半導(dǎo)體器件的溝道區(qū)的保護層。通過上述已知的干法蝕刻和濕法蝕刻于硅化物濕法蝕刻去除金屬層111未反應(yīng)的部分，如圖15所示。
[0043]根據(jù)該實施例，在結(jié)合圖1至15描述的步驟之后，可以在所得到的半導(dǎo)體結(jié)構(gòu)上形成層間絕緣層、位于層間絕緣層中的柱塞、位于層間絕緣層上表面的布線或電極，從而完成半導(dǎo)體器件的其他部分。
[0044]根據(jù)第一實施例的半導(dǎo)體器件，在半導(dǎo)體層103的提供溝道區(qū)的部分上方的柵極開口限定了溝道區(qū)的頂部表面，從而減小了溝道區(qū)的厚度而改善溝道控制。
[0045]<第二實施例>
[0046]圖16-18是示出了根據(jù)本發(fā)明的方法的第二實施例制造半導(dǎo)體器件的一部分階段的半導(dǎo)體結(jié)構(gòu)的示意圖，各個截面圖均沿著溝道的縱向方向截取。
[0047]根據(jù)本發(fā)明的第二實施例，進一步利用阱區(qū)限制SOI晶片的半導(dǎo)體層103的厚度。為了簡明起見，在以下描述中將僅指出第二實施例的區(qū)別，而不再詳述第二實施例中與第一實施例相同的步驟和相應(yīng)的結(jié)構(gòu)特征。
[0048]在第一實施例的圖3所示的用于形成淺溝槽隔離106的步驟之后，進一步執(zhí)行圖16和17所示的步驟。
[0049]如圖16所示，使用熱磷酸去除襯墊氮化物層105。
[0050]然后，在未使用掩模的情形下進行離子注入，在SOI晶片的半導(dǎo)體層103中形成阱區(qū)115，如圖17所示。正如本領(lǐng)域已知的，通過控制離子注入的參數(shù)(例如能量和劑量)，可以控制阱區(qū)115的深度和延伸范圍，使得阱區(qū)115位于半導(dǎo)體層103的下部。阱區(qū)115的摻雜劑類型與半導(dǎo)體器件的源區(qū)IlOa和漏區(qū)IlOb的摻雜類型相反。然后，繼續(xù)執(zhí)行圖4-15所示的隨后步驟。
[0051]在圖18中示出了與第一實施例的圖15對應(yīng)的半導(dǎo)體結(jié)構(gòu)的示意圖。根據(jù)第二實施例的半導(dǎo)體器件，不僅在半導(dǎo)體層103的提供溝道區(qū)的部分上方的柵極開口限定了溝道區(qū)的頂部表面，而且在半導(dǎo)體層103的提供溝道區(qū)的部分下方的阱區(qū)115進一步限定了溝道區(qū)的底部表面，從而進一步減小了溝道區(qū)的厚度而改善溝道控制。[0052]此外，由于阱區(qū)115位于源區(qū)IlOa和漏區(qū)IlOb下方并且與其摻雜劑類型相反，因此阱區(qū)115還作為穿通阻止層減小源區(qū)IlOa和漏區(qū)IlOb之間經(jīng)由半導(dǎo)體層103的漏電流。
[0053]<第三實施例>
[0054]圖19-20是示出了根據(jù)本發(fā)明的方法的第三實施例制造半導(dǎo)體器件的一部分階段的半導(dǎo)體結(jié)構(gòu)的示意圖，各個截面圖均沿著溝道的縱向方向截取。
[0055]根據(jù)本發(fā)明的第三實施例，采用塊狀的半導(dǎo)體襯底101形成半導(dǎo)體器件，而不需要使用昂貴的SOI晶片。在塊狀的半導(dǎo)體襯底101中，利用阱區(qū)限定半導(dǎo)體層及其厚度。為了簡明起見，在以下描述中將僅指出第三實施例的區(qū)別，而不再詳述第三實施例中與第一實施例相同的步驟和相應(yīng)的結(jié)構(gòu)特征。
[0056]代替第一實施例的圖1所示的步驟，執(zhí)行圖19所示的以下步驟。
[0057]作為初始結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)例如是塊狀的半導(dǎo)體襯底101。在半導(dǎo)體襯底101上依次形成襯墊氧化物層104和襯墊氮化物層105。襯墊氧化物層104例如由氧化硅組成，厚度約為2nm-20nm。襯墊氮化物層105例如由氮化娃組成,厚度約為50nm-200nm。正如已知的那樣，襯墊氧化物層104可以減輕半導(dǎo)體襯底101和襯墊氮化物層105之間的應(yīng)力。襯底氮化物層105在隨后的蝕刻步驟中用作硬掩模。
[0058]用于形成上述各層的工藝是已知的。例如，通過熱氧化形成襯墊氧化物層104。例如，通過化學氣相沉積形成襯墊氮化物層105。
[0059]然后，在未使用掩模的情形下進行離子注入，在半導(dǎo)體襯底101的預(yù)定深度形成阱區(qū)116。正如本領(lǐng)域已知的，通過控制離子注入的參數(shù)(例如能量和劑量)，可以控制阱區(qū)116的深度和延伸范圍，使得阱區(qū)116位于半導(dǎo)體襯底101的下部，半導(dǎo)體襯底101的位于阱區(qū)116上方的部分形成半導(dǎo)體層103。阱區(qū)116的摻雜劑類型與半導(dǎo)體器件的源區(qū)IlOa和漏區(qū)IlOb的摻雜類型相反。然后，繼續(xù)執(zhí)行圖2-15所示的隨后步驟。
[0060]在圖20中示出了與第一實施例的圖15對應(yīng)的半導(dǎo)體結(jié)構(gòu)的示意圖。根據(jù)第三實施例的半導(dǎo)體器件，利用阱區(qū)116在塊狀的半導(dǎo)體襯底101中限定半導(dǎo)體層103，不僅半導(dǎo)體層103的提供溝道區(qū)的部分上方的柵極開口限定了溝道區(qū)的頂部表面，而且在半導(dǎo)體層103的提供溝道區(qū)的部分下方的阱區(qū)116進一步限定了溝道區(qū)的底部表面，從而減小了溝道區(qū)的厚度而改善溝道控制，并且由于不需要使用SOI晶片而降低了制造成本。
[0061]此外，由于阱區(qū)116位于源區(qū)IlOa和漏區(qū)IlOb下方并且與其摻雜劑類型相反，因此阱區(qū)116還作為穿通阻止層減小源區(qū)IlOa和漏區(qū)IlOb之間經(jīng)由半導(dǎo)體層103的漏電流。
[0062]在以上的描述中，對于各層的構(gòu)圖、蝕刻等技術(shù)細節(jié)并沒有做出詳細的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實施例，但是這并不意味著各個實施例中的措施不能有利地結(jié)合使用。
【權(quán)利要求】
1.一種制造半導(dǎo)體器件的方法，包括: 在半導(dǎo)體層中形成柵極開口； 在柵極開口中形成犧牲柵； 在半導(dǎo)體層的鄰近柵極開口的部分中形成源區(qū)和漏區(qū)； 去除犧牲柵； 在柵極開口中形成包括替代柵介質(zhì)層和替代柵導(dǎo)體層的柵堆疊；以及 在源區(qū)和漏區(qū)的頂部形成硅化物， 其中，柵極開口用于限定半導(dǎo)體層的提供溝道區(qū)的部分的厚度。
2.根據(jù)權(quán)利要求1所述的方法，其中柵極開口用于限定半導(dǎo)體層的提供溝道區(qū)的部分的頂部表面。
3.根據(jù)權(quán)利要求1所述的方法，其中在形成柵極開口的步驟之前，還包括進一步減小半導(dǎo)體層的提供溝道區(qū)的部分的厚度。
4.根據(jù)權(quán)利要求3所述的方法，其中進一步減小半導(dǎo)體層的提供溝道區(qū)的部分的厚度包括: 對半導(dǎo)體層進行離子注入以在半導(dǎo)體層的下部形成阱區(qū)，阱區(qū)的摻雜劑類型與源區(qū)和漏區(qū)的摻雜劑類型相反。
5.根據(jù)權(quán)利要求4所述的方法，其中阱區(qū)用于限定半導(dǎo)體層的提供溝道區(qū)的部分的底部表面。
6.根據(jù)權(quán)利要求1所述的方法，其中在形成柵極開口和形成犧牲柵的步驟之間，還包括進一步減小半導(dǎo)體層的提供溝道區(qū)的部分的厚度。
7.根據(jù)權(quán)利要求6所述的方法，其中進一步減小半導(dǎo)體層的提供溝道區(qū)的部分的厚度包括: 進行熱氧化，使得半導(dǎo)體層在柵極開口的底部和側(cè)壁上的暴露部分形成氧化物；以及 相對于半導(dǎo)體層去除氧化物。
8.根據(jù)權(quán)利要求1所述的方法，其中在形成柵極開口和形成犧牲柵的步驟之間，還包括在柵極開口內(nèi)壁上形成柵極側(cè)墻。
9.根據(jù)權(quán)利要求1所述的方法，其中半導(dǎo)體層是SOI晶片的半導(dǎo)體層，所述SOI晶片還包括半導(dǎo)體襯底以及位于半導(dǎo)體襯底和半導(dǎo)體層之間的絕緣掩埋層。
10.根據(jù)權(quán)利要求1所述的方法，在形成柵極開口的步驟之前，還包括: 對塊狀的半導(dǎo)體襯底進行離子注入以形成阱區(qū)，使得半導(dǎo)體襯底的位于阱區(qū)上的部分形成半導(dǎo)體層，阱區(qū)的摻雜劑類型與源區(qū)和漏區(qū)的摻雜劑類型相反。
11.根據(jù)權(quán)利要求1所述的方法，其中在形成柵極開口和形成犧牲柵的步驟之間，還包括: 經(jīng)由柵極開口對半導(dǎo)體層進行離子注入以調(diào)節(jié)閾值電壓。
【文檔編號】H01L21/336GK104008973SQ201310059179
【公開日】2014年8月27日 申請日期:2013年2月26日 優(yōu)先權(quán)日:2013年2月26日
【發(fā)明者】唐兆云, 閆江 申請人:中國科學院微電子研究所