凹入式晶體管的制作方法
【專利摘要】本發(fā)明公開了一種凹入式晶體管器件的制造方法，其特征包含有提供一半導體基底；于所述半導體基底上形成一外延層；于所述外延層上形成一硬掩膜層，所述硬掩膜層包含至少一開口；經(jīng)由所述硬掩膜層的開口刻蝕所述外延層，以形成一柵極溝槽；于所述柵極溝槽的表面形成一柵極氧化層；于所述柵極溝槽內(nèi)形成一凹入式柵極；于所述凹入式柵極上形成一上蓋層；去除所述硬掩膜層；于所述外延層中形成一離子阱；于所述離子阱中形成一源極摻雜區(qū)；于所述上蓋層及所述凹入式柵極的側(cè)壁上形成一隔離壁；以及以所述上蓋層及所述隔離壁為刻蝕掩膜自對準刻蝕所述外延層，以形成一接觸孔。
【專利說明】凹入式晶體管的制作方法
【技術領域】
[0001]本發(fā)明大體上關于半導體器件【技術領域】，特別是關于一種凹入式晶體管的制作方法。
【背景技術】
[0002]在傳統(tǒng)的功率晶體管中，平面型的功率器件(DMOS)會因為來自于溝道區(qū)域(channel region)、積集層(accumulation layer)以及接面場效應晶體管(JFET)的貢獻，而使得導通電阻(on-resistance)上升。
[0003]為了降低上述區(qū)域的電阻，凹入式功率晶體管器件(UMOS)于是被開發(fā)出來，更因為UMOS結(jié)構(gòu)不存在的JFET區(qū)域，因此可以縮小UMOS的器件單元的尺寸(cell size)，以提高溝道密度(channel density),并進一步降低導通電阻,但隨著器件尺寸的微縮,柵極與源極接觸孔的間隔也隨之縮小，容易導致工藝對準(overlay)問題的發(fā)生。

【發(fā)明內(nèi)容】

[0004]因此，本發(fā)明的目的即在提供一種凹入式功率半導體器件的制作方法，以解決上述柵極與源極接觸孔對準的問題。
[0005]本發(fā)明的一實施例提供了一種凹入式晶體管器件的制造方法，其特征包含有提供一半導體基底；于所述半導體基底上形成一外延層；于所述外延層上形成一硬掩膜層，所述硬掩膜層包含有至少一開口 ；經(jīng)由所述硬掩膜層的開口刻蝕所述外延層，以形成一柵極溝槽；于所述柵極溝槽的表面形成一柵極氧化層；于所述柵極溝槽內(nèi)形成一凹入式柵極；于所述凹入式柵極上形成一上蓋層；去除所述硬掩膜層；于所述外延層中形成一離子阱；于所述離子阱中形成一源極摻雜區(qū)；于所述上蓋層及所述凹入式柵極的側(cè)壁上形成一隔離壁；以及以所述上蓋層及所述隔離壁為刻蝕掩膜自對準刻蝕所述外延層，以形成一接觸孔。
[0006]本發(fā)明另一實施例提供一種凹入式晶體管器件的制造方法，其特征包含有提供一半導體基底；于所述半導體基底上形成一外延層；于所述外延層表面注入一氮摻雜層；于所述外延層上形成一硬掩膜層，所述硬掩膜層包含有至少一開口 ；經(jīng)由所述硬掩膜層的開口刻蝕所述外延層，以形成一柵極溝槽；于所述柵極溝槽的表面形成一柵極氧化層；于所述柵極溝槽內(nèi)形成一凹入式柵極；去除所述硬掩膜層，使所述凹入式柵極部分凸出于所述外延層的表面；于所述外延層中形成一離子阱；于所述離子阱中形成一源極摻雜區(qū)；選擇性的氧化所述凹入式柵極凸出于所述外延層的表面的部分，以形成一氧化蓋層；以及以所述氧化蓋層為刻蝕掩膜自對準刻蝕所述外延層，以形成一接觸孔。
[0007]為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施方式，并配合所附圖式作詳細說明如下。然而所述優(yōu)選實施方式與圖式僅供參考與說明用，并非用來對本發(fā)明加以限制。
【專利附圖】

【附圖說明】[0008]圖1至圖8為依據(jù)本發(fā)明一實施例所繪示的凹入式功率晶體管器件的制造方法示意圖。
[0009]圖9至圖11表示出本發(fā)明另一實施例。
[0010]圖12至圖18為依據(jù)本發(fā)明又一實施例所繪示的凹入式功率晶體管器件的制造方法示意圖。
[0011]圖19至圖21表示出接觸孔與柵極溝槽的布局。
[0012]其中，附圖標記說明如下:
[0013]10 半導體基底 123 凹陷區(qū)域
[0014]11外延層124 上蓋層
[0015]12硬掩膜層130 隔離壁
[0016]18 柵極氧化層 140 介電層
[0017]20a 凹入式柵極150氧化蓋層
[0018]22 源極摻雜區(qū) 155 光刻膠圖案
[0019]34金屬層155a開口
[0020]101 氮摻雜層201側(cè)壁
[0021]112開口 210離子阱
[0022]118硅氧層230接觸孔
[0023]122 柵極溝槽250 接觸摻雜區(qū)
【具體實施方式】
[0024]請參閱圖1至圖8，其為依據(jù)本發(fā)明一實施例所繪示的凹入式功率晶體管器件的制造方法示意圖。首先，如圖1所示，提供一半導體基底10，例如N型重摻雜的硅基底，其可作為晶體管器件的漏極(drain)。接著，利用一外延工藝于半導體基底10上形成一外延層11，例如N型外延硅層。接著，可以在外延層11表面形成一硬掩膜層12，例如氧化硅或者氮化硅。然后，利用光刻工藝于硬掩膜層12中形成開口 112。接著將光刻膠去除，然后，利用干刻蝕工藝，經(jīng)由硬掩膜層12中的開口 112刻蝕外延層11至一預定深度，如此形成柵極溝槽122。
[0025]如圖2所示，接著進行一熱氧化工藝，于柵極溝槽122的表面形成一柵極氧化層18，接下來進行一化學氣相沉積工藝，全面沉積一多晶硅層(未示于圖中)，以填滿柵極溝槽122，再進行一刻蝕工藝將部分厚度的多晶硅層蝕除，而剩下的多晶硅層則構(gòu)成凹入式柵極20a。此時，在凹入式柵極20a上形成凹陷區(qū)域123。凹入式柵極的組成除了多晶硅外，另可為金屬柵極或為金屬硅化物柵極等組成，但不限于此。
[0026]如圖3所示，接著進行一化學氣相沉積工藝，全面沉積一介電層(未示于圖中)，例如氮化硅，并且使介電層填入凹陷區(qū)域123。然后，進行回刻蝕工藝或者平坦化工藝將凹陷區(qū)域123以外的介電層去除，顯露出硬掩膜層12，剩余在凹陷區(qū)域123的介電層則形成上蓋層124。接下來將顯露出來的硬掩膜層12去除，此時凹入式柵極20a會稍微凸出于外延層11表面，并顯露出側(cè)壁201。接著可以 選擇進行氧化工藝于顯露出的側(cè)壁201上形成一硅氧層118。
[0027]如圖4所示，接著進行離子注入工藝于外延層11中形成離子阱210，例如P型離子阱，然后可以進行熱工藝進行摻質(zhì)的驅(qū)入(drive-1n)及擴散。上述離子注入工藝可以配合光刻膠進行，在此不加贅述。
[0028]如圖5所示，接著進行另一離子注入工藝，于離子阱210中形成源極摻雜區(qū)22，例如N型源極摻雜區(qū)，然后可以熱工藝進行摻質(zhì)的驅(qū)入及擴散。同樣的，上述離子注入工藝可以配合光刻膠進行，在此不加贅述。
[0029]如圖6所示，接著進行化學氣相沉積工藝，全面沉積一隔離壁材料層(未示于圖中)，例如氮化硅層，然后回刻蝕隔離壁材料層，如此于凸出的上蓋層124及凹入式柵極20a的側(cè)壁201上形成隔離壁130。
[0030]如圖7所示，接著進行化學氣相沉積工藝，全面沉積一介電層140，使介電層140覆蓋上蓋層124及隔離壁130，并填滿隔離壁130之間的空間，然后進行光刻工藝于介電層140上形成一光刻膠圖案155，其包括開口 155a，定義出接觸孔的位置。接著，利用光刻膠圖案155為刻蝕掩膜經(jīng)由開口 155a刻蝕介電層140，以顯露出隔離壁130，再選擇性刻蝕外延層11至一預定深度，形成自對準的接觸孔230，然后去除光刻膠圖案155，再進行接觸孔離子注入工藝，于接觸孔230底部形成接觸摻雜區(qū)250，例如P+摻雜區(qū)，隨后可以再進行快速熱退火處理。因接觸孔下方形成方式是利用高選擇比的刻蝕，故接觸孔可沿著隔離壁形成一自我對準的接觸孔。
[0031]上述接觸孔230的布局與柵極溝槽122的布局可以如圖19至圖21所示，其中圖19顯示出柵極溝槽122與接觸孔230均為直線型或條狀布局，圖20顯示出柵極溝槽122為網(wǎng)格狀布局，而接觸孔230則穿插其中，圖21顯示出接觸孔230為網(wǎng)格狀布局，而柵極溝槽122為獨立的島狀布局，被網(wǎng)格狀的接觸孔230分開。當然，以上布局圖案僅為例示，本發(fā)明當然可以被應用在其它的布局圖案中，不在此設限。
[0032]如圖8所示，然后可以繼續(xù)沉積阻障層及金屬層34，并使金屬層34填滿接觸孔230。
[0033]圖9至圖11顯示出本發(fā)明另一實施例。如圖9至圖11所示，完成隔離壁130之后，可以不沉積圖7中的介電層140，也不形成光刻膠圖案155，而是直接以上蓋層124及隔離壁130為刻蝕掩膜，刻蝕外延層11至一預定深度，形成自對準的接觸孔230，再進行接觸孔離子注入工藝，于接觸孔230底部形成接觸摻雜區(qū)250，然后繼續(xù)沉積阻障層及金屬層34，并使金屬層34填滿接觸孔230。
[0034]請參閱圖12至圖18，其為依據(jù)本發(fā)明又一實施例所繪示的凹入式功率晶體管器件的制造方法示意圖。首先，如圖12所示，提供一半導體基底10，例如N型重摻雜的硅基底，其可作為晶體管器件的漏極。接著，利用一外延工藝于半導體基底10上形成一外延層11，例如N型外延娃層。接著，于外延層11表面注入一氮摻雜層101，然后在外延層11表面形成一硬掩膜層12，例如氧化硅或者氮化硅。然后，利用光刻膠以及光刻工藝，于硬掩膜層12中形成開口 112。接著將光刻膠去除，然后利用干刻蝕工藝，經(jīng)由硬掩膜層12中的開口112刻蝕外延層11至一預定深度，如此形成柵極溝槽122。
[0035]如圖13所示，接著進行一熱氧化工藝，于柵極溝槽122的表面形成一柵極氧化層18，接下來進行一化學氣相沉積工藝，全面沉積一多晶硅層(未示于圖中)以填滿柵極溝槽122，再進行一刻蝕工藝將部分厚度的多晶硅層蝕除，而剩下的多晶硅層則構(gòu)成凹入式柵極20a。此時，在凹入式柵極20a上形成凹陷區(qū)域123。[0036]如圖14圖示，接著可以進行一光刻膠涂布工藝，全面涂布一光刻膠層(未示于圖中)，并且使光刻膠層填入凹陷區(qū)域123。然后，進行回刻蝕工藝，將凹陷區(qū)域123以外的光刻膠層去除，顯露出硬掩膜層12。接下來將顯露出來的硬掩膜層12去除，再將剩余光刻膠層去除，此時凹入式柵極20a會稍微凸出于外延層11表面。接著進行氧化工藝，于顯露出的外延層11表面上形成一娃氧層118。
[0037]如圖15所示，接著進行離子注入工藝于外延層11中形成離子阱210，例如P型離子阱，然后可以熱工藝進行摻質(zhì)的驅(qū)入及擴散。上述離子注入工藝可以配合光刻工藝進行，在此不加贅述。
[0038]如圖16所示，接著進行另一離子注入工藝，于離子阱210中形成源極摻雜區(qū)22，例如N型源極摻雜區(qū)，然后可以熱工藝進行摻質(zhì)的驅(qū)入及擴散。同樣的，上述離子注入工藝可以配合光刻工藝進行，在此不加贅述。
[0039]接著，如圖17所示，進行氧化工藝，選擇性的將凸出于外延層11表面的外延層11氧化，形成氧化蓋層150，使氧化蓋層150覆蓋住部分的外延層11表面。在此氧化步驟中，由于外延層11表面形成有氮摻雜層101，故幾乎不會被氧化。
[0040]如圖18所示，再以氧化蓋層150為刻蝕掩膜，刻蝕外延層11至一預定深度，形成自對準的接觸孔230。后續(xù)步驟類似圖10至圖11，再進行接觸孔離子注入工藝于接觸孔230底部形成接觸摻雜區(qū)250，然后繼續(xù)沉積阻障層及金屬層34，并使金屬層34填滿接觸孔230。
[0041]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權利要求】
1.一種凹入式晶體管器件的制造方法，其特征在于，包含: 提供一半導體基底； 于所述半導體基底上形成一外延層； 于所述外延層上形成一硬掩膜層，所述硬掩膜層包含有至少一開口 ； 經(jīng)由所述硬掩膜層的開口刻蝕所述外延層，以形成一柵極溝槽； 于所述柵極溝槽的表面形成一柵極氧化層； 于所述柵極溝槽內(nèi)形成一凹入式柵極； 于所述凹入式柵極上形成一上蓋層； 去除所述硬掩膜層； 于所述外延層中形成一離子阱； 于所述離子阱中形成一源極摻雜區(qū)； 于所述上蓋層及所述凹入式柵極的側(cè)壁上形成一隔離壁；以及 以所述上蓋層及所述隔離壁為刻蝕掩膜，自對準刻蝕所述外延層，以形成一接觸孔。
2.根據(jù)權利要求1所述的凹入式晶體管器件的制造方法，其特征在于，所述半導體基底為一 N型重摻雜硅基底，作為所述晶體管器件的漏極。
3.根據(jù)權利要求2所述的凹入式晶體管器件的制造方法，其特征在于，所述外延層為一 N型外延硅層。
4.根據(jù)權利要求1所述的凹入式晶體管器件的制造方法，其特征在于，所述硬掩膜層包含氧化硅或者氮化硅。
5.根據(jù)權利要求3所述的凹入式晶體管器件的制造方法，其特征在于，所述離子阱為一 P型離子阱。
6.根據(jù)權利要求5所述的凹入式晶體管器件的制造方法，其特征在于，所述源極摻雜區(qū)為一 N型源極摻雜區(qū)。
7.根據(jù)權利要求1所述的凹入式晶體管器件的制造方法，其特征在于，所述上蓋層包含氮化娃。
8.根據(jù)權利要求1所述的凹入式晶體管器件的制造方法，其特征在于，所述隔離壁包含氮化娃。
9.一種凹入式晶體管器件的制造方法，其特征在于，包含: 提供一半導體基底； 于所述半導體基底上形成一外延層； 于所述外延層表面注入一氮摻雜層； 于所述外延層上形成一硬掩膜層，所述硬掩膜層包含有至少一開口 ； 經(jīng)由所述硬掩膜層的開口刻蝕所述外延層，以形成一柵極溝槽； 于所述柵極溝槽的表面形成一柵極氧化層； 于所述柵極溝槽內(nèi)形成一凹入式柵極； 去除所述硬掩膜層，使所述凹入式柵極部分凸出于所述外延層的表面； 于所述外延層中形成一離子阱； 于所述離子阱中形成一源極摻雜區(qū)； 選擇性的氧化所述凹入式柵極凸出于所述外延層的表面的部分，以形成一氧化蓋層；以及 以所述氧化蓋層為刻蝕掩膜，自對準刻蝕所述外延層，以形成一接觸孔。
10.根據(jù)權利要求9所述的凹入式晶體管器件的制造方法，其特征在于，所述半導體基底為一 N型重摻雜硅基底，作為所述晶體管器件的漏極。
11.根據(jù)權利要求10所述的凹入式晶體管器件的制造方法，其特征在于，所述外延層為一 N型外延娃層。
12.根據(jù)權利要求9所述的凹入式晶體管器件的制造方法，其特征在于，所述硬掩膜層包含氧化硅或者氮化硅。
13.根據(jù)權利要求11所述的凹入式晶體管器件的制造方法，其特征在于，所述離子阱為一 P型離子阱。
14.根據(jù)權利要求13所述的凹入式晶體管器件的制造方法，其特征在于，所述源極摻雜區(qū)為一 N型源 極摻雜區(qū)。
【文檔編號】H01L21/28GK103871892SQ201310012958
【公開日】2014年6月18日 申請日期:2013年1月14日 優(yōu)先權日:2012年12月13日
【發(fā)明者】林永發(fā) 申請人:茂達電子股份有限公司