帶有非晶硅梁的集成半導(dǎo)體器件、制造方法和設(shè)計(jì)結(jié)構(gòu)的制作方法
【專利摘要】公開了采用CMOS工藝、制造方法和設(shè)計(jì)結(jié)構(gòu)集成的體聲波濾波器和/或體聲波諧振器。所述方法包括形成至少一個(gè)包括非晶硅材料(29)的梁(44)并且在所述非晶硅梁上方并且與其相鄰提供絕緣體材料(32)。該方法還包括形成穿過絕緣體材料的通孔(50)并且暴露非晶硅梁(44)下面的材料(25)。該方法還包括在通孔中和非晶硅梁上方提供犧牲材料(36)。該方法還包括在犧牲材料上和絕緣體材料上方提供蓋子(38)。該方法還包括通過蓋子(排放孔40)排放犧牲材料和下面材料，以分別在非晶硅梁之上形成上部空腔(42a)并且在非晶硅梁之下形成下部空腔(42b)。
【專利說明】帶有非晶硅梁的集成半導(dǎo)體器件、制造方法和設(shè)計(jì)結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)和制造方法，更特別地，涉及與CMOS工藝集成的體聲波濾波器和/或體聲波諧振器、制造方法和設(shè)計(jì)結(jié)構(gòu)。
【背景技術(shù)】
[0002]由于體聲波(BAW)濾波器和體聲波諧振器(BAR)的性能優(yōu)勢，它們變得更加普及，并且被用在當(dāng)前先進(jìn)的移動設(shè)備和系統(tǒng)的設(shè)計(jì)中。但是，由于制造的復(fù)雜性，體聲波(BAW)濾波器和體聲波諧振器(BAR)作為獨(dú)立的器件來制造。即，體聲波(BAW)濾波器和體聲波諧振器(BAR)不是作為與其它CM0S、BiCM0S、SiGe HBT和/或無源器件集成的結(jié)構(gòu)提供，由此導(dǎo)致了較高的制造成本和增加的制造處理。
[0003]因此，本領(lǐng)域中存在克服本文以上描述的不足和局限的需要。

【發(fā)明內(nèi)容】

[0004]在本發(fā)明的第一方面中，一種方法包括形成包括非晶硅材料的至少一個(gè)梁并且在非晶硅梁上方且與其相鄰提供絕緣體材料。該方法還包括形成通過絕緣體材料的通孔并且暴露非晶硅梁下面的材料。該方法還包括在通孔中和非晶硅梁上方提供犧牲材料。該方法還包括在犧牲材料上以及絕緣體材料上方提供蓋子。該方法還包括通過蓋子排放犧牲材料和下面材料，以分別在非晶硅梁之上形成上部空腔以及在非晶硅梁之下形成下部空腔。
[0005]在本發(fā)明的另一方面中，一種方法包括在SOI基板上方形成非晶硅梁并且在空腔形成期間用絕緣體材料保護(hù)非晶硅梁?？涨恍纬砂ㄔ诜蔷Ч枇褐闲纬缮喜靠涨缓驮诜蔷Ч枇褐滦纬上虏靠涨?。上部空腔是通過排放在非晶硅梁上方形成的犧牲材料形成的。下部空腔通過連接上部空腔和下部空腔的通孔，通過排放在非晶硅梁之下的下面材料形成。
[0006]在本發(fā)明還有的方面中，一種結(jié)構(gòu)包括在絕緣體層上形成的非晶硅梁。上部空腔在絕緣體材料一部分上方，在非晶硅梁之上形成，并且下部空腔在非晶硅梁之下形成。連接通孔連接上部空腔和下部空腔，該連接通孔用絕緣體材料涂覆。體聲波(BAW)濾波器或體聲波諧振器(BAR)在非晶硅梁上。
[0007]在本發(fā)明的另一個(gè)方面中，提供了有形地體現(xiàn)在機(jī)器可讀存儲介質(zhì)中用于設(shè)計(jì)、制造或測試集成電路的設(shè)計(jì)結(jié)構(gòu)。該設(shè)計(jì)結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)。在還有的實(shí)施例中，在機(jī)器可讀數(shù)據(jù)存儲介質(zhì)上編碼的硬件描述語言(HDL)設(shè)計(jì)結(jié)構(gòu)包括元素，該元素當(dāng)被在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中處理時(shí)產(chǎn)生機(jī)器可執(zhí)行的半導(dǎo)體結(jié)構(gòu)表示，其中結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)。在仍然還有的實(shí)施例中，提供了計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中的方法，用于產(chǎn)生半導(dǎo)體結(jié)構(gòu)的功能設(shè)計(jì)模型。該方法包括產(chǎn)生半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)化元素的功能表示。
[0008]具體而言，在本發(fā)明的實(shí)施例中，提供了在集成電路的設(shè)計(jì)、制造或模擬中使用的機(jī)器可讀的設(shè)計(jì)結(jié)構(gòu)。該設(shè)計(jì)結(jié)構(gòu)包括:在絕緣體層上形成的非晶硅梁；在絕緣體材料一部分上方、在非晶硅梁之上形成的上部空腔；在非晶硅梁之下形成的下部空腔；把上部空腔連接到下部空腔的連接通孔，該連接通孔用絕緣體材料涂覆；以及非晶硅梁上的體聲波(BAff)濾波器或體聲波諧振器(BAR)。
【專利附圖】

【附圖說明】
[0009]通過本發(fā)明示例性實(shí)施例的非限制性例子，參考注釋出的多個(gè)附圖，本發(fā)明在以下的具體描述中進(jìn)行描述。
[0010]圖l-5a、5b和6_10示出了根據(jù)本發(fā)明各方面的處理步驟和有關(guān)結(jié)構(gòu)；
[0011]圖11示出了沿著圖10線A-A、根據(jù)本發(fā)明各方面的結(jié)構(gòu)的頂視圖；
[0012]圖12a示出了根據(jù)本發(fā)明各方面的備選結(jié)構(gòu)的頂視圖；
[0013]圖12b示出了根據(jù)本發(fā)明各方面的圖12a的結(jié)構(gòu)的側(cè)視圖；
[0014]圖13示出了根據(jù)本發(fā)明各方面的備選結(jié)構(gòu)和各個(gè)處理步驟；
[0015]圖14示出了根據(jù)本發(fā)明各方面的備選處理步驟；
[0016]圖15-18示出了根據(jù)本發(fā)明各方面的備選結(jié)構(gòu)和各個(gè)處理步驟；及
[0017]圖19是在半導(dǎo)體設(shè)計(jì)，制造和/或測試中使用的設(shè)計(jì)過程的流程圖。
具體實(shí)施例
[0018]本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)和制造方法，更特別地，涉及與CMOS器件(和工藝)集成的體聲波濾波器和/或體聲波諧振器、制造方法和設(shè)計(jì)結(jié)構(gòu)。具體而言，本發(fā)明針對與CMOS結(jié)構(gòu)集成的體聲波(BAW)濾波器或體聲波諧振器(BAR)，諸如例如像由上部空腔和下部空腔環(huán)繞的濾波器。在實(shí)施例中，濾波器用非晶硅或多晶硅材料(下文稱作非晶硅)形成。同樣，在實(shí)施例中，下部空腔和上部空腔在單個(gè)排放步驟中形成，其中下部空腔在下面半導(dǎo)體材料中形成或者在半導(dǎo)體材料之上形成的絕緣體材料中形成。下部空腔和上部空腔可替代地可以在不同的蝕刻步驟中形成。在實(shí)施例中，濾波器梁以及其它器件的表面貫穿集成過程中可以用薄膜(例如氧化物)涂覆，以避免在排放期間蝕刻硅。
[0019]圖1示出了根據(jù)本發(fā)明各方面的初始結(jié)構(gòu)。具體而言，圖1示出了半導(dǎo)體基板或晶片10。在實(shí)施例中，晶片10可以包括體硅或絕緣體上硅(SOI)的實(shí)現(xiàn)。例如，在SOI晶片實(shí)現(xiàn)中，晶片10包括在絕緣體層12上形成的有源半導(dǎo)體層14(例如，有源硅)。絕緣體層12在晶片10上面形成。絕緣體層12 (在SOI實(shí)現(xiàn)中也稱作BOX)在操作晶片(大塊基板)10上形成。在實(shí)施例中，有源半導(dǎo)體層14可以具有大約0.1到5微米的厚度，并且絕緣體層12可以具有0.1到5微米的厚度；但是其它尺寸也是本發(fā)明預(yù)期的。
[0020]SOI晶片或體實(shí)現(xiàn)的組成材料可以基于所期望的半導(dǎo)體器件的最終應(yīng)用來選擇。例如，絕緣體層12——例如BOX——可以由諸如SiO2的氧化物構(gòu)成。而且，有源半導(dǎo)體層14可以由各種半導(dǎo)體材料構(gòu)成，諸如像S1、SiGe, SiC, SiGeC等。SOI晶片10可以利用本領(lǐng)域技術(shù)人員眾所周知的技術(shù)進(jìn)行制造。例如，SOI晶片10可以通過傳統(tǒng)的過程形成，其中包括但不限于，氧注入(例如，SIM0X)、晶片鍵合等。
[0021]圖2示出了根據(jù)本發(fā)明各方面的附加的處理步驟及其所得到的結(jié)構(gòu)。例如，圖2示出了(在CMOS工藝中與體聲波(BAW)濾波器或體聲波諧振器(BAR)集成的)器件16的形成。在實(shí)施例中，器件16是利用傳統(tǒng)的光刻、蝕刻和沉積過程從有源半導(dǎo)體層14形成的，從而不需要本文進(jìn)一步解釋。在實(shí)施例中，器件16可以是例如在有源硅層14中形成的CMOS、BiCMOS、DRAM、FLASH或無源器件。如本領(lǐng)域已知的，器件16被淺溝槽隔離(STI)結(jié)構(gòu)20隔開，該淺溝槽隔離(STI)結(jié)構(gòu)20通過以下形成:蝕刻有源半導(dǎo)體層14并且在由蝕刻形成的溝槽中沉積諸如像氧化物的絕緣體材料，隨后通過化學(xué)機(jī)械拋光步驟使晶片平面化。
[0022]圖3示出了根據(jù)本發(fā)明各方面的附加的處理步驟和有關(guān)的結(jié)構(gòu)。具體而言，在圖3中，犧牲材料25在有源層14上形成。犧牲材料25可以是例如利用傳統(tǒng)CMOS工藝沉積且圖案化的犧牲硅材料。例如，可以利用氣相沉積來沉積犧牲材料。在更具體的實(shí)施例中，如果硅被用于犧牲材料25，那么可以利用諸如像化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)的CVD(PECVD)、或物理氣相沉積(PVD)的任何傳統(tǒng)沉積過程對其進(jìn)行沉積。在實(shí)施例中，犧牲硅材料25是下部空腔硅。犧牲材料25可以用光致抗蝕劑進(jìn)行圖案化，利用基于SF6的化學(xué)過程進(jìn)行RIE蝕刻，并且在氧等離子體中去除光致抗蝕劑。
[0023]仍然參考圖3，在器件16和STI結(jié)構(gòu)20上方形成包括犧牲材料25的絕緣體層22。在實(shí)施例中，絕緣體層22是利用例如化學(xué)氣相沉積(CVD)過程、PECVD或熱氧化沉積過程沉積的氧化物材料。在實(shí)施例中，絕緣體層22具有大約I微米的厚度；但是其它尺寸也是本發(fā)明預(yù)期的。在一個(gè)示例性實(shí)施例中，如所制造的，硅層14是0.5微米厚，并且絕緣體層22是2微米厚。如本領(lǐng)域已知的，可以利用諸如CMP或反鑲嵌平面化的傳統(tǒng)方法對絕緣體層22進(jìn)行平面化。
[0024]在備選的實(shí)施例中，可以利用傳統(tǒng)CMOS工藝對絕緣體層22進(jìn)行圖案化和蝕刻，并且可以在圖案中沉積犧牲材料25。在該備選實(shí)施例中，然后會在犧牲材料上方形成薄絕緣體層。在實(shí)施例中，該薄絕緣體層會是大約I到2微米的厚度；但是本發(fā)明也預(yù)期使用其它尺寸。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在所有的實(shí)施例中，絕緣體的層22可以留在非晶硅層上。例如，該絕緣體層22會具有大約從0.1至3微米的厚度范圍。
[0025]與器件16的一個(gè)或多個(gè)接觸形成金屬或金屬合金互連27。互連27可以用任何傳統(tǒng)CMOS工藝形成。例如，掩膜可以在絕緣體材料22上形成并且曝光以形成圖案。然后可以執(zhí)行蝕刻過程，以便在絕緣體材料22中為器件16形成圖案(開口)。然后，用諸如像基于鋁的材料的金屬或金屬合金對該圖案(開口)進(jìn)行填充。在實(shí)施例中，互連27可以是鑲嵌的(damascene)變窄的(tapered)柱體接觸或通孔。
[0026]在圖4中，非晶硅29在絕緣體材料22上沉積。在實(shí)施例中，可以利用任何傳統(tǒng)的化學(xué)氣相沉積(CVD)或等離子體氣相沉積(PVD)過程沉積非晶硅29。在實(shí)施例中，可以把非晶硅29沉積到大約I到5微米的深度；但是本發(fā)明也預(yù)期使用其它尺寸。在實(shí)施例中，犧牲材料25和非晶硅29之間的絕緣體材料22可以是大約I到2微米；但是本發(fā)明也預(yù)期使用其它尺寸。
[0027]仍然參考圖4，絕緣體層31在非晶硅29上沉積。金屬層24在絕緣體層22上形成。壓電換能器(PZT)膜26在金屬層24上形成。PZT膜26可以是例如氮化鋁或其它已知的PZT材料。PZT膜26可以用于產(chǎn)生和/或感知聲波。以這種方式，PZT膜26可以用于在CMOS工藝/結(jié)構(gòu)中集成體聲波(BAW)濾波器或體聲波諧振器(BAR)，諸如像由上部空腔和下部空腔(如以下進(jìn)一步描述的)環(huán)繞的濾波器。金屬層28在PZT膜26上形成。
[0028]在實(shí)施例中，金屬層24、28可以是例如任何導(dǎo)體材料，其中導(dǎo)體材料包括例如鈦、氮化鈦、鎢、鑰鋁、鋁-銅以及本領(lǐng)域技術(shù)人員知道的類似類型材料中的一種或多種。在實(shí)施例中，利用傳統(tǒng)的沉積過程沉積金屬層24、28和PZT膜26。在實(shí)施例中，金屬層(例如，導(dǎo)體層)24、28可以采用相同厚度和材料，使得它們對稱。
[0029]如圖4進(jìn)一步示出的，非晶硅29、絕緣體層31、金屬層24、28以及PZT膜126是利用傳統(tǒng)的光刻和蝕刻技術(shù)進(jìn)行圖案化的。例如，抗蝕劑可以在金屬層28上沉積，然后被曝光以形成圖案(開口)。然后，可以通過開口利用諸如像反應(yīng)離子蝕刻過程的傳統(tǒng)蝕刻化學(xué)過程對非晶硅29、絕緣體層31、金屬層24、28以及PZT膜26進(jìn)行蝕刻。在實(shí)施例中，金屬層24、28和PZT膜26將至少保留在非晶硅29 (其將形成本發(fā)明的梁)之上，例如與其對齊，并且在實(shí)施例中，將保留在一個(gè)或多個(gè)器件16之上。然后，可以利用諸如像傳統(tǒng)灰化過程的傳統(tǒng)剝離過程去除抗蝕劑。層24、26、28、29、31的暴露部分可以用可選的氧化物層涂覆。
[0030]聲波器件可以用金屬-壓電膜(PZT)-金屬過程或者用金屬-PZT過程進(jìn)行制造。對于金屬-PZT-金屬的實(shí)施例，聲波在兩個(gè)金屬板之間垂直地激發(fā)(excited)。對于金屬-PZT的實(shí)施例，聲波在金屬中的梳指結(jié)構(gòu)之間橫向地激發(fā)。在圖5a和5b中示出了垂直的(圖5a)和橫向的(圖5b)體聲波濾波器的簡化頂視圖。圖5a示出了圖4中用于垂直聲波濾波器的層24(底部金屬)和層28(頂部金屬)的簡化的頂視布局。圖5b示出了橫向體聲波濾波器結(jié)構(gòu)的簡化頂視圖，其中只有層28用于形成濾波器并且層24可以被省略或者用于其它目的，諸如接地平面。盡管任何一個(gè)實(shí)施例都適于討論的目的，但以下討論將限于金屬-PZT-金屬的實(shí)施例。
[0031]圖6示出了根據(jù)本發(fā)明各方面的附加的處理步驟及有關(guān)的結(jié)構(gòu)。具體而言，圖6示出了例如氧化物的絕緣體材料32的沉積。在實(shí)施例中，絕緣體材料32可以是利用例如高密度等離子體或等離子體增強(qiáng)的高密度等離子體過程、原子層沉積(ALD)、PECVD或液相化學(xué)氣相沉積(CVD)過程沉積的氧化物材料。如圖6中示出的，絕緣體材料32在暴露的層29、31、24、26和28上方沉積。
[0032]可以利用傳統(tǒng)的CMP或反鑲嵌過程對絕緣體材料32進(jìn)行平面化，例如，如在2010年12月21日提交的美國申請序列N0.12/974，854中所示出的，其內(nèi)容在此引入作為參考。圖案或開口 50在絕緣體材料32中，在層29、31、24、26和28的側(cè)邊形成。如本文所描述的，圖案或開口 50是以傳統(tǒng)的方式形成的。圖案或開口 50暴露下面犧牲材料25的一部分。在實(shí)施例中，絕緣體材料32保留在非晶硅梁29、絕緣體層31、金屬層24、28和PZT膜26上并且在器件16上方。甚至更具體地，在實(shí)施例中，絕緣體材料32保留在梁44所有暴露的表面上，從而例如防止?fàn)奚枧cPZT膜26以及梁結(jié)構(gòu)任何暴露的表面進(jìn)行反應(yīng)。在實(shí)施例中，絕緣體材料32防止AlN與用于在濾波器之上形成空腔的犧牲硅材料反應(yīng)。絕緣體材料32還保護(hù)非晶硅梁29以防止其在隨后的硅空腔排放蝕刻過程期間被排放或者去除。在實(shí)施例中，空腔通孔50是大約五(5)微米寬的通孔，其將在隨后的空腔形成處理步驟中把上部空腔連接到下部空腔。
[0033]在圖7中，包括在金屬層28之上，在通孔50中和絕緣體材料32上提供了犧牲材料沉積36。在層36沉積之前會使用諸如100:1清洗(clean) HF把原生氧化物從通孔50底部中的層25的表面去除。下一步，如本領(lǐng)域已知的，對犧牲材料36進(jìn)行圖案化和蝕刻。例如，如果犧牲材料36使用硅，那么會用光致抗蝕劑對犧牲材料36進(jìn)行圖案化，會利用基于SF6的化學(xué)過程對硅進(jìn)行RIE蝕刻，并且會在氧等離子體中去除光致抗蝕劑。在實(shí)施例中，犧牲材料36是犧牲硅材料，可以利用諸如像化學(xué)氣相沉積(CVD)或物理氣相沉積(PVD)的任何傳統(tǒng)沉積過程對其進(jìn)行沉積。在實(shí)施例中，犧牲硅材料36是上部空腔硅。在實(shí)施例中，犧牲硅材料36在開口(空腔)50中沒有氧化空隙或縫隙的情況下沉積。
[0034]氧化空隙是在開口上方形成的硅中的縫隙或者鍵孔或者是夾斷的開口，其中縫隙或者鍵孔的側(cè)邊是用二氧化硅涂覆的，二氧化硅在隨后的硅排放步驟將不會被排放或者去除，并且會在空腔內(nèi)留下殘留物。備選地，如本領(lǐng)域已知的，犧牲材料會在拓?fù)?topography)上方?jīng)]有任何空隙或鍵孔的情況下沉積。諸如鍺(Ge)的其它可以被排放的材料可以代替硅來使用。
[0035]在圖8中，蓋子材料38在犧牲材料36上方形成。在實(shí)施例中，蓋子材料38是二氧化硅并且利用CMP進(jìn)行平面化。金屬或金屬合金互連27a在蓋子材料38和絕緣體材料32中形成，與互連27接觸。在實(shí)施例中，互連27a可以用任何傳統(tǒng)的CMOS工藝形成。例如，掩膜可以在蓋子材料38上形成并且被曝光以形成圖案。然后可以執(zhí)行蝕刻過程，從而在蓋子材料38和絕緣體材料32中形成圖案。然后，用諸如像基于鋁的材料的金屬或金屬合金填充圖案(開口)。備選地，如本領(lǐng)域已知的，用諸如像薄TiN的金屬填充溝槽，隨后是厚鎢和鑲嵌CMP。上布線層27b可以通過本領(lǐng)域已知的傳統(tǒng)金屬沉積和圖案化過程與互連27a接觸地形成。例如，上布線層27b可以例如利用鑲嵌銅或減蝕刻(subtractive_etch)鋁銅來形成。
[0036]如圖8中進(jìn)一步示出的，排放孔40在蓋子材料38中形成，從而暴露犧牲材料36的一部分，例如犧牲硅材料。排放孔40可以在互連27a的溝槽形成期間或之后形成。應(yīng)當(dāng)理解，在蓋子材料38中可以形成多于一個(gè)排放孔40。排放孔40可以利用本領(lǐng)域技術(shù)人員已知的傳統(tǒng)光刻和蝕刻工藝形成。排放孔40的寬度和高度決定硅排放之后夾斷排放孔應(yīng)該沉積的材料量。一般而言，為夾斷排放孔40應(yīng)該沉積的材料量隨著排放孔寬度的減小而減小；并且隨著排放孔縱橫比的增加而減小，其中排放孔的縱橫比是排放孔高到寬的比率。在實(shí)施例中，例如，排放孔40是大約3 μ m聞和I μ m寬；但是其它尺寸也是本發(fā)明預(yù)期的。在實(shí)施例中，排放孔40可以是圓形或者近圓形的，以最小化把排放孔夾斷所需的后續(xù)材料量。
[0037]如圖9所示，排放孔40用來在單個(gè)排放過程中形成上部空腔42a和下部空腔42b。具體而言，排放孔40提供了用于通過排放通孔42c排放(例如，蝕刻)非晶硅梁結(jié)構(gòu)44(例如，層29、22、24、26和28(帶有氧化膜))底下的犧牲硅材料25和犧牲硅材料36的通道。在實(shí)施例中，暴露的硅或上部空腔材料36的原生氧化物被清洗并且利用氫氟酸清洗劑對其進(jìn)行氫鈍化，隨后進(jìn)行硅排放或通過排放孔40利用XeF2蝕刻劑進(jìn)行蝕刻，這將剝離所有暴露的硅材料。氧化物材料32可以用來在排放過程期間保護(hù)梁結(jié)構(gòu)44和其構(gòu)成層(例如，層29、31、22、24、26和28)。在實(shí)施例中，氧化物材料可以是在梁結(jié)構(gòu)44上方大約lOOnm，從而防止硅與氮化鋁PZT膜和/或鑰或其它接觸PZT膜26的材料進(jìn)行反應(yīng)。
[0038]在實(shí)施例中，排放將形成環(huán)繞梁結(jié)構(gòu)44的上部空腔42a和下部空腔42b。上部空腔42a和下部空腔42b可以是大約2 μ m ;但是其它尺寸也是本發(fā)明預(yù)期的。在實(shí)施例中，梁44包括由氧化物材料和其構(gòu)成層31、24、26、28環(huán)繞的非晶硅材料29。在實(shí)施例中，該結(jié)構(gòu)，尤其是暴露的犧牲材料36，可以在排放之前用HF溶液進(jìn)行清洗以去除原生氧化物。普通技術(shù)人員應(yīng)當(dāng)理解，如以上討論的，互連27a可以在形成空腔42a、42b之前或之后通過傳統(tǒng)的光刻、蝕刻以及沉積過程來形成，即，蝕刻穿過層38和32的溝槽并且在其中沉積金屬。
[0039]如圖10所示，排放孔可以用諸如電介質(zhì)或金屬的材料46進(jìn)行密封。這將給上部空腔42a和下部空腔42b提供氣密封。也可以沉積可選的層48來提供氣密封，諸如像500nmPECVD氮化硅膜或其它已知膜的，以便在材料46上方提供氣密封。
[0040]圖10還示出了根據(jù)本發(fā)明各方面的線過程(line process)的后端。具體而言，圖10示出了在上層49中形成的最終通孔52，上層49是在蓋子材料38或可選層48上沉積的。在該實(shí)施例中，上層48可以是絕緣體材料。最終通孔52與上布線層27b對齊并且可以利用任何傳統(tǒng)的光刻和蝕刻過程形成。在實(shí)施例中，如本領(lǐng)域已知的，最終通孔52可以通過在上可選層48和上層來49中蝕刻溝槽來形成。最終通孔52可以提供用于引線鍵合或焊料凸點(diǎn)處理。
[0041]圖11示出了根據(jù)本發(fā)明的與圖10對應(yīng)并沿著其中的線A-A的結(jié)構(gòu)的頂視圖。具體而言，圖11示出了從圖10結(jié)構(gòu)的頂部沿著線A-A的橫截面圖。該頂視圖示出了具有在金屬層上并且具體而言在氧化物材料32上方形成的PZT膜26的梁結(jié)構(gòu)44。在實(shí)施例中，氧化物材料32是在梁結(jié)構(gòu)44上方的，從而防止硅與氮化鋁PZT膜和/或鑰或其它接觸PZT膜26的材料進(jìn)行反應(yīng)。同樣，如該頂視圖所示，下部空腔42b在排放步驟期間在梁結(jié)構(gòu)44之下形成。在實(shí)施例中，為了形成下部空腔42b，在排放期間在下部空腔42b和上部空腔(未示出)之間形成排放通孔42c。
[0042]圖12a示出了根據(jù)本發(fā)明各方面的備選結(jié)構(gòu)的頂視圖，并且圖12b示出了圖12a的結(jié)構(gòu)的側(cè)視圖。在該結(jié)構(gòu)中，空腔50在梁44的側(cè)面并且穿過梁44形成，從而幫助形成下部空腔42b。具體而言，如上所述，通過傳統(tǒng)的蝕刻過程，空腔50可以穿過梁44并且在梁44的側(cè)面形成?？涨?0可以與諸如像涂覆本發(fā)明其它結(jié)構(gòu)的氧化物材料32的絕緣體材料對齊。如本文已經(jīng)描述的，氧化物材料32將防止例如排放期間硅與氮化鋁PZT膜和/或鑰或其它接觸PZT膜26的材料進(jìn)行反應(yīng)。
[0043]在處理流程中，空腔50可以在梁結(jié)構(gòu)44形成之后形成，例如在圖6的形成過程期間形成。例如，通孔或溝槽可以在梁結(jié)構(gòu)中形成，然后用(例如，與圖6中所描述的類似的)氧化物材料填充。然后，空腔50可以在例如圖6的過程期間在氧化物材料中形成。然后，硅材料可以在圖7的過程期間在空腔50(現(xiàn)在與氧化物材料對齊)中沉積，然后將在本文所描述的隨后排放過程期間被排放。
[0044]圖13示出了根據(jù)本發(fā)明各方面的備選結(jié)構(gòu)和處理步驟。在該結(jié)構(gòu)中，非晶硅梁結(jié)構(gòu)44在有源硅層14上形成的薄氧化物層22a上制造。氧化物層22a可以通過諸如像化學(xué)氣相沉積(CVD)過程的任何傳統(tǒng)熱沉積過程形成。在實(shí)施例中，薄氧化物層22a可以具有大約0.1到5微米的厚度；但是其它尺寸也是本發(fā)明預(yù)期的。如上所述，下部空腔42b通過傳統(tǒng)的蝕刻步驟在晶片10中形成。例如，下部空腔42b可以在與形成上部空腔42a的同一蝕刻過程期間形成。同樣，在圖12a和12b所示的實(shí)施例中，下部空腔42b可以通過一個(gè)或多個(gè)通孔、在非晶硅梁44的側(cè)面、穿過非晶硅梁44或其任意組合來形成。同樣，如上所述，非晶硅梁44可以用薄氧化物層涂覆。
[0045]圖14示出了根據(jù)本發(fā)明各方面的用于形成結(jié)構(gòu)的備選處理步驟。在這種備選過程中，結(jié)構(gòu)的底部100和上部200可以單獨(dú)地形成，然后鍵合在一起。一旦底部100和上部200鍵合在一起，在圖9起始的過程可以開始，以便形成上部空腔42a和下部空腔42b。在實(shí)施例中，排放孔40可以在鍵合過程之前或者之后形成。在還有的其它實(shí)施例過程中，上部空腔42a和下部空腔42b可以在鍵合之前形成。在這種備選的結(jié)構(gòu)中，形成下部空腔42b的犧牲材料25可以利用傳統(tǒng)的CMOS工藝進(jìn)行蝕刻。
[0046]圖15-18示出了根據(jù)本發(fā)明的備選結(jié)構(gòu)及各個(gè)處理步驟。具體而言，圖15-18示出了兩個(gè)都具有非晶硅材料29的梁結(jié)構(gòu)44和44b的形成。梁結(jié)構(gòu)44b可以按與梁44相同的方式形成。在圖15和16的實(shí)施例中，在基板10中提供下部空腔42b ;而圖17和18示出了在絕緣體材料22中形成下部空腔42b。在圖15和17中，梁44和44b是在上部空腔42a的不同側(cè)壁上形成的相對的梁結(jié)構(gòu)。在圖16和18中，梁44和44b從上部空腔42a的相同側(cè)延伸。
[0047]圖19是在半導(dǎo)體設(shè)計(jì)、制造和/或測試中使用的設(shè)計(jì)過程的流程圖。圖19示出了例如在半導(dǎo)體IC邏輯設(shè)計(jì)、仿真、測試、布圖和制造中使用的示例性設(shè)計(jì)流程900的方塊圖。設(shè)計(jì)流程900包括用于處理設(shè)計(jì)結(jié)構(gòu)或器件以產(chǎn)生上述以及圖l-5a，5b，6-12a，和12b-18中示出的設(shè)計(jì)結(jié)構(gòu)和/或器件的邏輯上或其他功能上等效表示的過程、機(jī)器和/或機(jī)制。由設(shè)計(jì)流程900處理和/或產(chǎn)生的設(shè)計(jì)結(jié)構(gòu)可以在機(jī)器可讀傳輸或存儲介質(zhì)上被編碼以包括數(shù)據(jù)和/或指令，所述數(shù)據(jù)和/或指令在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或以其他方式處理時(shí)，產(chǎn)生硬件組件、電路、器件或系統(tǒng)的邏輯上、結(jié)構(gòu)上、機(jī)械上或其他功能上的等效表示。機(jī)器包括但不限于用于IC設(shè)計(jì)過程(例如設(shè)計(jì)、制造或仿真電路、組件、器件或系統(tǒng))的任何機(jī)器。例如，機(jī)器可以包括:用于產(chǎn)生掩模的光刻機(jī)、機(jī)器和/或設(shè)備(例如電子束直寫儀)、用于仿真設(shè)計(jì)結(jié)構(gòu)的計(jì)算機(jī)或設(shè)備、用于制造或測試過程的任何裝置，或用于將所述設(shè)計(jì)結(jié)構(gòu)的功能上的等效表示編程到任何介質(zhì)中的任何機(jī)器(例如，用于對可編程門陣列進(jìn)行編程的機(jī)器)。
[0048]設(shè)計(jì)流程900可隨被設(shè)計(jì)的表示類型而不同。例如，用于構(gòu)建專用IC(ASIC)的設(shè)計(jì)流程900可能不同于用于設(shè)計(jì)標(biāo)準(zhǔn)組件的設(shè)計(jì)流程900，或不同于用于將設(shè)計(jì)實(shí)例化到可編程陣列(例如，由Altera? inc.或Xilinx? inc.提供的可編程門陣列(PGA)或現(xiàn)場可編程門陣列(FPGA))中的設(shè)計(jì)流程900。
[0049]圖19示出了多個(gè)此類設(shè)計(jì)結(jié)構(gòu)，其中包括優(yōu)選地由設(shè)計(jì)過程910處理的輸入設(shè)計(jì)結(jié)構(gòu)920。設(shè)計(jì)結(jié)構(gòu)920可以是由設(shè)計(jì)過程910生成和處理以產(chǎn)生硬件器件的邏輯上等效的功能表示的邏輯仿真設(shè)計(jì)結(jié)構(gòu)。設(shè)計(jì)結(jié)構(gòu)920還可以或備選地包括數(shù)據(jù)和/或程序指令，所述數(shù)據(jù)和/或程序指令由設(shè)計(jì)過程910處理時(shí)，生成硬件器件的物理結(jié)構(gòu)的功能表示。無論表示功能和/或結(jié)構(gòu)設(shè)計(jì)特性，均可以使用例如由核心開發(fā)人員/設(shè)計(jì)人員實(shí)施的電子計(jì)算機(jī)輔助設(shè)計(jì)(ECAD)生成設(shè)計(jì)結(jié)構(gòu)920。當(dāng)編碼在機(jī)器可讀數(shù)據(jù)傳輸、門陣列或存儲介質(zhì)上時(shí)，設(shè)計(jì)結(jié)構(gòu)920可以由設(shè)計(jì)過程910內(nèi)的一個(gè)或多個(gè)硬件和/或軟件模塊訪問和處理以仿真或以其他方式在功能上表示例如圖l-5a，5b, 6-12a,和12b_18中示出的那些電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。因此，設(shè)計(jì)結(jié)構(gòu)920可以包括文件或其他數(shù)據(jù)結(jié)構(gòu)，其中包括人類和/或機(jī)器可讀源代碼、編譯結(jié)構(gòu)和計(jì)算機(jī)可執(zhí)行代碼結(jié)構(gòu)，當(dāng)所述文件或其他數(shù)據(jù)結(jié)構(gòu)由設(shè)計(jì)或仿真數(shù)據(jù)處理系統(tǒng)處理時(shí)，在功能上仿真或以其他方式表示電路或其他級別的硬件邏輯設(shè)計(jì)。此類數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL)設(shè)計(jì)實(shí)體或遵循和/或兼容低級HDL設(shè)計(jì)語言(例如Verilog和VHDL)和/或高級設(shè)計(jì)語言(例如C或C++)的其他數(shù)據(jù)結(jié)構(gòu)。[0050]設(shè)計(jì)過程910優(yōu)選地采用和結(jié)合硬件和/或軟件模塊，所述模塊用于合成、轉(zhuǎn)換或以其他方式處理圖l_5a，5b, 6-12a,和12b_18中示出的組件、電路、器件或邏輯結(jié)構(gòu)的設(shè)計(jì)/仿真功能等價(jià)物以生成可以包含設(shè)計(jì)結(jié)構(gòu)(例如設(shè)計(jì)結(jié)構(gòu)920)的網(wǎng)表980。網(wǎng)表980例如可以包括編譯或以其他方式處理的數(shù)據(jù)結(jié)構(gòu)，所述數(shù)據(jù)結(jié)構(gòu)表示描述與集成電路設(shè)計(jì)中的其他元件和電路的連接的線纜、分離組件、邏輯門、控制電路、I/O設(shè)備、模型等的列表。網(wǎng)表980可以使用迭代過程合成，其中網(wǎng)表980被重新合成一次或多次，具體取決于器件的設(shè)計(jì)規(guī)范和參數(shù)。對于在此所述的其他設(shè)計(jì)結(jié)構(gòu)類型，網(wǎng)表980可以記錄在機(jī)器可讀數(shù)據(jù)存儲介質(zhì)上或編程到可編程門陣列中。所述介質(zhì)可以是非易失性存儲介質(zhì)，例如磁或光盤驅(qū)動器、可編程門陣列、壓縮閃存或其他閃存。此外或備選地，所述介質(zhì)可以是可在其上經(jīng)由因特網(wǎng)或其他適合聯(lián)網(wǎng)手段傳輸和中間存儲數(shù)據(jù)分組的系統(tǒng)或高速緩沖存儲器、緩沖器空間或?qū)щ娀蚬鈱?dǎo)器件和材料。
[0051]設(shè)計(jì)過程910可以包括用于處理包括網(wǎng)表980在內(nèi)的各種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。此類數(shù)據(jù)結(jié)構(gòu)類型例如可以駐留在庫元件930內(nèi)并包括一組常用元件、電路和器件，其中包括給定制造技術(shù)(例如，不同的技術(shù)節(jié)點(diǎn)，32納米、45納米、90納米等)的模型、布圖和符號表示。所述數(shù)據(jù)結(jié)構(gòu)類型還可包括設(shè)計(jì)規(guī)范940、特征數(shù)據(jù)950、檢驗(yàn)數(shù)據(jù)960、設(shè)計(jì)規(guī)則970和測試數(shù)據(jù)文件985，它們可以包括輸入測試模式、輸出測試結(jié)果和其他測試信息。設(shè)計(jì)過程910還可例如包括標(biāo)準(zhǔn)機(jī)械設(shè)計(jì)過程，例如用于諸如鑄造、成型和模壓成形等操作的應(yīng)力分析、熱分析、機(jī)械事件仿真、過程仿真。機(jī)械設(shè)計(jì)領(lǐng)域的技術(shù)人員可以在不偏離本發(fā)明的范圍和精神的情況下理解在設(shè)計(jì)過程910中使用的可能機(jī)械設(shè)計(jì)工具和應(yīng)用的范圍。設(shè)計(jì)過程910還可包括用于執(zhí)行諸如定時(shí)分析、檢驗(yàn)、設(shè)計(jì)規(guī)則檢查、放置和路由操作之類的標(biāo)準(zhǔn)電路設(shè)計(jì)過程的模塊。
[0052]設(shè)計(jì)過程910采用和結(jié)合邏輯和物理設(shè)計(jì)工具(例如HDL編譯器)以及仿真建模工具以便與任何其他機(jī)械設(shè)計(jì)或數(shù)據(jù)(如果適用)一起處理設(shè)計(jì)結(jié)構(gòu)920連同示出的部分或全部支持?jǐn)?shù)據(jù)結(jié)構(gòu)，從而生成第二設(shè)計(jì)結(jié)構(gòu)990。設(shè)計(jì)結(jié)構(gòu)990以用于機(jī)械設(shè)備和結(jié)構(gòu)的數(shù)據(jù)交換的數(shù)據(jù)格式(例如以IGES、DXF、Parasol id XT、JT、DRC或任何其他用于存儲或呈現(xiàn)此類機(jī)械設(shè)計(jì)結(jié)構(gòu)的適合格式)駐留在存儲介質(zhì)或可編程門陣列上。類似于設(shè)計(jì)結(jié)構(gòu)920，設(shè)計(jì)結(jié)構(gòu)990優(yōu)選地包括一個(gè)或多個(gè)文件、數(shù)據(jù)結(jié)構(gòu)或其他計(jì)算機(jī)編碼的數(shù)據(jù)或指令，它們駐留在傳輸或數(shù)據(jù)存儲介質(zhì)上，并且由ECAD系統(tǒng)處理時(shí)生成圖l_5a，5b, 6_12a，和12b-18中示出的本發(fā)明的一個(gè)或多個(gè)實(shí)施例的邏輯上或以其他方式在功能上等效的形式。在一個(gè)實(shí)施例中，設(shè)計(jì)結(jié)構(gòu)990可以包括在功能上仿真[圖l_5a，5b, 6_12a，和12b_18中示出的器件的編譯后的可執(zhí)行HDL仿真模型。
[0053]設(shè)計(jì)結(jié)構(gòu)990還可以采用用于集成電路的布圖數(shù)據(jù)交換的數(shù)據(jù)格式和/或符號數(shù)據(jù)格式(例如以GDSII (GDS2)、GLU OASIS、圖文件或任何其他用于存儲此類設(shè)計(jì)數(shù)據(jù)結(jié)構(gòu)的適合格式存儲的信息)。設(shè)計(jì)結(jié)構(gòu)990可以包括信息，例如符號數(shù)據(jù)、圖文件、測試數(shù)據(jù)文件、設(shè)計(jì)內(nèi)容文件、制造數(shù)據(jù)、布圖參數(shù)、線纜、金屬級別、通孔、形狀、用于在整個(gè)生產(chǎn)線中路由的數(shù)據(jù)，以及制造商或其他設(shè)計(jì)人員/開發(fā)人員制造上述以及圖l_5a，5b, 6-12a,和12b-18中示出的器件或結(jié)構(gòu)所需的任何其他數(shù)據(jù)。設(shè)計(jì)結(jié)構(gòu)990然后可以繼續(xù)到階段995，例如，在階段995,設(shè)計(jì)結(jié)構(gòu)990:繼續(xù)到流片(tape-out),被發(fā)布到制造公司、被發(fā)布到掩模室(mask house)、被發(fā)送到其他設(shè)計(jì)室,被發(fā)回給客戶等。[0054]上述方法用于集成電路芯片制造。制造者可以以原始晶片形式(即，作為具有多個(gè)未封裝芯片的單晶片)、作為裸小片或以封裝的形式分發(fā)所得到的集成電路芯片。在后者的情況中，以單芯片封裝(例如，引線固定到母板的塑料載體或其他更高級別的載體)或多芯片封裝(例如，具有一個(gè)或兩個(gè)表面互連或掩埋互連的陶瓷載體)來安裝芯片。在任何情況下，所述芯片然后都作為(a)中間產(chǎn)品(如母板)或(b)最終產(chǎn)品的一部分與其他芯片、分離電路元件和/或其他信號處理裝置集成。最終產(chǎn)品可以是任何包括集成電路芯片的產(chǎn)品，范圍從玩具和其他低端應(yīng)用到具有顯示器、鍵盤或其他輸入設(shè)備及中央處理器的高級計(jì)算機(jī)產(chǎn)品。
[0055]出于示例目的給出了對本發(fā)明的各種實(shí)施例的描述，但所述描述并非旨在是窮舉的或限于所公開的各實(shí)施例。在不偏離所描述的實(shí)施例的范圍和精神的情況下，對于本領(lǐng)域的技術(shù)人員而言，許多修改和變化都將是顯而易見的。在此使用的術(shù)語的選擇是為了最佳地解釋各實(shí)施例的原理、實(shí)際應(yīng)用或?qū)κ袌鲋写嬖诘募夹g(shù)的技術(shù)改進(jìn)，或者使本領(lǐng)域的其他技術(shù)人員能夠理解在此公開的各實(shí)施例。權(quán)利要求中所有方式或步驟加功能元素的對應(yīng)結(jié)構(gòu)、材料、動作及等價(jià)物，如果適用，都是要包括用于結(jié)合具體所述的其它所述元素執(zhí)行所述功能的任何結(jié)構(gòu)、材料或行為。因此，盡管根據(jù)實(shí)施例對本發(fā)明進(jìn)行了描述，但是本發(fā)明技術(shù)人員將認(rèn)識到本發(fā)明可以在所附權(quán)利要求的主旨與范圍中帶修改地進(jìn)行實(shí)踐。
【權(quán)利要求】
1.一種 方法，包括: 形成包括非晶硅材料的至少一個(gè)梁； 在非晶硅梁之上并且與其相鄰提供絕緣體材料； 形成通過絕緣體材料的通孔并且暴露非晶硅梁下面的材料； 在通孔中以及在非晶硅梁之上提供犧牲材料； 在犧牲材料上并且在絕緣體材料上方提供蓋子；及 通過蓋子排放犧牲材料和下面材料，以便分別在非晶硅梁之上形成上部空腔并且在非晶硅梁之下形成下部空腔。
2.如權(quán)利要求1所述的方法，其中: 下面材料是埋在有源半導(dǎo)體層上方形成的絕緣體層中的犧牲硅材料； 犧牲硅材料基本上在非晶硅材料之下； 非晶娃材料在絕緣體層上形成；及 下部空腔是通過把埋在絕緣體層中的犧牲硅材料排放而形成的。
3.如權(quán)利要求1所述的方法，其中: 下面材料是晶片； 通孔延伸到晶片 '及 下部空腔是通過蝕刻到非晶硅梁下的晶片中而形成的。
4.如權(quán)利要求1所述的方法，還包括在非晶硅梁下、在有源硅層中形成一個(gè)或多個(gè)器件。
5.如權(quán)利要求4所述的方法，還包括形成與所述一個(gè)或多個(gè)器件中的至少一個(gè)電連接的體聲波(BAW)濾波器或體聲波諧振器(BAR)。
6.如權(quán)利要求1所述的方法，其中: 形成非晶硅梁包括: 在非晶硅材料上方形成金屬層和壓電材料；及 對非晶硅材料以及金屬層和壓電材料進(jìn)行圖案化；及 形成所述金屬層和壓電材料包括: 在非晶硅梁上的絕緣體層上方沉積第一金屬層； 在第一金屬層上沉積壓電材料；及 在壓電材料上沉積第二金屬層。
7.如權(quán)利要求6所述的方法，其中: 形成下部空腔包括形成通過非晶硅材料、第一金屬層、壓電材料、第二金屬層以及非晶硅材料下方和上方的絕緣體層的至少一個(gè)溝槽，并且排放下面材料；及 絕緣體材料使至少非晶硅材料、第一金屬層、壓電材料、第二金屬層的暴露部分對齊。
8.如權(quán)利要求1所述的方法，其中: 在形成通孔之前利用反掩膜和RIE過程對絕緣體材料圖案化； 在形成通孔之前，絕緣體材料經(jīng)歷具有可選的氧化物沉積過程的化學(xué)機(jī)械拋光(CMP)；及 形成通孔包括蝕刻絕緣體材料，使得該通孔的側(cè)壁和非晶硅梁的暴露部分保持在絕緣體材料中涂覆。
9.如權(quán)利要求1所述的方法，其中排放包括在蓋子中形成排放孔，通過該排放孔利用XeF2蝕刻劑對犧牲材料和下面材料進(jìn)行蝕刻，這將剝離所有暴露的犧牲材料和下面材料，并在上部空腔和下部空腔形成之后塞住該排放孔。
10.如權(quán)利要求9所述的方法，其中絕緣體材料在排放期間保護(hù)非晶硅梁以及其任何構(gòu)成層。
11.如權(quán)利要求1所述的方法，其中上部空腔和下部空腔在單個(gè)排放步驟中形成。
12.如權(quán)利要求1所述的方法，其中形成至少一個(gè)梁是在上部空腔中形成的至少兩個(gè)
13.—種方法,包括: 在SOI基板上方形成非晶硅梁； 在空腔形成期間用絕緣體材料保護(hù)非晶硅梁，其中: 空腔形成包括在非晶硅梁之上形成上部空腔和在非晶硅梁之下形成下部空腔； 上部空腔通過排放在非晶硅梁上方形成的犧牲材料形成；并且 下部空腔通過連接上部空腔和下部空腔的通孔來排放在非晶硅梁之下的下面材料形成。
14.如權(quán)利要求13所述的方法，其中下部空腔在非晶硅梁之下的絕緣體層中形成。
15.如權(quán)利要求14所述的方法，其中在上部空腔和下部空腔的排放期間，絕緣體材料涂覆并保護(hù)非晶硅梁的暴露部分。
16.如權(quán)利要求13所述的方法，其中上部空腔在非晶硅梁之上形成的絕緣體層中形成，并且下部空腔在BOX層和非晶硅梁之下的SOI基板中形成。
17.如權(quán)利要求13所述的方法，還包括: 在SOI基板的有源層中形成一個(gè)或多個(gè)器件，這些器件通過隔離層與非晶硅梁隔開；及 形成與所述一個(gè)或多個(gè)器件中的至少一個(gè)電連接的體聲波(BAW)濾波器或體聲波諧振器(BAR)。
18.如權(quán)利要求13所述的方法，還包括在非晶硅梁和下面基板材料之間形成絕緣體層。
19.如權(quán)利要求18所述的方法，其中: 形成非晶硅梁包括: 在絕緣體層上形成非晶娃材料；及 在非晶硅材料上方形成金屬層和壓電材料；并且 形成金屬層和壓電材料包括: 在非晶硅梁上形成的絕緣體層上方沉積第一金屬層； 在第一金屬層上沉積壓電材料； 在壓電材料上沉積第二金屬層；及 圖案化第一金屬層、壓電材料和第二金屬層。
20.如權(quán)利要求19所述的方法，還包括形成通過非晶硅材料、第一金屬層、壓電材料、第二金屬層和絕緣體層的溝槽，并且絕緣體材料在溝槽內(nèi)以及至少非晶硅材料、第一金屬層、壓電材料和第二金屬層的暴露部分上方形成。
21.如權(quán)利要求13所述的方法，其中絕緣體材料是利用高密度等離子體或等離子體增強(qiáng)的高密度等離子體過程或低壓化學(xué)氣相沉積(CVD)過程沉積的氧化物。
22.—種結(jié)構(gòu),包括: 在絕緣體層上形成的非晶硅梁； 在絕緣體材料一部分的上方、在非晶硅梁之上形成的上部空腔； 在非晶硅梁之下形成的下部空腔； 把上部空腔連接到下部空腔的連接通孔，該連接通孔被絕緣體材料涂覆；及 非晶硅梁上的體聲波(BAW)濾波器或體聲波諧振器(BAR)。
23.一種用于集成電路設(shè)計(jì)、制造或模擬的機(jī)器可讀的設(shè)計(jì)結(jié)構(gòu)，該設(shè)計(jì)結(jié)構(gòu)包括: 在絕緣體層上形成的非晶硅梁； 在絕緣體材料一部分的上方、在非晶硅梁之上形成的上部空腔； 在非晶硅梁之下形成的下部空腔； 把上部空腔連接到下部空腔的連接通孔，該連接通孔被絕緣體材料涂覆；及 非晶硅梁上的體聲波(BAW)濾波器或體聲波諧振器(BAR)。
24.如權(quán)利要求23所述的設(shè)計(jì)結(jié)構(gòu)，其中該設(shè)計(jì)結(jié)構(gòu)包括網(wǎng)表。
25.如權(quán)利要求23所述的設(shè)計(jì)結(jié)構(gòu)，其中該設(shè)計(jì)結(jié)構(gòu)駐留在以下的一個(gè)當(dāng)中: 作為用于集成電路布局?jǐn)?shù)據(jù)交換的數(shù)據(jù)格式駐留在存儲介質(zhì)上；及 駐留在可編程門陣列中。
【文檔編號】H01L21/469GK103930979SQ201280055058
【公開日】2014年7月16日 申請日期:2012年10月3日 優(yōu)先權(quán)日:2011年11月11日
【發(fā)明者】S·E.·魯斯, A·K.·斯坦珀 申請人:國際商業(yè)機(jī)器公司