用于制造光電子半導體芯片的方法和相應的光電子半導體芯片的制作方法
【專利摘要】在方法的至少一個實施形式中，所述方法設(shè)計成用于制造光電子半導體芯片（10），尤其是發(fā)光二極管。該方法至少包括下述步驟：提供硅生長襯底（1）；借助于濺鍍在生長襯底（1）上生成III族氮化物緩沖層（3），和在緩沖層（3）上方生長具有有源層（2a）的III族氮化物半導體層序列（2）。
【專利說明】用于制造光電子半導體芯片的方法和相應的光電子半導體芯片
【技術(shù)領(lǐng)域】
[0001]提出一種用于制造光電子半導體芯片的方法以及一種相應的光電子半導體芯片?！颈尘凹夹g(shù)】
[0002]在參考文獻Dadgar 等著的 Applied Physics Letters, 2002 年 5 月 20 日的第 80卷，第20期中提出一種基于硅的制造發(fā)射藍色的發(fā)光二極管的方法。

【發(fā)明內(nèi)容】

[0003]要實現(xiàn)的目的在于，提出一種用于有效地制造光電子半導體芯片的方法。
[0004]根據(jù)方法的至少一個實施形式，所述方法包括提供生長襯底的步驟。生長襯底優(yōu)選為硅襯底。設(shè)計成用于生長的表面優(yōu)選是硅-111-表面。設(shè)置用于生長的表面尤其能夠是平滑的并且具有最高IOnm的粗糙度。生長襯底的厚度優(yōu)選為至少50 μ m或至少200 μ m。
[0005]根據(jù)方法的至少一個實施形式，所述方法包括在生長襯底上生成III族氮化物緩沖層的步驟。借助于濺鍍來進行緩沖層的生成。因此，不經(jīng)由氣相外延、如金屬有機氣相外延(英文為Metal Organic Chemical Vapor Phase Epitaxy,簡稱為MOPVE)來生成緩沖層。
[0006]根據(jù)方法的至少一個實施形式，在緩沖層上方生長具有有源層的III族氮化物半導體層序列。半導體層序列的有源層設(shè)計成在半導體芯片運行時用于尤其在紫外的或可見的光譜范圍中產(chǎn)生電磁輻射。特別地，所產(chǎn)生的輻射的波長在430nm和680nm之間，其中包括邊界值。有源層優(yōu)選包括一個或多個pn結(jié)或者一個或多個量子阱結(jié)構(gòu)。
[0007]半導體材料優(yōu)選為氮化物化合物半導體材料,如AlnInitmGamN,其中O≤η≤1、O≤m≤I并且n+m≤I。在此，半導體層序列能夠具有摻雜物質(zhì)以及附加的組成成分。然而為了簡單性，僅說明半導體層序列的主要組成成分，即Al、Ga、In以及N，即使這些主要組成成分能夠部分地由少量的其他物質(zhì)取代和/或補充時也如此。
[0008]根據(jù)方法的至少一個實施形式，適用的是:0≤η≤0.2和/或0.35≤m≤0.95和/或0〈l-n m^0.5o η和m的所提到的數(shù)值范圍優(yōu)選適用于半導體層序列的全部子層，其中不包括摻雜物質(zhì)。然而，在此可能的是，半導體層序列具有一個或多個中間層，對于所述中間層而言，不同于n、m的所提到的數(shù)值并且代替于此適用的是:0.75≤η≤I或
0.80 ≤ η ≤ I。
[0009]在方法的至少一個實施形式中，所述方法設(shè)計成用于制造光電子半導體芯片、尤其是發(fā)光二極管。該方法至少包括下述步驟，優(yōu)選地以所給出的順序:
[0010]-提供硅生長襯底；
[0011]-借助于濺鍍在生長襯底上生成III族氮化物緩沖層；和
[0012]-在緩沖層上方生長具有有源層的III族氮化物半導體層序列。
[0013]與MOVPE相比，借助于濺鍍能夠相對低成本地并且以相對高的生長速度生成厚的層。因此，在幾分鐘之內(nèi)能夠沉積例如由AlN構(gòu)成的至Ιμπι厚的層。[0014]此外，其中執(zhí)行濺鍍的設(shè)備能夠不具有鎵。鎵在用于MOVPE的外延設(shè)備中典型地作為雜質(zhì)存在，因為尤其對于在藍色光譜范圍中發(fā)射的發(fā)光二級管需要含鎵的層。但是通過雜質(zhì)鎵能夠結(jié)合硅襯底形成所謂的回熔物?；厝畚锸侵负稚?、由鎵和硅構(gòu)成的相對軟的化合物。通過鎵將硅從生長襯底中析出并且在硅襯底的設(shè)置用于生長的表面上造成花狀部(Aufbliihungen)和孔。這能夠?qū)е螺^差的生長結(jié)果。
[0015]此外，通過借助于濺鍍來生成緩沖層能夠縮短和/或簡化后續(xù)的MOVPE工藝。尤其可能的是，放棄直接位于襯底上的成核層并且將緩沖層直接地施加到生長襯底上。
[0016]此外，可能的是，通過濺鍍緩沖層來減少鋁在用于生成半導體層序列的MOVPE工藝中的應用。由于MOVPE工藝中的高的溫度，典型地使用石墨架作為襯底架。石墨架可能在MOVPE中由具有鋁和/或鎵的薄的白色的層覆蓋，由此石墨架的加熱性能和熱放射性能發(fā)生改變。通過在氣相外延反應器之外借助于濺鍍來生成緩沖層，顯著地減少由鋁覆蓋石墨架并且能夠更加簡單地設(shè)定MOVPE工藝的參數(shù)。
[0017]根據(jù)方法的至少一個實施形式，多層地沉積緩沖層。例如，通過薄的鋁層形成緩沖層的最靠近生長襯底的第一子層。所述鋁層的厚度例如位于一個、兩個或三個原子單層中。優(yōu)選地，所述鋁層不具有或基本上不具有氮，使得生長襯底在生長面上不會直接地與氮接觸。
[0018]根據(jù)方法的至少一個實施形式，緩沖層具有由AlN構(gòu)成的第二子層，所述第二子層與跟隨于其的、由AlN構(gòu)成的第三子層相比更慢地沉積。第二子層和第三子層優(yōu)選直接地彼此跟隨并且更優(yōu)選直接地跟隨于第一子層。特別地，緩沖層由三個這種子層構(gòu)成。
[0019]根據(jù)方法的至少一個實施形式，在濺鍍緩沖層時添加氧。氧占尤其基于氮化鋁的緩沖層的重量份額優(yōu)選為至少0.1%、或至少0.2%、或至少0.5%。此外，氧占緩沖層的重量份額優(yōu)選為最高10%或最高5%或最高1.5%。將氧引入到緩沖層中也在參考文獻DE10034263B4中說明，其公開內(nèi)容通過參考并入本文。
[0020]根據(jù)方法的至少一個實施形式，緩沖層中的氧份額沿遠離生長襯底的方向單調(diào)地或嚴格單調(diào)地下降。特別地，在厚度在IOnm和30nm之間的薄層中，其中包括邊界值，直接地在硅生長襯底上存在最高的氧濃度。在遠離生長襯底的方向上，氧份額能夠階梯狀地或線性地下降。
[0021]根據(jù)方法的至少一個實施形式,生長具有至少IOnm或至少30nm或至少50nm的厚
度的緩沖層。
[0022]替選地或附加地，緩沖層的厚度為最高IOOOnm或最高200nm或最高150nm。特別地，緩沖層的厚度為大約lOOnm。
[0023]根據(jù)方法的至少一個實施形式，將夾層直接地施加到緩沖層上。夾層的施加借助于濺鍍或借助于如MOVPE的氣相外延來進行。夾層優(yōu)選基于AlGaN。
[0024]根據(jù)方法的至少一個實施形式，夾層生長為，使得鋁含量沿遠離生長襯底的方向單調(diào)地或嚴格單調(diào)地下降，即例如階梯狀地或線性地下降。
[0025]根據(jù)方法的至少一個實施形式，生長具有多個層片的夾層。在夾層的各個層片中，鋁含量優(yōu)選是恒定的或近似恒定的。各個層片優(yōu)選具有在20nm和IOOnm之間的、尤其大約為50nm的厚度，其中包括邊界值。夾層尤其包括兩個層和六個層之間，尤其為四個層，其中包括邊界值。夾層的總厚度例如在50nm和500nm之間或者在IOOnm和300nm之間、優(yōu)選為大約200nm，其中包括邊界值。
[0026]根據(jù)方法的至少一個實施形式，尤其將生長層直接地生長到夾層上。生長層優(yōu)選是摻雜的或也是未摻雜的GaN層。生長層的厚度優(yōu)選位于50nm和300nm之間，其中包括邊界值。生長層優(yōu)選通過濺鍍或通過MOVPE來生成。
[0027]根據(jù)方法的至少一個實施形式，尤其將掩膜層直接地施加到生長層上。掩膜層例如由氮化硅、氧化硅、氮氧化硅或由氮化硼或氧化鎂來形成。掩膜層的厚度優(yōu)選為最高2nm或最高Inm或者最高0.5nm。特別地，生成厚度平均為一個或兩個單層的掩膜層。掩膜層能夠通過濺鍍或通過MOVPE來生成。
[0028]根據(jù)方法的至少一個實施形式，將掩膜層以至少20%或至少50%或至少55%的覆蓋度施加到位于其下的層上。優(yōu)選地，覆蓋度為最高90%或最高80%或最高70%。換言之，那么，在俯視圖中觀察，生長襯底和/或生長層以所提到的份額由掩膜層的材料遮蓋。因此，生長層局部地空出。
[0029]根據(jù)方法的至少一個實施形式，尤其直接地在局部空出的生長層上以及掩膜層上生長聚結(jié)層。聚結(jié)層優(yōu)選基于未摻雜的或基本上未摻雜的GaN。聚結(jié)層在局部空出的生長層上并且因此在掩膜層的開口中生長。聚結(jié)層從掩膜層中的所述開口起共生成一體的、相對低缺陷的層。
[0030]根據(jù)方法的至少一個實施形式，生長具有至少300nm或至少400nm的厚度的聚結(jié)層。替選地或附加地，厚度為最高3μπι或最高1.2μπι。
[0031]根據(jù)方法的至少一個實施形式，在聚結(jié)層上尤其直接物理接觸地生長中間層。中間層優(yōu)選是具有在75%和100%之間的鋁含量的AlGaN層或者AlN層，其中包括邊界值。中間層的厚度優(yōu)選位于5nm和50nm之間、尤其位于IOnn和20nm之間,其中包括邊界值。中間層能夠是摻雜的。
[0032]根據(jù)方法的至少一個實施形式，生長多個中間層，其中中間層能夠分別在制造公差的范圍內(nèi)相同地構(gòu)成。在兩個相鄰的中間層之間優(yōu)選存在各一個能夠是摻雜的或未摻雜的GaN層。此外，GaN層優(yōu)選與兩個相鄰的中間層直接接觸。此外，GaN層的厚度優(yōu)選為至少20nm或至少50nm或至少500nm,并且替選地或附加地能夠為最高IOOOnm或最高2000nm或最高3000nm。
[0033]根據(jù)方法的至少一個實施形式，在中間層上或在中間層中的距生長襯底最遠的一個上生長具有有源層的半導體層序列。半導體層序列優(yōu)選與中間層直接接觸并且基于AlInGaN或InGaN。半導體層序列的鄰接于中間層的層優(yōu)選是η型摻雜的。η型摻雜例如借助硅和/或鍺來進行。
[0034]根據(jù)方法的至少一個實施形式，在濺鍍緩沖層和/或生長層和/或掩膜層時存在550°C和900°C之間的溫度，其中包括邊界值。此外，濺鍍時的壓強尤其位于10_3mbar和單倍的10_2mbar之間，其中包括邊界值。
[0035]根據(jù)方法的至少一個實施形式，在濺鍍緩沖層或還有其他的通過濺鍍生成的層時的生長速度為至少0.03nm/s和/或最高0.5nm/s。派鍍優(yōu)選在具有IS氣和氮氣的氣氛下執(zhí)行。氬氣與氮氣的比例優(yōu)選為1:2，其中存在最高15%或最高10%的公差。
[0036]根據(jù)方法的至少一個實施形式，在半導體層序列的與生長襯底相對置的一側(cè)上安置載體襯底。隨后，例如借助于激光剝離技術(shù)或通過刻蝕來移除生長襯底。在半導體層序列和載體襯底之間能夠存在另外的層，尤其是鏡層、電接觸層和/或連接介質(zhì)層如焊料。
[0037]根據(jù)方法的至少一個實施形式，在濺鍍沉積設(shè)備中生成緩沖層并且半導體層序列在與所述濺鍍沉積設(shè)備不同的氣相外延反應器中生長。尤其優(yōu)選的是，濺鍍沉積設(shè)備不具有嫁和/或不具有石墨。
[0038]此外，提出一種光電子半導體芯片。光電子半導體芯片能夠借助如在上述實施形式中的一個或多個中提出的方法來制造。因此，方法的特征對于光電子半導體芯片也是公開的并且反之亦然。
[0039]在光電子半導體芯片的至少一個實施形式中，所述光電子半導體芯片具有帶有設(shè)置用于產(chǎn)生輻射的有源層的半導體層序列。半導體層序列還包括至少一個η型摻雜的層和至少一個P型摻雜的層，其中這些摻雜的層優(yōu)選直接地鄰接于有源層。半導體層序列基于AlInGaN 或 InGaN。
[0040]半導體芯片在半導體層序列的P側(cè)包括載體襯底。在半導體層序列的η型摻雜的層的背離載體襯底的一側(cè)上存在中間層，所述中間層基于AlGaN，并且所述中間層具有高的鋁含量，并且所述中間層以在5nm和50nm之間的厚度生長，其中包括邊界值。能夠形成多個中間層，在所述中間層之間存在氮化鎵層。
[0041 ] 在中間層的或中間層中的一個的背離載體襯底的一側(cè)上存在由摻雜的或未摻雜的GaN構(gòu)成的、厚度在300nm和1.5 μ m之間的聚結(jié)層，其中包括邊界值。此外，半導體芯片設(shè)有粗糙部，所述粗糙部從聚結(jié)層起伸展至半導體層序列的η型摻雜的層上或伸展到其中。半導體層序列的輻射出射面部分地通過聚結(jié)層形成。中間層或中間層中的至少一個通過粗糙部局部地空出。
【專利附圖】

【附圖說明】
[0042]下面，參考附圖根據(jù)實施例詳細闡明在此描述的方法以及在此描述的半導體芯片。在此，相同的附圖標記說明各個附圖中的相同的元件。然而，在此不示出合乎比例的關(guān)系，更確切地說，為了更好的理解，能夠夸張大地示出個別元件。
[0043]附圖示出:
[0044]圖1示出用于制造在此描述的光電子半導體芯片的在此描述的方法的實施例的不意圖，和
[0045]圖2至5示出在此描述的光電子半導體芯片的實施例的示意剖面圖。
【具體實施方式】
[0046]在圖1中示意地圖解示出用于制造光電子半導體芯片10的方法。根據(jù)圖1Α，在濺鍍沉積設(shè)備A中提供硅生長襯底I。在根據(jù)圖1B的方法步驟中，在濺鍍沉積設(shè)備A中，將緩沖層3濺鍍到生長襯底I上。緩沖層3是優(yōu)選設(shè)有氧的AlN層。
[0047]在濺鍍緩沖層3時的溫度優(yōu)選為大約760V。濺鍍沉積設(shè)備A中的壓強尤其為大約5Χ 10_2mbar，其中存在氬氣-氮氣氣氛。在濺鍍緩沖層3時的沉積速度為大約0.15nm/
S。濺鍍功率優(yōu)選位于0.5kW和1.5kW之間，尤其為大約0.5kW，其中包括邊界值。緩沖層3以大約IOOnm的厚度生成。濺鍍沉積設(shè)備A不具有鎵。
[0048]在根據(jù)圖1C的方法步驟中，將生長襯底I連同緩沖層3從濺鍍沉積設(shè)備A移入到MOVPE反應器B中。生長襯底I位于襯底架b處，所述襯底架優(yōu)選由石墨構(gòu)成。通過在濺鍍沉積設(shè)備A中、而不是在MOVPE反應器B中生成AlN緩沖層3，能夠防止或大幅減少襯底架b被具有鋁和/或鎵的反射性的層包覆。
[0049]為了生長具有設(shè)置用于產(chǎn)生輻射的有源層的半導體層序列2，生長襯底I連同緩沖層3保留在MOVPE反應器B中。因此，半導體層序列被外延地施加到濺鍍的緩沖層3上。
[0050]因為含鎵的半導體層序列2的生長與緩沖層3的生成以空間分離的方式進行，所以能夠防止在濺鍍沉積設(shè)備A中存在鎵雜質(zhì)。由此，可能的是，鎵不會與硅生長襯底I或與所述硅生長襯底的生長面直接地接觸。由此，能夠防止所謂的回熔。
[0051]該方法優(yōu)選在晶片復合物中進行。如分割成各個半導體芯片10或者生成附加的功能層的另外的方法步驟為了簡化的視圖而沒有在圖1中示出。
[0052]在圖2中示意地圖解示出光電子半導體芯片10的實施例。在硅生長襯底I上存在濺鍍的緩沖層3。除氧之外或替選于氧，緩沖層3也能夠具有銦和/或硅。
[0053]夾層4直接地跟隨緩沖層3。夾層4優(yōu)選具有在圖2中沒有繪出的多個層片。例如，層片分別具有大約50nm的厚度并且顯示出在遠離生長襯底I的方向上減小的鋁含量，其中各個層片中的鋁含量能夠為大約95%、60%、30%以及15%，尤其具有最高百分之十或最高百分之五的公差。
[0054]夾層4直接被由摻雜的或未摻雜的GaN構(gòu)成的生長層8跟隨。生長層8的厚度優(yōu)選為大約200nm。如果生長層是摻雜的，那么摻雜物質(zhì)濃度優(yōu)選最高為半導體層序列2的η型摻雜的層2b的摻雜物質(zhì)濃度的二分之一。
[0055]掩膜層6在遠離生長襯底I的方向上直接跟隨生長層8。掩膜層6優(yōu)選覆蓋生長層8至大約60%或至大約70%。生長層8由少量單層氮化硅形成。
[0056]在掩膜層6的開口中，由摻雜的或未摻雜的GaN構(gòu)成的聚結(jié)層7在生長層8上生長。在遠離生長襯底I的方向上，聚結(jié)層共生成連續(xù)的層。聚結(jié)層7尤其比2 μ m或1.5 μ m更薄。聚結(jié)層7的厚度優(yōu)選位于0.5μπι和Ι.Ομπι之間，其中包括邊界值。
[0057]中間層9直接跟隨聚結(jié)層7。優(yōu)選地，中間層9是具有高的鋁含量的AlGaN層或AlN層并且具有大約15nm或大約20nm的厚度。
[0058]也可能的是，中間層9具有多個子層。例如，由AlGaN構(gòu)成的第一子層跟隨聚結(jié)層7并且由具有更高的Al含量的AlGaN構(gòu)成的第二子層跟隨第一子層之后。跟隨優(yōu)選表示沿著生長方向并且能夠表示:彼此跟隨的層接觸。
[0059]半導體層序列2的η型摻雜的層2b跟隨于中間層9，所述η型摻雜的層鄰接于有源層2a。在有源層2a的背離生長襯底I的一側(cè)上存在至少一個P型摻雜的層2c。半導體層序列2的層2a、2b、2c優(yōu)選基于InGaN。η型摻雜的層2b的摻雜物質(zhì)濃度優(yōu)選位于5 X IO18/ccm和IX 102°/ccm之間或I X 1019/ccm和6X 1019/ccm之間，其中包括邊界值。η型摻雜的層2b的摻雜優(yōu)選借助鍺和/或硅來進行。P型摻雜的層2c優(yōu)選用鎂摻雜。
[0060]η型摻雜的層2b的厚度D例如在1.0 μ m和4 μ m之間、尤其在1.5“!11和2.54 111之間，其中包括邊界值。在η型摻雜的層2b的最靠近中間層9的區(qū)域中，摻雜物質(zhì)濃度可選地降低并且在該區(qū)域中例如在5X IO1Vccm和I X 1019/ccm之間、尤其大約lX1018/ccm，其中包括邊界值，其中所述區(qū)域優(yōu)選具有在IOOnm和500nm之間的厚度，其中包括邊界值。該區(qū)域在附圖中沒有繪出。[0061]在根據(jù)圖3的半導體芯片10的實施例中，生長襯底I以及緩沖層3和夾層4被移除，如這也可能結(jié)合圖2。在半導體層序列2的P側(cè)上安置第一接觸層12a。經(jīng)由第一接觸層12a,將半導體層序列2與載體襯底11連接。載體襯底11的厚度優(yōu)選位于50μηι和Imm之間，其中包括邊界值。
[0062]在半導體層序列2的背離載體襯底11的一側(cè)上生成粗糙部13。粗糙部13伸展至半導體層序列2的η型摻雜的層2b處或伸展至其中。因此，通過粗糙部局部地空出η型摻雜的層2b以及中間層9。尤其優(yōu)選地，掩膜層6通過粗糙部13完全地移除。
[0063]可選的是，在背離載體襯底的一側(cè)上安置另外的接觸層12b，經(jīng)由所述另外的接觸層能夠電接觸半導體芯片10并且對其通電，例如借助于接合線通電。如鏡層或連接介質(zhì)層的另外的可選的層在圖3中沒有繪出。
[0064]半導體芯片10的另一個實施例在圖4中示出。如接觸層或鏡層的層為了簡化的視圖而在圖4中沒有圖解示出。根據(jù)圖4的半導體芯片10具有兩個中間層9，在這兩個中間層之間存在GaN層5。
[0065]粗糙部13穿過兩個中間層5伸展至η型摻雜的層2b中。不同于所示出的可能的是，中間層9中的一個沒有被粗糙部觸及。此外，可能的是，最靠近有源層2a的中間層9構(gòu)成為用于生成粗糙部13的刻蝕阻擋層。不同于在圖4中所示出的，也能夠存在多于兩個中間層9，這些中間層分別彼此相同或彼此不同地構(gòu)造。
[0066]在圖5中示出半導體芯片10的另一個實施例。半導體層序列2經(jīng)由例如是焊料的連接介質(zhì)18固定在載體襯底11上。半導體層序列2的朝向載體襯底11的一側(cè)經(jīng)由第一電連接層14并且經(jīng)由載體襯底11電接觸。
[0067]此外，半導體層序列2的背離載體襯底11的一側(cè)經(jīng)由第二電連接層16接觸。從載體襯底11起觀察，第二連接層16穿過有源層2a并且被橫向地引導到半導體層序列2旁邊。例如，第二連接層16能夠橫向地在半導體層序列2旁邊與沒有繪出的接合線連接。
[0068]粗糙部13沒有伸展至第二連接層16處。此外，連接層16、14通過例如由氧化硅或氮化硅構(gòu)成的分隔層15而彼此電絕緣。在圖5中沒有繪出中間層以及聚結(jié)層。因此，半導體芯片10能夠與在參考文獻US2010/0171135中說明的相似地構(gòu)成，其公開內(nèi)容通過參考并入本文。
[0069]本發(fā)明不由于根據(jù)實施例進行的描述而限制于此。更確切地說，本發(fā)明包括每個新的特征以及特征的任意的組合，這尤其是包含在權(quán)利要求中的特征的任意的組合，即使這些特征或這些組合本身沒有明確地在權(quán)利要求或?qū)嵤├姓f明也如此。
[0070]本申請要求德國專利申請102011114670.2的優(yōu)先權(quán)，其公開內(nèi)容通過參考并入本文。
【權(quán)利要求】
1.一種用于制造光電子半導體芯片(10)的方法，具有下述步驟: _提供娃生長襯底(I)； -借助于濺鍍在所述生長襯底(I)上生成III族氮化物緩沖層(3);以及 -在所述緩沖層(3)上方生長具有有源層(2a)的III族氮化物半導體層序列(2)。
2.根據(jù)上一項權(quán)利要求所述的方法，其中所述緩沖層(3)基于AlN并且直接地施加到所述生長襯底(I)上。
3.根據(jù)上一項權(quán)利要求所述的方法，其中對所述緩沖層(3)添加氧，其中氧的重量份額位于0.1%和10%之間，其中包括邊界值。
4.根據(jù)上一項權(quán)利要求所述的方法，其中所述緩沖層(3)中的氧份額沿遠離所述生長襯底(I)的方向單調(diào)地下降。
5.根據(jù)上述權(quán)利要求中的任一項所述的方法，其中所述緩沖層(3)具有在IOnm和1000nm之間的厚度，尤其具有在50nm和200nm之間的厚度，其中包括邊界值。
6.根據(jù)上述權(quán)利要求中的任一項所述的方法，其中借助于濺鍍或者借助于氣相外延直接在所述緩沖層(3)上施加夾層(4)，其中所述夾層(4)基于AlGaN，并且在所述夾層(4)中，Al含量沿遠離所述生長襯底(I)的方向單調(diào)地下降。
7.根據(jù)上一項權(quán)利要求所述的方法，其中將下述層直接彼此相繼地并且以所說明的順序制備到所述夾層(4)上: -生長層(8)，所述生長層基于GaN并且借助于濺鍍或氣相外延來生成； -掩膜層(6)，所述掩膜層基于SiN，其中所述掩膜層以在50%和90%之間的覆蓋度來覆蓋所述生長層(8)，其中包括邊界值，并且所述掩膜層(6)借助于濺鍍或氣相外延來生成； -聚結(jié)層(7)，所述聚結(jié)層基于GaN并且借助氣相外延來生長； -由AlGaN和/或 由AlN構(gòu)成的一個或多個中間層(8)，其中在多個中間層(9)的情況下，在兩個相鄰的中間層(9)之間借助氣相外延來各生長一個GaN層(6);以及 -所述半導體層序列(2a，2b，2c)，所述半導體層序列基于AlInGaN并且借助氣相外延來生長。
8.根據(jù)上述權(quán)利要求中的任一項所述的方法，其中在550°C和900°C之間的溫度下并且在lX10_3mbar和I X 10_2mbar之間的壓強下執(zhí)行所述濺鍍，其中包括邊界值。
9.根據(jù)上述權(quán)利要求中的任一項所述的方法，其中將所述濺鍍時的生長速率設(shè)定在0.03nm/s和0.5nm/s之間，其中包括邊界值，其中所述濺鍍在具有Ar和具有N2的氣氛下執(zhí)行，并且Ar與N2的比例為1:2，具有最高15%的公差。
10.根據(jù)上述權(quán)利要求中的任一項所述的方法，其中將載體襯底 (11)安置到所述半導體層序列(2 )的背離所述生長襯底(I)的一側(cè)上并且隨后將所述生長襯底(I)移除。
11.根據(jù)上述權(quán)利要求中的任一項所述的方法，其中在濺鍍沉積設(shè)備(A)中生成所述緩沖層(3)，并且在與所述濺鍍沉積設(shè)備不同的氣相外延反應器(B)中生長所述半導體層序列⑵， 其中所述濺鍍沉積設(shè)備(A)不具有鎵。
12.一種光電子半導體芯片(10)，所述光電子半導體芯片具有半導體層序列(2)，所述半導體層序列具有設(shè)置用于產(chǎn)生輻射的有源層(2a)和至少一個η型摻雜的層(2b)，其中-所述η型摻雜的層(2b)鄰接于所述有源層(2a)； -所述半導體層序列(2)基于AlInGaN ； -在所述η型摻雜的層(2b)的背離載體襯底(11)的一側(cè)上生長有由AlGaN構(gòu)成的、厚度在5nm和50nm之間的至少一個中間層(9),其中包括邊界值； -在所述中間層(9)的或所述中間層(9)中的一個的背離所述載體襯底(11)的一側(cè)上生長有由摻雜的或未摻雜的GaN構(gòu)成的、厚度在300nm和1.2 μ m之間的聚結(jié)層(7)，其中包括邊界值； -粗糙部(13)從所述聚結(jié)層(7)起伸展至所述η型摻雜的層(2b)處或伸展到所述η型摻雜的層(2b)中； -所述半導體層堆(2)的輻射出射面部分地通過所述聚結(jié)層(7)形成，并且 -所述中間層(9)局部地空出。
13.根據(jù)上一 項權(quán)利要求所述的光電子半導體芯片(10)，所述光電子半導體芯片借助根據(jù)上述權(quán)利要求1至11中的任一項所述的方法來制造。
【文檔編號】H01L33/22GK103843160SQ201280048166
【公開日】2014年6月4日 申請日期:2012年8月28日 優(yōu)先權(quán)日:2011年9月30日
【發(fā)明者】約阿希姆·赫特功, 卡爾·恩格爾, 貝特霍爾德·哈恩, 安德烈亞斯·魏瑪, 彼得·施陶斯 申請人:歐司朗光電半導體有限公司