采用用于邊緣終端元件的凹處的邊緣終端結(jié)構(gòu)的制作方法
【專利摘要】一種邊緣終端結(jié)構(gòu)的元件（諸如多個(gè)同心保護(hù)環(huán)）是漂移層中的有效摻雜區(qū)域。為了增大這些摻雜區(qū)域的深度，單獨(dú)凹處可以被形成其中將形成所述邊緣終端結(jié)構(gòu)的元件的漂移層的表面中。一旦所述凹處被形成在所述漂移層中，在所述凹處附近和底部處的這些區(qū)域被摻雜以形成相應(yīng)的邊緣終端元件。
【專利說明】采用用于邊緣終端元件的凹處的邊緣終端結(jié)構(gòu)
[0001]對相關(guān)申請的交叉引用
本申請與同此同時(shí)提交的題為“SCHOTTKY DIODE”的美國實(shí)用新型專利申請?zhí)朹相
關(guān)；并且與同此同時(shí)提交的題為“SCHOTTKY DIODE EMPLOYING RECESSES FOR ELEMENTS OF
JUNCTION BARRIER ARRAY”的美國實(shí)用新型專利申請?zhí)朹相關(guān)，其公開通過引用以其全
部被結(jié)合于此。
【技術(shù)領(lǐng)域】
[0002]本公開涉及半導(dǎo)體設(shè)備。
【背景技術(shù)】
[0003]肖特基二極管利用金屬-半導(dǎo)體結(jié)，其提供肖特基勢壘并且被創(chuàng)建在金屬層和摻雜的半導(dǎo)體層之間。對于具有N型半導(dǎo)體層的肖特基二極管，金屬層充當(dāng)正極，并且N型半導(dǎo)體層充當(dāng)負(fù)極。通常，肖特基二極管通過容易地在正向偏置方向上通過電流和在反向偏置方向上阻斷電流而像傳統(tǒng)P-η 二極管一樣起作用。在金屬-半導(dǎo)體結(jié)處所提供的肖特基勢壘提供優(yōu)于p-n 二極管的兩個(gè)獨(dú)特優(yōu)點(diǎn)。首先，所述肖特基勢壘與較低勢壘高度相關(guān)聯(lián)，所述較低勢壘高度與較低正向電壓降相互關(guān)聯(lián)。因而，需要較小的正向電壓來導(dǎo)通設(shè)備以及允許電流在正向偏置方向上流動(dòng)。其次，所述肖特基勢壘通常具有比可比的P-n 二極管更小的電容。所述更低電容轉(zhuǎn)化成比P-n 二極管更高的開關(guān)速度。肖特基二極管是多數(shù)載流子設(shè)備并且不顯出導(dǎo)致開關(guān)損耗的少數(shù)載流子行為。
[0004]不幸地，肖特基二極管傳統(tǒng)上一直遭受相對低的反向偏置額定電壓和高反向偏置漏電流。近年來，北卡羅萊納、達(dá)勒姆的Cree公司已經(jīng)引入一系列由碳化硅襯底和外延層所形成的肖特基二極管。這些設(shè)備已經(jīng)并且繼續(xù)通過增大反向偏置額定電壓、降低反向偏置漏電流和增大正向偏置電流操控來推進(jìn)本領(lǐng)域的發(fā)展?fàn)顩r。然而，仍然有進(jìn)一步改進(jìn)肖特基設(shè)備性能以及減少這些設(shè)備的成本的需要。

【發(fā)明內(nèi)容】

[0005]本公開一般地涉及采用基本上與活性區(qū)域相鄰的邊緣終端結(jié)構(gòu)的半導(dǎo)體設(shè)備，諸如肖特基二極管、絕緣柵雙極晶體管、柵極關(guān)斷晶體管等等。所述半導(dǎo)體設(shè)備具有襯底和在所述襯底之上所提供的漂移層。所述漂移層包括活性區(qū)域。在肖特基二極管示例中，肖特基層被提供在所述漂移層的一部分之上以形成活性區(qū)域。
[0006]所述漂移層具有與所述活性區(qū)域相關(guān)聯(lián)的第一表面并且提供邊緣終端區(qū)域。所述邊緣終端區(qū)域基本上與所述活性區(qū)域橫向相鄰，并且在某些實(shí)施例中可以完全或基本上圍繞所述活性區(qū)域。所述漂移層摻雜有第一電導(dǎo)率類型的摻雜材料，并且所述邊緣終端區(qū)域可以包括從所述第一表面延伸到所述漂移層中的邊緣終端凹處。所述邊緣終端結(jié)構(gòu)的元件可以被形成在所述邊緣終端凹處的底面中。
[0007]所述邊緣終端結(jié)構(gòu)的元件(諸如多個(gè)同心保護(hù)環(huán))是漂移層中的有效摻雜區(qū)域。為了增大這些摻雜區(qū)域的深度，單獨(dú)凹處可以被形成其中將形成所述邊緣終端結(jié)構(gòu)的元件的漂移層的表面中。一旦所述凹處被形成在所述漂移層中，在所述凹處附近和底部處的這些區(qū)域被摻雜以形成相應(yīng)的邊緣終端元件。
[0008]還在其它實(shí)施例中，在正好在所述肖特基層和臺面保護(hù)環(huán)下方的漂移層中可以提供結(jié)勢壘陣列，所述臺面保護(hù)環(huán)可以被提供在所有或一部分活性區(qū)域附近的漂移層中。如同邊緣終端元件一樣，所述臺面保護(hù)環(huán)和結(jié)勢壘陣列的元件通常是漂移層中的摻雜區(qū)域。為了增大這些摻雜區(qū)域的深度，單獨(dú)凹處可以被形成在其中將形成所述臺面保護(hù)環(huán)和結(jié)勢壘陣列的元件的漂移層的表面中。一旦凹處被形成在所述漂移層中，在所述凹處附近和底部處的這些區(qū)域被摻雜以形成所述臺面保護(hù)環(huán)和結(jié)勢壘陣列的相應(yīng)元件。
[0009]用于肖特基層的金屬和用于漂移層的半導(dǎo)體材料可以被選擇以在所述漂移層和所述肖特基層之間提供低勢壘高度的肖特基結(jié)。在一個(gè)實(shí)施例中，所述肖特基層由鉭(Ta)形成并且所述漂移層由碳化硅形成。因而，所述肖特基結(jié)的勢壘高度可以小于0.9電子伏特。其它材料也適合于形成所述肖特基層和所述漂移層。
[0010]在另一個(gè)實(shí)施例中，由于包括漂移層和肖特基層的上部外延結(jié)構(gòu)被形成在襯底的頂面上，所以所述襯底是相對厚的。在所有或至少一部分上部外延結(jié)構(gòu)被形成之后，襯底的底部被移除以有效地使所述襯底“變薄”。因而，作為結(jié)果的肖特基二極管具有變薄的襯底，其中在所述變薄襯底的底部上可以形成負(fù)極接觸。在所述肖特基層之上形成正極接觸。
【專利附圖】

【附圖說明】
[0011]被結(jié)合在本說明書中并且形成本說明書的一部分的附圖，并且與用來解釋本公開的原理的描述一起說明本公開的若干方面。
[0012]圖1是根據(jù)本公開的一個(gè)實(shí)施例的肖特基二極管的橫截面視圖。
[0013]圖2是根據(jù)本公開的一個(gè)實(shí)施例的沒有肖特基層和正極接觸的肖特基二極管的頂視圖。
[0014]圖3是根據(jù)本公開的第二實(shí)施例的沒有肖特基層和正極接觸的肖特基二極管的頂視圖。
[0015]圖4是根據(jù)本公開的第三實(shí)施例的沒有肖特基層和正極接觸的肖特基二極管的頂視圖。
[0016]圖5是根據(jù)本公開的第四實(shí)施例的沒有肖特基層和正極接觸的肖特基二極管的頂視圖。
[0017]圖6是根據(jù)本公開的一個(gè)實(shí)施例的具有均勻JB陣列的肖特基二極管的部分橫截面視圖。
[0018]圖7是根據(jù)本公開的另一個(gè)實(shí)施例的具有非均勻JB陣列的肖特基二極管的部分橫截面視圖。
[0019]圖8是根據(jù)本公開的一個(gè)實(shí)施例的為了 JB元件、保護(hù)環(huán)和臺面保護(hù)環(huán)中的每一個(gè)而在漂移層中采用凹處的肖特基二級管的部分橫截面視圖。
[0020]圖9是根據(jù)本公開的另一個(gè)實(shí)施例的為了 JB元件、保護(hù)環(huán)和臺面保護(hù)環(huán)中的每一個(gè)而在漂移層中采用凹處的肖特基二級管的部分橫截面視圖。
[0021]圖10直至25說明用于制造根據(jù)在圖1中所說明的實(shí)施例的肖特基二極管的選擇處理步驟。
【具體實(shí)施方式】
[0022]以下所闡明的實(shí)施例表示使得本領(lǐng)域技術(shù)人員能夠?qū)嵭斜竟_的必要信息并且說明實(shí)行本公開的最佳方式。在鑒于附圖來閱讀以下描述時(shí)，本領(lǐng)域技術(shù)人員將理解本公開的概念并且將認(rèn)識到?jīng)]有在此處特別提出的這些概念的應(yīng)用。應(yīng)當(dāng)被理解的是，這些概念和應(yīng)用落在本公開和所附權(quán)利要求的范圍內(nèi)。
[0023]將被理解的是，當(dāng)諸如層、區(qū)域或襯底的元件被稱作“在另一個(gè)元件上”或延伸“到另一個(gè)元件上”時(shí)，其可以是直接在所述另一個(gè)元件上或直接延伸到所述另一個(gè)元件上或也可以存在中間元件。相反地，當(dāng)元件被稱作“直接在另一個(gè)元件上”或“直接延伸到另一個(gè)元件上”時(shí)，不存在中間元件。也將被理解的是，當(dāng)元件被稱作被“連接”或“耦合”到另一個(gè)元件時(shí)，其可以被直接連接或耦合到所述另一個(gè)元件或可以存在中間元件。相反地，當(dāng)元件被稱作被“直接連接”或“直接耦合”到另一個(gè)元件時(shí)，不存在中間元件。
[0024]在此處可以使用諸如“下方”或“上方”或“上部”或“下部”或“水平”或“豎直”之類的相對術(shù)語，用以描述如在圖中所說明的一個(gè)元件、層或區(qū)域與另一個(gè)元件、層或區(qū)域的關(guān)系。將被理解的是，這些術(shù)語和以上所討論的那些術(shù)語意圖包括除在圖中所描繪的定向之外的不同的設(shè)備定向。
[0025]最初，與圖1相關(guān)聯(lián)地提供示范性肖特基二極管10的總體結(jié)構(gòu)的概觀。接著所述結(jié)構(gòu)概觀的是肖特基二極管10的各種結(jié)構(gòu)和功能方面的細(xì)節(jié)以及用于制備圖1的肖特基二極管10的示范性過程。特別地，此處所描述的實(shí)施例將各種半導(dǎo)體層或其中的元件參考為摻雜有N型或P型摻雜材料。摻雜有N型或P型材料指示所述層或元件分別具有N型或P型電導(dǎo)率。N型材料具有帶負(fù)電荷的電子的多數(shù)平衡濃度，并且P型材料具有帶正電荷的空穴的多數(shù)平衡濃度。用于各種層或元件的摻雜濃度可以被定義為是輕、正?；蛑?fù)诫s。這些術(shù)語是相對術(shù)語，其意圖將用于一個(gè)層或元件的摻雜濃度與另一個(gè)層或元件聯(lián)系起來。
[0026]此外，以下描述集中討論在肖特基二極管中所使用的N型襯底和漂移層；然而，此處所提供的概念同等地適用于具有P型襯底和漂移層的肖特基二極管。因而，用于所公開的實(shí)施例中的各層或元件的摻雜電荷可以被倒置以創(chuàng)建具有P型襯底和漂移層的肖特基二極管。此外，可以使用任何可用技術(shù)而由一個(gè)或多個(gè)外延層形成此處所描述的任何層，并且在不一定偏離本公開的概念的情況下，可以在此處所描述的那些層之間增加未被描述的附加層。
[0027]如所說明的，肖特基二極管10被形成在襯底12上并且具有居于邊緣終端區(qū)域16內(nèi)的活性區(qū)域14，所述邊緣終端區(qū)域16可以但不需要完全或基本上圍繞所述活性區(qū)域14。沿著襯底12的底側(cè)，負(fù)極接觸18被形成并且可以在活性區(qū)域14和邊緣終端區(qū)域16這兩者下方延伸。在襯底12和負(fù)極接觸18之間可以提供負(fù)極歐姆層12，用以促進(jìn)在其之間的低阻抗耦合。漂移層22沿襯底12的頂側(cè)延伸。所述漂移層22、負(fù)極接觸18和負(fù)極歐姆層20可以沿所述活性區(qū)域14和所述邊緣終端區(qū)域16這兩者延伸。
[0028]在活性區(qū)域14中，肖特基層24居于漂移層22的頂面之上，并且正極接觸26居于肖特基層24之上。如所描繪的，可以在肖特基層24和正極接觸26之間提供勢壘層28，用以防止來自肖特基層24和正極接觸26中之一的材料擴(kuò)散到另一個(gè)中。特別地，活性區(qū)域14基本上對應(yīng)于其中肖特基二極管10的肖特基層24居于漂移層22之上的區(qū)域。只為了說明，假定襯底12和漂移層22是碳化硅(SiC)。此外在以下討論用于這些和其它層的其它材料。
[0029]在所說明的實(shí)施例中，襯底12被重?fù)诫s并且漂移層22被相對輕摻雜有N型材料。漂移層22可以被基本上均勻地?fù)诫s或以梯度方式摻雜。例如，漂移層22的摻雜濃度可以從在襯底12近旁是相對更重?fù)诫s過渡到在鄰近肖特基層24的漂移層22的頂面近旁是更輕摻雜。此外在以下提供摻雜細(xì)節(jié)。
[0030]在肖特基層24之下，沿漂移層22的頂面提供多個(gè)結(jié)勢壘(JB)元件30。摻雜在具有P型材料的漂移層22中的選擇區(qū)域形成這些JB元件30。因而，每個(gè)JB元件30從漂移層22的頂面延伸到漂移層22中。JB元件30 —起形成JB陣列。JB元件30可以采取各種形狀，如在圖2直至5中所說明的。如在圖2中所說明的，每個(gè)JB元件30是基本上跨活性區(qū)域14而延伸的單一、長的細(xì)長條，其中JB陣列是多個(gè)平行JB元件30。在圖3中，每個(gè)JB元件30是短的細(xì)長短劃線(dash)，其中所述JB陣列具有多個(gè)短劃線的平行排(row)短劃線，所述多個(gè)短劃線被線性排成一直線以跨所述活性區(qū)域14而延伸。在圖4中，JB元件30包括多個(gè)細(xì)長條(30 ')和多個(gè)島(30 ")。如此外在以下所描述的，所述細(xì)長條和所述島可以具有基本上相同或基本上不同的摻雜濃度。在圖5中，JB元件30包括較小圓形島的陣列，其中利用較小圓形島的陣列將多個(gè)較大矩形島均勻地分散開。JB元件30和由其所形成的最終JB陣列的其它形狀和配置將由本領(lǐng)域技術(shù)人員在閱讀此處所提供的公開之后意識到。
[0031]繼續(xù)參考與圖2直至5相關(guān)聯(lián)的圖1，邊緣終端區(qū)域16包括在漂移層22的頂面中所形成的并且基本上圍繞活性區(qū)域14的凹槽。該凹槽被稱作邊緣終端凹處32。所述邊緣終端凹處32的存在提供臺面，所述臺面由漂移層22中的邊緣終端凹處32圍繞。在選擇的實(shí)施例中，在邊緣終端凹處32的表面和臺面的底面之間的距離在大約0.2和0.5微米之間并且可能是大約0.3微米。
[0032]在居于邊緣終端凹處32的底面下方的一部分漂移層22中形成至少一個(gè)凹井(recess well) 34。通過利用P型材料來輕摻雜居于邊緣終端凹處32的底面下方的一部分漂移層22來形成所述凹井34。因而，所述凹井34是在漂移層22內(nèi)的輕摻雜P型區(qū)域。沿著邊緣終端凹處32的底面和在凹井34內(nèi)，形成多個(gè)同心保護(hù)環(huán)36。通過利用P型摻雜材料來重?fù)诫s凹井34的對應(yīng)部分來形成所述保護(hù)環(huán)36。在選擇的實(shí)施例中，所述保護(hù)環(huán)與彼此間隔開并且從邊緣終端凹處32的底面延伸到凹井34中。
[0033]除了居于邊緣終端凹處32中的保護(hù)環(huán)36之外，可以在由邊緣終端凹處32所形成的臺面的外圍周圍提供臺面保護(hù)環(huán)38。通過利用P型材料重?fù)诫s所述臺面的頂面的外部來形成所述臺面保護(hù)環(huán)38，使得所述臺面保護(hù)環(huán)38在活性區(qū)域14的外圍附近形成并且延伸到所述臺面中。雖然在圖2直至5中被說明為基本上是矩形的，所述邊緣終端凹處32、保護(hù)環(huán)36和臺面保護(hù)環(huán)38可以是任何形狀的并且將通常對應(yīng)于活性區(qū)域14的外圍的形狀，其在所說明的實(shí)施例中是矩形。這三個(gè)元件中的每一個(gè)可以在活性區(qū)域14附近提供連續(xù)或間斷(即虛線、有點(diǎn)線等等)的環(huán)路。
[0034]在第一實(shí)施例中，圖6提供活性區(qū)域14的一部分的放大視圖并且被用于幫助識別在肖特基二極管10的操作期間起作用的各種p-n結(jié)。對于該實(shí)施例，假定JB元件是細(xì)長條(如在圖2中所說明的)。在存在JB元件30的情況下，在活性區(qū)域14附近有至少兩種類型的結(jié)。第一個(gè)被稱作肖特基結(jié)J1，并且是在肖特基層24和漂移層22的頂面的不具有JB元件30的那些部分之間的任何金屬-半導(dǎo)體(m-s)結(jié)。換句話說，肖特基結(jié)Jl是在肖特基層24和漂移層的頂面的在兩個(gè)相鄰JB元件30或JB元件30和臺面保護(hù)環(huán)38 (未示出)之間的那些部分之間的結(jié)。第二個(gè)被稱作JB結(jié)J2，并且是在JB元件30和漂移層22之間的任何p-n結(jié)。
[0035]由于肖特基二極管10被正向偏置，所以肖特基結(jié)Jl在JB結(jié)J2導(dǎo)通之前導(dǎo)通。在低正向電壓處，肖特基二極管10中的電流輸送由在肖特基結(jié)Jl兩端所注入的多數(shù)載流子(電子)支配。因而，肖特基二極管10像傳統(tǒng)肖特基二極管一樣起作用。在該配置中，有很少的或沒有少數(shù)載流子注入，并且因而沒有少數(shù)電荷。結(jié)果，肖特基二極管10能夠在正常操作電壓處有快速開關(guān)速度。
[0036]當(dāng)肖特基二極管10被反向偏置時(shí)，相鄰于JB結(jié)J2而形成的耗盡區(qū)域擴(kuò)展，用以阻斷通過肖特基二極管10的反向電流。結(jié)果，所擴(kuò)展的耗盡區(qū)域發(fā)揮作用，用以既保護(hù)肖特基結(jié)J1，又限制肖特基二極管10中的反向漏電流。在JB元件30的情況下，肖特基二極
管10像PIN 二極管一樣工作。
[0037]在另一個(gè)實(shí)施例中，圖7提供活性區(qū)域14的一部分的放大視圖并且被用于幫助識別在肖特基二極管10的操作期間起作用的各種p-n結(jié)。對于該實(shí)施例，假定有兩種類型的JB元件30:成條的較低摻雜JB元件30 ’和島狀的較高摻雜JB元件30 "(如在圖4中所說明的)。再次，肖特基結(jié)Jl是在肖特基層24和在漂移層的頂面的在兩個(gè)相鄰JB元件30或JB元件30和臺面保護(hù)環(huán)38 (未示出)之間的那些部分之間的任何金屬-半導(dǎo)體結(jié)。初級JB結(jié)J2是在條JB元件30 ’和漂移層22之間的任何p-n結(jié)。二級JB結(jié)J3是在島JB元件30 "和漂移層22之間的任何p-n結(jié)。在該實(shí)施例中，假定條JB元件30 '以相同于或低于島JB元件30 "的濃度摻雜有P型材料。
[0038]肖特基二極管10的活性區(qū)域14的由較低摻雜JB元件30’和較高摻雜JB元件30 "所占據(jù)的表面面積與活性區(qū)域14的總表面面積的比可以影響肖特基二極管10的反向漏電流和正向電壓降這兩者。例如，如果由較低和較高摻雜JB元件30'、30 "所占據(jù)的面積相對于活性區(qū)域14的總面積被增大，則反向漏電流可以被減小，但是肖特基二極管10的正向電壓降可能增大。因而，對活性區(qū)域14的由較低和較高摻雜JB元件30 '和30 "所占據(jù)的表面面積的比的選擇可以帶來在反向漏電流和正向電壓降之間的權(quán)衡。在一些實(shí)施例中，活性區(qū)域14的由較低和較高摻雜JB元件30 '、30 "所占據(jù)的表面面積與活性區(qū)域14的總表面面積的比可以在大約2%和40%之間。
[0039]由于肖特基二極管10被正向偏置超過第一閾，肖特基結(jié)Jl在初級JB結(jié)J2和次級JB結(jié)J3之前導(dǎo)通，并且所述肖特基二極管10在低正向偏置電壓處顯出傳統(tǒng)肖特基二極管行為。在低正向偏置電壓處，肖特基二極管10的操作由多數(shù)載流子在肖特基結(jié)Jl兩端的注入所支配。由于在正常操作條件下缺乏少數(shù)載流子注入，肖特基二極管10可以具有非?？斓拈_關(guān)能力，其通常是肖特基二極管的特性。
[0040]如所指示的，對于肖特基結(jié)Jl的導(dǎo)通電壓低于對于初級和次級JB結(jié)J2、J3的導(dǎo)通電壓。所述較低和較高摻雜JB元件30 '、30 "可以被設(shè)計(jì)使得如果正向偏置電壓繼續(xù)增大超過第二閾，則二級JB結(jié)J3將開始導(dǎo)電。如果正向偏置電壓增大超過第二閾，諸如在通過肖特基二極管10的電流浪涌的情況下，則二級JB結(jié)J3將開始導(dǎo)電。一旦二級JB結(jié)J3開始導(dǎo)電，則肖特基二極管10的操作由少數(shù)載流子在二級結(jié)J3兩端的注入和重組所支配。在這種情況下，肖特基二極管10的導(dǎo)通電阻可以減小，其對于給定電流級又可以減小由肖特基二極管10所耗散的功率量，并且可以幫助防止熱逸散。
[0041]在反向偏置條件下，由初級和次級JB結(jié)J2和J3所形成的耗盡區(qū)域可以擴(kuò)展以阻斷通過肖特基二極管10的反向電流，因而保護(hù)肖特基結(jié)Jl并且限制在肖特基二極管10中的反向漏電流。再次，當(dāng)被反向偏置時(shí)，肖特基二極管10可以基本上像PIN 二極管一樣發(fā)揮作用。
[0042]特別地，根據(jù)本發(fā)明的一些實(shí)施例的肖特基二極管10的電壓阻斷能力由較低摻雜JB元件30丨的厚度和摻雜所確定。當(dāng)充分大的反向電壓被施加到肖特基二極管10時(shí)，較低摻雜JB元件30'中的耗盡區(qū)域?qū)⒋┩ǖ脚c漂移層22相關(guān)聯(lián)的耗盡區(qū)域。結(jié)果，大的反向電流被準(zhǔn)許流經(jīng)肖特基二極管10。由于較低摻雜JB元件30丨跨活性區(qū)域14而被分布，該反向擊穿可以被均勻地分布和控制，使得其不損壞肖特基二極管10。基本上，肖特基二極管10的擊穿被定位于較低摻雜JB元件30 ’的穿通，所述穿通導(dǎo)致跨活性區(qū)域14而被均勻分布的擊穿電流。結(jié)果，肖特基二極管10的擊穿特性可以被控制，使得大的反向電流可以在不損壞或破壞肖特基二極管10的情況下被耗散。在一些實(shí)施例中，較低摻雜JB元件30丨的摻雜可以被選擇，使得穿通電壓稍小于另外可以由肖特基二極管10的邊緣終端所支持的最大反向電壓。
[0043]在圖1中所示出的邊緣終端區(qū)域16的設(shè)計(jì)此外增強(qiáng)肖特基二極管10的正向和反向電流和電壓特性這兩者。特別地，尤其當(dāng)反向電壓增大時(shí)，電場傾向于在肖特基層24的外圍附近構(gòu)建。當(dāng)電場增大時(shí)，反向漏電流增大，反向擊穿電壓減小，并且當(dāng)超過擊穿電壓時(shí)控制雪崩電流的能力被減小。這些特性中的每一個(gè)與提供具有低反向漏電流、高反向擊穿電壓和被控制的雪崩電流的肖特基二極管10的需要背道而馳。
[0044]幸運(yùn)地，在肖特基層24或活性區(qū)域14周圍提供保護(hù)環(huán)36通常傾向于減小電場在肖特基層24外圍附近的積聚(buildup)。在選擇的實(shí)施例中，諸如在圖1中所示出的，在居于邊緣終端凹處32的底部處的摻雜凹井34中提供保護(hù)環(huán)36已經(jīng)被證明比僅僅在漂移層22的頂面中和在提供JB元件30的相同平面中提供保護(hù)環(huán)36多得多地減小這些電場的積聚。使用臺面保護(hù)環(huán)38甚至提供進(jìn)一步的滅磁(field suppression)。雖然沒有特別說明，臺面保護(hù)環(huán)38可以包裹于在漂移層22中所形成的臺面的邊緣之上并且延伸到邊緣終端凹處32中。在這樣的實(shí)施例中，所述臺面保護(hù)環(huán)38可以或可以不與另一個(gè)保護(hù)環(huán)36組合，其通常與彼此間隔開。
[0045]因此，邊緣終端區(qū)域16和JB元件30的設(shè)計(jì)在確定肖特基二極管10的正向和反向電流和電壓特性中起重要作用。如以下進(jìn)一步詳細(xì)描述的，使用離子植入來形成JB元件30、保護(hù)環(huán)36、臺面保護(hù)環(huán)38和凹井34，其中適當(dāng)摻雜材料的離子被植入到漂移層22的暴露頂面中。申請者已經(jīng)發(fā)現(xiàn)，使用更深的摻雜區(qū)域來形成所述JB元件30、保護(hù)環(huán)36、臺面保護(hù)環(huán)38和甚至凹井34已經(jīng)被證明在肖特基層24附近提供極好的電場抑制以及甚至進(jìn)一步被改進(jìn)的電流和電壓特性。不幸地，當(dāng)漂移層22由某種程度上抗離子植入的材料、諸如SiC形成時(shí)，創(chuàng)建以相對均勻和經(jīng)控制的方式被摻雜的相對深的摻雜區(qū)域是有挑戰(zhàn)性的。
[0046]參考圖8，根據(jù)可替換實(shí)施例說明了肖特基二極管10的漂移層22和肖特基層24。如所說明的，在被蝕刻到漂移層22的頂面中的對應(yīng)凹處附近的漂移層22中形成JB元件30、保護(hù)環(huán)36和臺面保護(hù)環(huán)38中的每個(gè)。在活性區(qū)域14中，多個(gè)JB元件凹處40和臺面保護(hù)環(huán)38被蝕刻到漂移層22中。在邊緣終端區(qū)域16中，邊緣終端凹處32被蝕刻在漂移層22中，并且然后，保護(hù)環(huán)凹處42在邊緣終端凹處32的底面中被蝕刻到漂移層22中。如果期望，可以通過選擇性摻雜邊緣終端凹處32來形成凹井34。一旦形成JB元件凹處40、保護(hù)環(huán)凹處42、臺面保護(hù)環(huán)凹處44和邊緣終端凹處32，沿所述凹處的側(cè)部以及在所述凹處底部處的區(qū)域被選擇性地?fù)诫s以形成杯或溝(trough)狀的JB元件30、保護(hù)環(huán)36和臺面保護(hù)環(huán)38。通過將凹處蝕刻到漂移層22中，可以往漂移層22中更深地形成相應(yīng)的JB元件30、保護(hù)環(huán)36和臺面保護(hù)環(huán)38。如所注意到的，這對于SiC設(shè)備是特別有益的。各種JB元件凹處40、保護(hù)環(huán)凹處42和臺面保護(hù)環(huán)凹處44的深度和寬度可以是相同或不同的。當(dāng)描述特定凹處的寬度時(shí)，所述寬度指的是具有寬度、長度和深度的凹處的較窄橫向尺寸。在一個(gè)實(shí)施例中，任何凹處的深度至少是0.1微米，并且任何凹處的寬度至少是0.5微米。在另一個(gè)實(shí)施例中，凹處的深度至少是1.0微米，并且任何凹處的寬度至少是3.0微米。
[0047]參考圖9，另一個(gè)實(shí)施例被提供，其采用JB元件凹處40、保護(hù)環(huán)凹處42和臺面保護(hù)環(huán)凹處44。然而，在該實(shí)施例中，沒有邊緣終端凹處32、臺面保護(hù)環(huán)凹處44或臺面保護(hù)環(huán)38。代替地，在與JB元件凹處40相同的平面上形成保護(hù)環(huán)凹處42，并且沿這些凹處的側(cè)部和在這些凹處的底部處形成JB元件30和保護(hù)環(huán)36。在圖7和8的實(shí)施例的任一個(gè)中，凹井34是可選的。
[0048]雖然以上實(shí)施例的目的在于肖特基二極管10，但邊緣終端區(qū)域16的所有預(yù)期結(jié)構(gòu)和設(shè)計(jì)，包括凹井34、保護(hù)環(huán)36和保護(hù)環(huán)凹處42的結(jié)構(gòu)和設(shè)計(jì)，同等地適用于在活性區(qū)域外圍附近遭受不利場效應(yīng)的其它半導(dǎo)體設(shè)備?？梢允芤嬗谶吘壗K端區(qū)域16的預(yù)期結(jié)構(gòu)和設(shè)計(jì)的示范性設(shè)備包括所有類型的場效應(yīng)晶體管(FET)、絕緣柵雙極晶體管(IGBT)和柵極關(guān)斷晶閘管(GT0)。
[0049]影響肖特基二極管10的正向和反向電流和電壓特性這兩者的另一個(gè)特性是與肖特基結(jié)(圖6和7)相關(guān)聯(lián)的勢壘高度，所述肖特基結(jié)Jl再次是在金屬肖特基層24和半導(dǎo)體漂移層22之間的金屬-半導(dǎo)體結(jié)。當(dāng)諸如肖特基層24的金屬層與諸如漂移層22的半導(dǎo)體層極鄰近時(shí)，在所述兩個(gè)層之間產(chǎn)生本地電勢魚(native potential barrier)。與肖特基結(jié)JI相關(guān)聯(lián)的勢壘高度對應(yīng)于本地電勢壘。由于不存在外部電壓的施加,該本地電勢壘防止大多數(shù)電荷載體(電子或空穴)從一層移動(dòng)到另一層。當(dāng)施加外部電壓時(shí)，從半導(dǎo)體層的角度，本地電勢壘將有效地增大或減小。特別地，當(dāng)施加外部電壓時(shí)，從金屬層的角度，電勢壘將不改變。
[0050]當(dāng)具有N型漂移層22的肖特基二極管10被正向偏置時(shí)，在肖特基層24處施加正電壓有效地減小本地電勢壘并且使電子從半導(dǎo)體流動(dòng)跨越金屬-半導(dǎo)體結(jié)。本地電勢壘的大小并且因而勢壘高度對用以克服本地電勢壘并且使電子從半導(dǎo)體層向金屬層流動(dòng)所必要的電壓量產(chǎn)生影響。事實(shí)上，當(dāng)肖特基二極管被正向偏置時(shí)，電勢壘被減小。當(dāng)肖特基二極管10被反向偏置時(shí)，電勢壘被大大增大并且發(fā)揮作用以阻斷電子流動(dòng)。
[0051]被用以形成肖特基層24的材料很大程度地決定與肖特基結(jié)Jl相關(guān)聯(lián)的勢壘高度。在許多應(yīng)用中，優(yōu)選低勢壘高度。較低勢壘高度允許以下各項(xiàng)中之一。首先，具有較小活性區(qū)域14的較低勢壘高度設(shè)備可以被改進(jìn)以具有與具有較大活性區(qū)域14和較高勢壘高度的設(shè)備相同的額定正向?qū)ê筒僮麟娏骱碗妷?。換句話說，具有較小活性區(qū)域14的較低勢壘高度設(shè)備可以在給定電流處與具有較高勢壘高度和較大活性區(qū)域14的設(shè)備支持相同的正向電壓。可替換地，當(dāng)這兩個(gè)設(shè)備具有相同尺寸的活性區(qū)域14時(shí)，當(dāng)與較高勢壘高度設(shè)備操控相同或相似的電流時(shí)，較低勢壘高度設(shè)備可以具有較低正向?qū)ê筒僮麟妷骸］^低勢壘高度也降低設(shè)備的正向偏置導(dǎo)通電阻，其幫助使得設(shè)備更高效并且生成較少熱，所述熱對于設(shè)備可能是破壞性的。與采用SiC漂移層22的肖特基應(yīng)用中的低勢壘高度相關(guān)聯(lián)的示范性金屬(包括合金)包括但不限于鉭(Ta)、鈦(Ti)、鉻(Cr)和鋁(Al)，其中鉭與該組的最低勢壘高度相關(guān)聯(lián)。所述金屬被定義為低勢壘高度電纜(cable)金屬。雖然勢壘高度是用于肖特基層24的材料、用于漂移層22的材料、并且可能地漂移層22中的摻雜程度的函數(shù)，但利用某些實(shí)施例可以實(shí)現(xiàn)的示范性勢壘高度小于1.2電子伏特(eV)、小于1.leV、小于1.0eV、小于0.9eV并且小于大約0.8eV。
[0052]現(xiàn)在轉(zhuǎn)到圖10-24，提供了用于制造諸如在圖1中所說明的那個(gè)之類的肖特基二極管10的示范性過程。在該示例中，假定JB元件30是細(xì)長條，如在圖2中所說明的。貫穿所述過程的描述，概述了示范性材料、摻雜類型、摻雜級、結(jié)構(gòu)尺寸和所選擇的可替換方案。這些方面僅僅是說明性的，并且此處所公開的概念和隨后的權(quán)利要求不被限制于這些方面。
[0053]如在圖10中所示出的，所述過程通過提供N摻雜、單晶、4H SiC襯底12而開始。襯底12可以具有各種晶體多型，諸如2H、4H、6H、3C等等。所述襯底也可以由諸如氮化鎵(GaN)、砷化鎵(GaAs)、硅(Si)、鍺(Ge)、SiGe等等的其它材料系統(tǒng)形成。N摻雜的SiC襯底12的電阻率在一個(gè)實(shí)施例中在大約10毫歐-厘米和30毫歐-厘米之間。初始襯底12可以具有在大約200微米和500微米之間的厚度。
[0054]漂移層22可以在襯底12之上逐漸形成并且在原處被摻雜，其中漂移層22在其逐漸形成時(shí)被摻雜有N型摻雜材料，如在圖11中所示出的。特別地，在形成漂移層22之前，可以在襯底12上形成一個(gè)或多個(gè)緩沖層(未示出)。所述緩沖層可以被用作成核層并且相對重地?fù)诫s有N型摻雜材料。所述緩沖層在某些實(shí)施例中可以在從0.5至5微米的范圍內(nèi)變化。
[0055]漂移層22可以貫穿地被相對均勻地?fù)诫s或可以貫穿其全部或一部分而采用梯度摻雜。對于均勻摻雜的漂移層22，摻雜濃度在一個(gè)實(shí)施例中可以在大約2 X IO15CnT3和I X IO16CnT3之間。在梯度摻雜的情況下，摻雜濃度在襯底12近旁的漂移層22的底部處最高并且在肖特基層24近旁的漂移層22的頂部處最低。所述摻雜濃度通常以逐步或連續(xù)方式從在漂移層22的底部處或底部近旁的點(diǎn)至在其頂部處或頂部近旁的點(diǎn)減小。在采用梯度摻雜的一個(gè)實(shí)施例中，漂移層22的較低部分可以以大約I X IO15CnT3的濃度被摻雜并且漂移層22的較高部分可以以大約5 X IO16CnT3的濃度被摻雜。在采用梯度摻雜的另一個(gè)實(shí)施例中，漂移層22的較低部分可以以大約5X IO15CnT3的濃度被摻雜并且漂移層22的較高部分可以以大約I X IO16CnT3的濃度被摻雜。
[0056]在選擇的實(shí)施例中，取決于所期望的反向擊穿電壓，漂移層22可以在四和十微米厚之間。在一個(gè)實(shí)施例中，漂移層22是大約每100伏特的所期望反向擊穿電壓一微米厚。例如，具有600伏特的反向擊穿電壓的肖特基二極管10可以有具有大約六微米的厚度的漂移層22。[0057]—旦漂移層22被形成，則頂面被蝕刻以創(chuàng)建邊緣終端凹處32，如在圖12中所示出的?；谒谕脑O(shè)備特性，邊緣終端凹處32將在深度和寬度上變化。在具有600V的反向擊穿電壓和可以操控持續(xù)的50A正向電流的肖特基二極管10的一個(gè)實(shí)施例中，邊緣終端凹處32具有在大約0.2和0.5微米之間的深度和在大約10和120之間的寬度，其將最終取決于在所述設(shè)備中采用了多少保護(hù)環(huán)36。
[0058]其次，通過利用P型材料選擇性地植入居于邊緣終端凹處32的底部處的一部分漂移層22來形成凹井34，如在圖13中所示出的。例如，具有600伏特的反向擊穿電壓并且能夠操控持續(xù)的50A正向電流的肖特基二極管10可以具有以在大約5 X IO16CnT3和2 X IO17CnT3之間的濃度被輕摻雜的凹井34。凹井34可以是在大約0.1和0.5微米深之間并且具有基本上對應(yīng)于邊緣終端凹處32的寬度的寬度。
[0059]一旦凹井34被形成，則通過利用P型材料選擇性地植入漂移層22的頂面的對應(yīng)部分(包括邊緣終端凹處32的底面)來形成JB元件30、臺面保護(hù)環(huán)38和保護(hù)環(huán)36，如在圖14中所示出的。JB元件30、臺面保護(hù)環(huán)38和保護(hù)環(huán)36是相對重?fù)诫s的并且可以使用相同離子植入過程而被同時(shí)形成。在一個(gè)實(shí)施例中，具有600伏特的反向擊穿電壓和能夠操控持續(xù)的50A正向電流的肖特基二極管10可以具有都以在大約5 X IO17CnT3和5 X IO19CnT3之間的濃度被摻雜的JB元件30、臺面保護(hù)環(huán)38和保護(hù)環(huán)36。在其它實(shí)施例中，這些元件可以使用相同或不同的離子植入過程、以不同濃度被摻雜。例如，當(dāng)JB元件30的JB陣列包括如在圖4和5中所提供的不同形狀或尺寸時(shí)，或在不同JB元件30具有不同深度的地方。在相鄰JB元件30之間、在臺面保護(hù)環(huán)38和JB元件30之間和在相鄰保護(hù)環(huán)36之間的深度和間隔可以基于所期望的設(shè)備特性而變化。例如，這些元件的深度可以在從0.2到大于
1.5微米的范圍內(nèi)變化，并且相應(yīng)元件可以與彼此間隔開大約一和四微米之間。
[0060]對于像在圖8和9中所說明的那些、采用JB元件凹處或臺面保護(hù)環(huán)凹處44或保護(hù)環(huán)凹處42的實(shí)施例，相應(yīng)JB元件30、臺面保護(hù)環(huán)38和保護(hù)環(huán)36更容易往漂移層22中更深地形成。對于由SiC所形成的漂移層22，相應(yīng)凹處的深度可以在大約0.1和1.0微米之間并且具有在大約1.0和5.0微米之間的寬度。因而，JB元件30、臺面保護(hù)環(huán)38和保護(hù)環(huán)36的總深度可以容易地延伸至如從漂移層22的頂面所測量的在0.5和1.5之間的深度。
[0061]如在圖15中所說明的，在漂移層22的頂面(包括邊緣終端凹處32的底面)之上形成熱氧化物層46。對于SiC漂移層22，氧化物是二氧化硅(Si02)。熱氧化物層46可以充當(dāng)鈍化層，所述鈍化層為漂移層22和其中所形成的各種元件的保護(hù)或性能給予幫助。其次，如在圖16中所示出的，與活性區(qū)域14相關(guān)聯(lián)的熱氧化物層46的部分被移除以形成其中將形成肖特基層24的肖特基凹處48。
[0062]一旦肖特基凹處48被形成，則在由肖特基凹處48所暴露的部分漂移層22之上形成肖特基層24，如在圖17中所說明的。肖特基層24的厚度將基于所期望的設(shè)備特性和用以形成肖特基層24的金屬而變化，并且將通常在大約100和4500埃之間。對于參考的600V設(shè)備，由鉭(Ta)所形成的肖特基層24可以在大約200和1200埃之間；由鈦(Ti)所形成的肖特基層24可以在大約500和2500埃之間；并且由鋁(Al)所形成的肖特基層24可以在大約3500和4500埃之間。如以上所注意到的，特別是當(dāng)連同SiC—起使用以形成肖特基結(jié)時(shí)，鉭(Ta)與非常低的勢壘高度相關(guān)聯(lián)。鉭(Ta)相對于SiC也是非常穩(wěn)定的。
[0063]取決于用于肖特基層24和將被形成的正極接觸26的金屬，可以在肖特基層24之上形成一個(gè)或多個(gè)勢壘層28，如在圖18中所示出的。所述勢壘層28可以由鈦鎢合金(TiW)、鈦鎳合金(TiN)、鉭(Ta)和任何其它合適材料形成并且在選擇的實(shí)施例中可以在大約75和400埃厚之間。所述勢壘層28幫助防止在用以形成肖特基層24和將被形成的正極接觸26的金屬之間的擴(kuò)散。特別地，在其中肖特基層24是鉭(Ta)并且將被形成的正極接觸26由鋁(Al)形成的某些實(shí)施例中不使用所述勢壘層28。所述勢壘層28通常在其中肖特基層是鈦(Ti)并且將被形成的正極接觸26由鋁(Al)形成的實(shí)施例中是有益的。
[0064]其次，在肖特基層24或(如果存在)勢壘層28之上形成正極接觸26，如在圖19中所示出的。正極接觸26通常相對厚、由金屬形成，并且充當(dāng)用于肖特基二極管10的正極的接合焊盤。所述正極接觸26可以由鋁(Al)、金(Au)、銀(Ag)等等形成。
[0065]然后至少在正極接觸26和熱氧化物層46的暴露表面之上形成密封層50，如在圖20中所說明的。所述密封層50可以是諸如氮化硅(SiN)的氮化物并且充當(dāng)保形涂層以保護(hù)下面的層不受不利環(huán)境條件。為了此外抵抗劃痕或類似機(jī)械損壞的保護(hù)，可以在所述密封層50之上提供聚酰亞胺層52，如在圖21中所說明的。所述聚酰亞胺層52的中央部分被移除以在所述密封層50之上提供正極開口 54。在該示例中，所述聚酰亞胺層52被用作蝕刻掩模，所述蝕刻掩模具有以正極接觸26為中心的正極開口 54。其次，由正極開口 54所暴露的密封層50的部分被移除以暴露正極接觸26的頂面，如在圖22中所說明的。最終，接合線等等可以通過密封層50中的正極開口 54而被焊接或用別的方式連接到正極接觸26的頂面。
[0066]在該點(diǎn)上，處理從肖特基二極管10的前側(cè)(頂部)轉(zhuǎn)換到肖特基二極管10的后側(cè)(底部)。如在圖23中所說明的，基本上通過經(jīng)由磨削、蝕刻或類似的過程移除襯底12的底部來使襯底12變薄。對于600V參考肖特基二極管10，襯底12在第一實(shí)施例中可以被變薄至在大約50和200微米之間的厚度，并且在第二實(shí)施例中在大約75和125微米之間。使襯底12變薄或另外采用薄襯底12減小在肖特基二極管10的正極和負(fù)極之間的總的電和熱阻并且允許設(shè)備操控更高的電流密度而沒有過熱。
[0067]最后，利用諸如鎳(Ni)、硅化鎳(NiSi)和鋁化鎳(NiAl)之類的歐姆金屬在變薄的襯底12的底部上形成負(fù)極歐姆層20，如在圖24中所說明的。在采用聚酰亞胺層52的實(shí)施例中，所述負(fù)極歐姆層20可以被激光退火，而不是以高溫烘烤整個(gè)設(shè)備以使所述歐姆金屬退火。激光退火允許歐姆金屬被充分加熱用于退火，但是不將設(shè)備的其余部分加熱至將會(huì)另外損壞或破壞聚酰亞胺層52的溫度。一旦負(fù)極歐姆層20被形成并且被退火，則在所述負(fù)極歐姆層20之上形成負(fù)極接觸18以提供用于肖特基二極管10的焊接或類似的接口，如在圖25中所說明的。
[0068]利用此處所公開的概念，非常高性能的肖特基二極管10可以被設(shè)計(jì)用于需要各種操作參數(shù)的各種應(yīng)用。與DC正向偏置電流相關(guān)聯(lián)的電流密度在某些實(shí)施例中可以超過440安培/厘米，并且在其它實(shí)施例中可以超過500安培/厘米。此外，肖特基二極管10在各種實(shí)施例中可以被構(gòu)造以具有大于0.275,0.3,0.325,0.35,0.375和0.4安培/皮可法拉(A/pF)的DC正向偏置電流密度與反向偏置正極負(fù)極電容的比，其中當(dāng)肖特基二極管被反向偏置到活性區(qū)域基本上被全耗盡的點(diǎn)時(shí)，所述反向偏置正極負(fù)極電壓被確定。
[0069]本領(lǐng)域技術(shù)人員將意識到對本公開的實(shí)施例的改進(jìn)和修改。所有這樣的改進(jìn)和修改被認(rèn)為是在此處所公開的概念和隨后的權(quán)利要求的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體設(shè)備，包括: 漂移層，其具有與活性區(qū)域和邊緣終端區(qū)域相關(guān)聯(lián)的第一表面，所述邊緣終端區(qū)域同所述活性區(qū)域基本上橫向相鄰，其中所述漂移層主要地?fù)诫s有第一電導(dǎo)率類型的摻雜材料，并且所述邊緣終端區(qū)域包括延伸到所述漂移層中的多個(gè)邊緣終端元件凹處； 多個(gè)第一摻雜區(qū)域，其延伸到在所述多個(gè)邊緣終端元件凹處中對應(yīng)多個(gè)的附近的漂移層中以形成多個(gè)邊緣終端元件，其中所述多個(gè)第一摻雜區(qū)域摻雜有第二電導(dǎo)率類型的摻雜材料，所述第二電導(dǎo)率類型與所述第一電導(dǎo)率類型相對；和 在所述第一表面的活性區(qū)域之上的用以形成肖特基結(jié)的肖特基層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述邊緣終端區(qū)域具有從所述第一表面延伸到所述漂移層中的邊緣終端凹處，并且所述多個(gè)邊緣終端元件凹處被形成在所述邊緣終端凹處的底面中。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中凹井被形成在所述邊緣終端凹處的底面下方的漂移層中，并且所述凹井摻雜有第二電導(dǎo)率類型的摻雜材料。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中所述邊緣終端凹處大于0.2微米深。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中所述邊緣終端凹處在大約0.2和0.5微米深之間。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述多個(gè)邊緣終端元件凹處中的每一個(gè)具有底部和至少一個(gè)側(cè)部，并且所述多個(gè)第一摻雜區(qū)域中的每一個(gè)延伸到在所述多個(gè)邊緣終端元件凹處中對應(yīng)一個(gè)的所述底部和至少一個(gè)側(cè)部附近的漂移層中。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述多個(gè)邊緣終端元件中的邊緣終端元件在所述漂移層之內(nèi)與彼此分離。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述多個(gè)邊緣終端元件凹處中至少之一的深度至少是0.1微米。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體設(shè)備，其中所述多個(gè)邊緣終端元件凹處中至少之一的寬度至少是0.5微米。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述多個(gè)邊緣終端元件凹處中至少之一的寬度至少是0.5微米。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述活性區(qū)域被提供在所述漂移層中的臺面上并且此外包括基本上在所述肖特基層附近延伸的臺面保護(hù)環(huán)，使得所述臺面保護(hù)環(huán)居于所述肖特基層和所述多個(gè)邊緣終端元件之間。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體設(shè)備，其中在所述活性區(qū)域附近的所述漂移層的第一表面包括臺面保護(hù)環(huán)凹處，使得所述臺面保護(hù)環(huán)是延伸到所述臺面保護(hù)環(huán)凹處附近的漂移層中的第二摻雜區(qū)域，并且所述第二摻雜區(qū)域摻雜有第二電導(dǎo)率類型的摻雜材料。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，此外包括在所述肖特基結(jié)下方的漂移層中所形成的結(jié)勢壘元件的陣列。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體設(shè)備，其中所述漂移層包括碳化硅。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體設(shè)備，其中所述結(jié)勢壘元件陣列的每個(gè)結(jié)勢壘元件基本上等同于所述結(jié)勢壘元件陣列的其它結(jié)勢壘元件。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體設(shè)備，其中所述結(jié)勢壘元件陣列的至少第一結(jié)勢壘元件在尺寸或形狀上基本上不同于所述結(jié)勢魚元件陣列的至少第二結(jié)勢魚元件。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體設(shè)備，其中在所述結(jié)勢壘元件陣列中的至少某些結(jié)勢魚元件是細(xì)長條。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體設(shè)備，其中在所述結(jié)勢壘元件陣列中的至少某些結(jié)勢壘元件基本上是圓形的。
19.根據(jù)權(quán)利要求14所述的半導(dǎo)體設(shè)備，其中所述漂移層的第一表面在所述活性區(qū)域中包括多個(gè)結(jié)勢壘元件凹處，使得所述結(jié)勢壘元件陣列的至少某些結(jié)勢壘元件是第二摻雜區(qū)域，所述第二摻雜區(qū)域延伸到在所述多個(gè)結(jié)勢壘元件凹處中對應(yīng)多個(gè)的附近的漂移層中，并且所述第二摻雜區(qū)域摻雜有第二電導(dǎo)率類型的摻雜材料。
20.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述肖特基結(jié)具有小于0.9電子伏特的勢壘高度。
21.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述肖特基層由具有低勢壘高度能力的金屬形成。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體設(shè)備，其中所述肖特基層的具有低勢壘高度能力的金屬包括鉭。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體設(shè)備，其中所述肖特基層的具有低勢壘高度能力的金屬包括由鈦、鉻和鋁構(gòu)成的組中至少之一。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體設(shè)備，其中所述肖特基層的具有低勢壘高度能力的金屬基本上由鉭構(gòu)成。
25.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述漂移層被形成在變薄的襯底之上，所述變薄的襯底是在形成所述漂移層之后`被變薄的，并且在所述變薄的襯底的底面之上形成負(fù)極接觸。
26.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述漂移層主要地以梯度方式摻雜有第一電導(dǎo)率類型的摻雜材料，其中所述漂移層在所述漂移層的第一表面近旁具有較低摻雜濃度并且在其第二表面近旁意圖較高的摻雜濃度，所述第二表面基本上與所述第一表面相對。
27.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述漂移層包括碳化硅。
28.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述漂移層和所述肖特基層是肖特基二極管的部分。
29.根據(jù)權(quán)利要求28所述的半導(dǎo)體設(shè)備，其中所述半導(dǎo)體設(shè)備當(dāng)被反向偏置時(shí)，支持至少440安培/厘米的DC電流密度。
30.根據(jù)權(quán)利要求28所述的半導(dǎo)體設(shè)備，其中所述半導(dǎo)體設(shè)備當(dāng)被反向偏置時(shí)，支持至少500安培/厘米的DC電流密度。
31.根據(jù)權(quán)利要求28所述的半導(dǎo)體設(shè)備，其中DC正向偏置電流密度與反向偏置正極負(fù)極電容的比至少是0.275安培/皮可法拉(A/pF)，其中當(dāng)所述肖特基二極管被反向偏置到所述活性區(qū)域基本上被全耗盡的點(diǎn)時(shí)，反向偏置正極負(fù)極電壓被確定。
32.根據(jù)權(quán)利要求28所述的半導(dǎo)體設(shè)備，其中DC正向偏置電流密度與反向偏置正極負(fù)極電容的比至少是0.3安培/皮可法拉(A/pF)，其中當(dāng)所述肖特基二極管被反向偏置到所述活性區(qū)域基本上被全耗盡的點(diǎn)時(shí)，反向偏置正極負(fù)極電壓被確定。
33.根據(jù)權(quán)利要求28所述的半導(dǎo)體設(shè)備，其中DC正向偏置電流密度與反向偏置正極負(fù)極電容的比至少是0.35安培/皮可法拉(A/pF)，其中當(dāng)所述肖特基二極管被反向偏置到所述活性區(qū)域基本上被全耗盡的點(diǎn)時(shí)，反向偏置正極負(fù)極電壓被確定。
34.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述多個(gè)邊緣終端元件是多個(gè)保護(hù)環(huán)。
35.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中所述漂移層和所述肖特基層是碳化硅肖特基二極管的 部分。
【文檔編號】H01L29/872GK103765598SQ201280044076
【公開日】2014年4月30日 申請日期:2012年9月7日 優(yōu)先權(quán)日:2011年9月11日
【發(fā)明者】J.P.亨寧, Q.張, S-H.劉, A.K.阿加瓦爾, J.W.帕爾莫爾, S.艾倫 申請人:科銳