垂直存儲器單元的制作方法
【專利摘要】本發(fā)明提供與垂直存儲器單元相關(guān)聯(lián)的形成方法、裝置及設(shè)備。一種形成垂直存儲器單元的實例性方法可包含在導(dǎo)體線上方形成半導(dǎo)體結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)可具有第一區(qū)域，所述第一區(qū)域包含第一摻雜材料與第二摻雜材料之間的第一結(jié)。在所述半導(dǎo)體結(jié)構(gòu)的第一對側(cè)壁上于所述第一區(qū)域上面形成蝕刻保護材料。在第一尺寸上相對于所述半導(dǎo)體結(jié)構(gòu)的主體區(qū)域減小所述第一區(qū)域的體積。
【專利說明】垂直存儲器單元
[0001]相關(guān)申請案交叉參考
[0002]本申請案涉及2010年3月2日申請的標(biāo)題為“絕緣體上半導(dǎo)體-金屬結(jié)構(gòu)、形成此類結(jié)構(gòu)的方法及包含此類結(jié)構(gòu)的半導(dǎo)體裝置(SEMIC0NDUCT0R-METAL-0N-1NSULATOR STRUCTURES, METHODS OF FORMING SUCH STRUCTURES, AND SEMICONDUCTOR DEVICESINCLUDING SUCH STRUCTURES) ”的同在申請中的第12 / 715，704號美國專利申請案，此專利申請案的揭示內(nèi)容以全文引用的方式并入本文中。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明一股來說涉及半導(dǎo)體存儲器裝置及方法，且更特定來說，涉及垂直存儲器單元結(jié)構(gòu)、裝置及形成方法。
【背景技術(shù)】
[0004]存儲器裝置通常提供為計算機或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)、電阻性存儲器及快閃存儲器以及其它存儲器。電阻性存儲器的類型包含可編程導(dǎo)體存儲器及電阻性隨機存取存儲器(RRAM)以及其它存儲器。
[0005]存儲器裝置用作需要高存儲器密度、高可靠性及在無電力的情況下的數(shù)據(jù)保留的寬廣范圍的電子應(yīng)用的非易失性存儲器。舉例來說，非易失性存儲器可用于個人計算機、便攜式存儲器棒、固態(tài)驅(qū)動器(SSD)、數(shù)碼相機、蜂窩式電話、便攜式音樂播放器(例如MP3播放器)、電影播放器及其它電子裝置。
[0006]垂直存儲器單元可包含鄰近控制柵極的電浮動主體區(qū)域。所述電浮動主體區(qū)域可存儲電荷。存儲于電浮動主體區(qū)域中的電荷的存在或不存在可分別表示邏輯高或二進制“ I ”數(shù)據(jù)狀態(tài)或者邏輯低或二進制“O”數(shù)據(jù)狀態(tài)。
[0007]一股來說，電浮動主體區(qū)域的體積越大，其中可存儲的電荷就越多。然而，隨著在更小尺度上制造垂直存儲器單元，電浮動主體區(qū)域的體積也減小。電荷可(舉例來說)跨越電容泄漏路徑(其跨越涉及電浮動主體區(qū)域及其它摻雜材料的結(jié))從電浮動主體區(qū)域的體積泄漏。存在采用高級集成電路及/或使用改進性能、減少泄漏電流及增強總體按比例縮放的技術(shù)、材料及裝置來制造高級集成電路的持續(xù)趨勢。隨著電浮動主體區(qū)域的體積減小，控制從電浮動主體區(qū)域的體積的電荷泄漏變得越來越重要，因為所存儲電荷的總數(shù)量隨著裝置大小變小而減少。
【專利附圖】

【附圖說明】
[0008]圖1圖解說明現(xiàn)有技術(shù)垂直存儲器單元的橫截面圖。
[0009]圖2A到2B圖解說明根據(jù)本發(fā)明的實施例的垂直存儲器單元的橫截面圖。
[0010]圖3A到3H圖解說明根據(jù)本發(fā)明的實施例與形成垂直存儲器單元相關(guān)聯(lián)的工藝階段。
【具體實施方式】
[0011]本發(fā)明提供與垂直存儲器單元相關(guān)聯(lián)的形成方法、裝置及設(shè)備。一種形成垂直存儲器單元的實例性方法可包含在導(dǎo)體線上方形成半導(dǎo)體結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)可具有第一區(qū)域，所述第一區(qū)域包含第一摻雜材料與第二摻雜材料之間的第一結(jié)。在所述半導(dǎo)體結(jié)構(gòu)的第一對側(cè)壁上于所述第一區(qū)域上面形成蝕刻保護材料。在第一尺寸上相對于所述半導(dǎo)體結(jié)構(gòu)的主體區(qū)域減小第一區(qū)域的體積。
[0012]如本發(fā)明中所描述，具有鄰近主體區(qū)域的減小體積的各種區(qū)域的垂直存儲器單元將因而也具有減小的結(jié)橫截面積。各種區(qū)域的減小的體積以及減小的結(jié)橫截面積是相對于垂直存儲器單元的主體區(qū)域而減小。減小結(jié)橫截面積會減小跨越相應(yīng)結(jié)的電容，借此減少所存儲電荷遠離主體區(qū)域的泄漏。
[0013]在本發(fā)明的以下詳細(xì)描述中，參考形成本發(fā)明的一部分的隨附圖式，且在隨附圖式中以圖解說明的方式展示可如何實踐本發(fā)明的一個或一個以上實施例。充分詳細(xì)地描述這些實施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且應(yīng)理解，可利用其它實施例且可在不背離本發(fā)明的范圍的前提下作出程序、電及/或結(jié)構(gòu)改變。
[0014]本文中的圖遵循一編號慣例，其中第一個數(shù)字或前幾個數(shù)字對應(yīng)于圖式的圖編號，且其余數(shù)字識別圖式中的元件或組件。不同圖之間的類似元件或組件可通過使用類似數(shù)字來識別。如應(yīng)了解，可添加、交換及/或消除本文中的各種實施例中所展示的元件以便提供本發(fā)明的若干個額外實施例。另外，所述圖中所提供的元件的比例及相對尺度打算圖解說明本發(fā)明的各種實施例且不應(yīng)在限制意義上使用。
[0015]圖1圖解說明現(xiàn)有技術(shù)垂直存儲器單元的橫截面圖。圖1展示垂直基于晶閘管的IT動態(tài)隨機存取存儲器(DRAM)單元100，其具有N+摻雜材料102、P-摻雜材料104、N-摻雜材料106、P+摻雜材料108、接觸材料114及導(dǎo)電(例如，金屬)材料116。舉例來說，金屬材料116可為數(shù)據(jù)線(例如，位線)。在N+摻雜材料102與P-摻雜材料104之間的是結(jié)103。在P-摻雜材料104與N-摻雜材料106之間的是結(jié)105。在N-摻雜材料106與P+摻雜材料108之間的是結(jié)107。
[0016]鄰近P-摻雜材料104的一部分形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包含通過柵極絕緣體材料112與P-摻雜材料104分離的導(dǎo)電材料110。P-摻雜材料104的鄰近所述柵極結(jié)構(gòu)的部分稱為主體區(qū)域120。主體區(qū)域120具有在第一尺寸上的寬度118，及在第二尺寸上的深度(延伸進出圖1的平面，正交于寬度118)。主體區(qū)域120具有等于寬度118乘以所述深度的主體區(qū)域120的橫截面積。主體區(qū)域120還具有等于主體區(qū)域120的橫截面積乘以高度的體積。
[0017]結(jié)103具有等于在第一尺寸上的寬度122與在第二尺寸上的深度的橫截面積。類似地，結(jié)105具有等于在第一尺寸上的結(jié)寬度122與在第二尺寸上的深度的橫截面積。垂直基于晶閘管的IT DRAM100展示為經(jīng)制造而具有等于主體區(qū)域的寬度118的結(jié)寬度103及結(jié)寬度105。因此，在每一者的深度也一致的情況下，結(jié)103及105的橫截面積等于主體區(qū)域120的橫截面積。
[0018]圖2A到2B圖解說明根據(jù)本發(fā)明的實施例的垂直存儲器單元的橫截面圖。圖2A展示根據(jù)一個或一個以上實施例的垂直存儲器單元225。舉例來說，垂直存儲器單元225可為基于晶閘管的IT DRAM。垂直存儲器單元225可具有布置成垂直結(jié)構(gòu)的N+摻雜材料232、P-摻雜材料234、N-摻雜材料236、P+摻雜材料238、接觸材料244及導(dǎo)電(例如，金屬)材料246。舉例來說，金屬材料246可為位線。在N+摻雜材料232與P-摻雜材料234之間的是結(jié)233。在P-摻雜材料234與N-摻雜材料236之間的是結(jié)235。在N-摻雜材料236與P+摻雜材料238之間的是結(jié)237。
[0019]可鄰近P-摻雜材料234的一部分形成一個或一個以上控制柵極結(jié)構(gòu)，所述控制柵極結(jié)構(gòu)包含通過柵極絕緣體材料242與P-摻雜材料234分離的導(dǎo)電材料240。舉例來說，導(dǎo)電材料240可為垂直存儲器單元的存取線(例如，字線)或可耦合到所述存取線。本發(fā)明中所提及的導(dǎo)電材料可包含低電阻率材料，包含但不限于:相變材料、鈦、硅化鈦、氧化鈦、氮化鈦、鉭、硅化鉭、氧化鉭、氮化鉭、鎢、硅化鎢、氧化鎢、氮化鎢、其它金屬、金屬硅化物、金屬氧化物或金屬氮化物材料或其組合(包含多種不同導(dǎo)電材料)。
[0020]P-摻雜材料234的鄰近所述控制柵極結(jié)構(gòu)的部分稱為主體區(qū)域227。垂直存儲器單元225的在控制柵極結(jié)構(gòu)下面的包含結(jié)233的一部分稱為第一區(qū)域226。垂直存儲器單元225的在控制柵極結(jié)構(gòu)上面的包含結(jié)235且可包含結(jié)237的一部分稱為第二區(qū)域228。
[0021]主體區(qū)域227具有在第一尺寸上的寬度248及在第二尺寸上的深度(延伸進出圖2A的平面，正交于寬度248)。主體區(qū)域227具有等于寬度248乘以主體區(qū)域深度的橫截面積。主體區(qū)域227還具有等于主體區(qū)域227的橫截面積乘以主體區(qū)域227的高度的體積。
[0022]結(jié)233具有等于在第一尺寸上的寬度252與在第二尺寸上的深度的橫截面積。類似地，結(jié)235具有等于在第一尺寸上的結(jié)寬度254與在第二尺寸上的深度的橫截面積。垂直存儲器單元225展示為經(jīng)制造而具有小于主體區(qū)域227的寬度248的結(jié)寬度252。如此，結(jié)233的橫截面積可小于主體區(qū)域227的橫截面積(針對一致的結(jié)233深度及主體區(qū)域227)。
[0023]垂直存儲器單元225展示為經(jīng)制造而具有可小于寬度248的結(jié)寬度254。如此，結(jié)235的橫截面積可小于主體區(qū)域227的橫截面積(針對一致的結(jié)235深度及主體區(qū)域227深度)。垂直存儲器單元225還展示為經(jīng)制造而具有可小于結(jié)寬度252的結(jié)寬度254。如此，結(jié)235的橫截面積可小于結(jié)235的橫截面積(對于一致的結(jié)233深度及結(jié)235深度)。然而，本發(fā)明的實施例并不受如此限制。例如，結(jié)寬度254可相同于、等于或大于結(jié)寬度252。結(jié)235的橫截面積可相同于、等于或大于結(jié)233的橫截面積。
[0024]垂直存儲器單元225展示為經(jīng)制造而具有結(jié)237，結(jié)237具有類似于結(jié)235的寬度254的寬度。結(jié)237也可具有在第二尺寸上的與結(jié)235的深度相同的深度。如此，結(jié)237的橫截面積可等于結(jié)235的橫截面積。然而，本發(fā)明的實施例并不受如此限制，且結(jié)237的橫截面積可相同于或大于第一結(jié)233及/或第二結(jié)235的橫截面積。
[0025]垂直存儲器單元225的主體區(qū)域227可為電浮動的且可存儲電荷。舉例來說，存儲于主體區(qū)域227中的電荷的存在可表示一種邏輯數(shù)據(jù)狀態(tài)，例如“I”。舉例來說，電浮動主體區(qū)域227中的電荷的不存在可表示另一種邏輯數(shù)據(jù)狀態(tài)，例如“O”。
[0026]可存儲于主體區(qū)域227中的電荷的數(shù)量與主體區(qū)域227的體積相關(guān)。主體區(qū)域227的體積與主體區(qū)域的高度、寬度248及深度成比例。然而，電荷可(舉例來說)經(jīng)由跨越鄰近所述主體區(qū)域的結(jié)(例如結(jié)233及/或235)的電容泄漏路徑從主體區(qū)域227的體積泄漏。一股來說，體積的尺寸越大，涉及所述體積的結(jié)的橫截面積就越大。結(jié)的橫截面積越大，結(jié)電容就越大，且存儲于主體區(qū)域227的體積中的電荷可泄漏得越快。
[0027]提供具有足夠體積234的主體區(qū)域227的垂直存儲器單元(即，提供具有大尺寸的主體區(qū)域)以支持改進的電荷存儲能力可與提供涉及主體區(qū)域227的結(jié)(例如，結(jié)233及結(jié)235)的小橫截面積相沖突。然而，本發(fā)明的技術(shù)同時滿足針對給定垂直存儲器單元大小提供大體積的主體區(qū)域227以及減小主體區(qū)域227的結(jié)橫截面積。可看出，圖2A中所展示的垂直存儲器單元225通過相對于主體區(qū)域227的寬度248 (及橫截面積)減小結(jié)233及235的寬度(及橫截面積)而滿足這些同時約束。舉例來說，可通過關(guān)于圖3A到3H所描述的技術(shù)相對于主體區(qū)域227的寬度248 (及橫截面積)減小結(jié)233及235的寬度(及橫截面積)。
[0028]垂直基于晶閘管的DRAM(例如垂直存儲器單元225)的保留是基于結(jié)233及235的橫截面積，如上文所論述，例如，減少所存儲電荷泄漏會改進電荷保留，且因此改進數(shù)據(jù)及/或邏輯狀態(tài)保留。可通過相對于跨越結(jié)233及235的電容來提供跨越控制柵極結(jié)構(gòu)(即，跨越柵極電介質(zhì)242)的大電容而改進垂直基于晶閘管的DRAM(例如垂直存儲器單元225)的性能。因此，與先前垂直存儲器單元(例如，圖1中所展示的單元100)相比，提供結(jié)233及235的減小的寬度且借此減小的橫截面積。
[0029]圖2B展示根據(jù)本發(fā)明的一個或一個以上實施例的垂直存儲器單元245。舉例來說，垂直存儲器單元245可為基于晶閘管的IT DRAM。垂直存儲器單元245可具有布置成垂直結(jié)構(gòu)的N+摻雜材料202、P-摻雜材料204、N-摻雜材料206、P+摻雜材料208、接觸材料244及導(dǎo)電(例如，金屬)材料246。舉例來說，金屬材料246可為位線或可耦合到位線。在N+摻雜材料202與P-摻雜材料204之間的是結(jié)239。在P-摻雜材料204與N-摻雜材料206之間的是結(jié)241。在N-摻雜材料206與P+摻雜材料208之間的是結(jié)243。
[0030]可鄰近P-摻雜材料204的一部分形成一個或一個以上控制柵極結(jié)構(gòu)，所述一個或一個以上控制柵極結(jié)構(gòu)包含通過柵極絕緣體材料242與P-摻雜材料204分離的導(dǎo)電材料240。舉例來說，導(dǎo)電材料240可為垂直存儲器單元的字線或可耦合到所述字線。P-摻雜材料204的鄰近所述控制柵極結(jié)構(gòu)的部分稱為主體區(qū)域227。垂直存儲器單元245的在控制柵極結(jié)構(gòu)下面的包含結(jié)239的一部分稱為第一區(qū)域226。垂直存儲器單元245的在控制柵極結(jié)構(gòu)上面的包含結(jié)241 (且可包含結(jié)243)的一部分稱為第二區(qū)域228。
[0031]主體區(qū)域227具有在第一尺寸上的寬度248及在第二尺寸上的深度(延伸進出圖2B的平面，正交于寬度248)。主體區(qū)域227具有等于主體區(qū)域的寬度248乘以深度的橫截面積。主體區(qū)域227還具有等于主體區(qū)域227的橫截面積乘以主體區(qū)域227的高度的體積。
[0032]結(jié)239具有等于在第一尺寸上的寬度239與第一結(jié)在第二尺寸上的深度的橫截面積。結(jié)241具有等于在第一尺寸上的寬度241與在第二尺寸上的深度的橫截面積。垂直存儲器單元245展示為經(jīng)制造而具有小于寬度248的寬度239。寬度239由氧化材料201減小?？赏ㄟ^氧化第一區(qū)域226形成氧化材料201，使得消耗某一體積的N+摻雜材料202及P-摻雜材料204，借此減小N+摻雜材料202與P-摻雜材料204之間的寬度及橫截面積(即，結(jié)239)。結(jié)239的橫截面積可經(jīng)制造而小于主體區(qū)域227的橫截面積。
[0033]垂直存儲器單元245展示為經(jīng)制造而具有可小于主體區(qū)域227的寬度248的結(jié)241的寬度。如此，結(jié)241的橫截面積可小于主體區(qū)域227的橫截面積(針對一致的結(jié)241深度及主體區(qū)域227深度)。垂直存儲器單元245還展示為經(jīng)制造而具有可小于結(jié)239的寬度的結(jié)241的寬度。如此，結(jié)241的橫截面積可小于結(jié)239的橫截面積(針對一致的結(jié)239深度及結(jié)241深度)。然而，本發(fā)明的實施例并不受如此限制。結(jié)241的寬度(及橫截面積)可相同于、等于或大于結(jié)239的寬度(及橫截面積)。
[0034]垂直存儲器單元245還展示為經(jīng)制造而具有結(jié)243，結(jié)243具有類似于結(jié)241的寬度的寬度。結(jié)243還可具有在第二尺寸上的與結(jié)241的深度相同的深度。如此，結(jié)243的橫截面積可等于結(jié)241的橫截面積。然而，本發(fā)明的實施例并不受如此限制，且結(jié)237的橫截面積可相同于、小于或大于結(jié)239及/或241的橫截面積。
[0035]結(jié)241及/或結(jié)243的寬度可由氧化材料209減小?？赏ㄟ^氧化第二區(qū)域228形成氧化材料209，使得消耗某一體積的N-摻雜材料206及P+摻雜材料208，借此減小N-摻雜材料206與P+摻雜材料208之間的寬度及橫截面積(即，結(jié)241及結(jié)243)。結(jié)241及243的橫截面積可小于主體區(qū)域227的橫截面積。
[0036]垂直存儲器單元245的主體區(qū)域227可電浮動且存儲電荷。存儲于主體區(qū)域227中的電荷的數(shù)量可表示各種邏輯數(shù)據(jù)狀態(tài)。如關(guān)于圖2A所詳細(xì)論述，可通過關(guān)于圖3A到3H所描述的技術(shù)(包含各種氧化工藝以消耗相應(yīng)結(jié)附近的各種半導(dǎo)體材料)相對于主體區(qū)域227的寬度248 (及橫截面積)減小結(jié)(例如，239、241及/或243)的寬度(及橫截面積)。
[0037]圖3A到3H圖解說明根據(jù)本發(fā)明的實施例與形成垂直存儲器相關(guān)聯(lián)的工藝階段。圖3A展示垂直存儲器單元結(jié)構(gòu)356的早期形成階段。在圖3A中所展示的垂直存儲器單元結(jié)構(gòu)356的形成中先前已發(fā)生某一材料處理，如下文所描述。垂直存儲器單元結(jié)構(gòu)356可包含掩埋氧化物372、掩埋氧化物372上方的接合材料373、接合材料373上方的導(dǎo)電材料374及導(dǎo)電材料374上方的半導(dǎo)體結(jié)構(gòu)。
[0038]所述半導(dǎo)體結(jié)構(gòu)可包含可經(jīng)摻雜的材料332及334。接合材料373及導(dǎo)電材料374已經(jīng)圖案化且形成為掩埋氧化物372上的各種線。根據(jù)一些實施例，導(dǎo)電材料374可為掩埋陰極線?？蓪Π雽?dǎo)體材料(例如材料332及334)進行沉積、圖案化并形成為對應(yīng)于導(dǎo)電材料374的線的半導(dǎo)體結(jié)構(gòu)。根據(jù)各種實施例,材料332可為N+摻雜材料且材料334可為P-摻雜材料。結(jié)333位于材料332與材料334之間。根據(jù)一些實施例，N+摻雜材料332可為垂直存儲器單元的陰極。
[0039]可通過各種技術(shù)形成本文中所描述的材料，所述技術(shù)包含但不限于旋涂、毯覆式涂覆、化學(xué)氣相沉積(“CVD”)(例如低壓CVD或等離子增強CVD)、等離子增強化學(xué)氣相沉積(“PECVD”)、原子層沉積(“ALD”)、等離子增強ALD、物理氣相沉積(“PVD”)、熱分解及/或熱生長以及其它技術(shù)?；蛘撸蓪Σ牧线M行原位生長。盡管本文中所描述及圖解說明的材料可形成為若干層，但所述材料并不受限于此且可以其它三維配置形成。
[0040]舉例來說，摻雜材料332及334可為鍺(Ge)、硅(S)、碳化硅(SiC)及/或氮化鎵(GaN)以及各種其它半導(dǎo)體材料或其組合中的至少一者。根據(jù)一些實施例，可單獨地沉積材料332及材料334。根據(jù)一些實施例，可沉積前驅(qū)物半導(dǎo)體材料且隨后用原子物質(zhì)進行植入以形成特定摻雜區(qū)域。
[0041]圖3A中所展示的垂直存儲器單元結(jié)構(gòu)356可為例如在2010年3月2日申請的標(biāo)題為“絕緣體上半導(dǎo)體-金屬結(jié)構(gòu)、形成此類結(jié)構(gòu)的方法及包含此類結(jié)構(gòu)的半導(dǎo)體裝置(SEMICONDUCTOR-METAL-ON-1NSULATOR STRUCTURES, METHODS OF FORMING SUCH STRUCTURES,AND SEMICONDUCTOR DEVICES INCLUDING SUCH STRUCTURES) ” 的同在申請中的第 12 /715，704號美國專利申請案中所描述的絕緣體上半導(dǎo)體(SOI)或絕緣體上半導(dǎo)體-金屬(SMOI)，以及其它配置。
[0042]SMOI結(jié)構(gòu)的掩埋氧化物372可包含(舉例來說)半導(dǎo)體襯底上的絕緣體材料。所述半導(dǎo)體襯底可為半導(dǎo)體材料(例如硅、砷化鎵、磷化銦等)的完全或部分晶片、完全或部分絕緣體上硅-金屬(SMOI)型襯底(例如玻璃上硅(SOG)、陶瓷上硅(SOC)或藍寶石上硅(SOS)襯底)或其它適合的制造襯底。如本文中所使用，術(shù)語“晶片”包含常規(guī)晶片以及其它塊體半導(dǎo)體襯底。絕緣體材料可為電介質(zhì)材料，以非限制性實例的方式包含二氧化硅、硼磷硅酸玻璃(BPSG)、硼硅酸玻璃(BSG)、磷硅酸玻璃(PSG)等。
[0043]接合材料373可為接合到絕緣體材料的非晶硅材料，其中導(dǎo)電材料374形成于非晶硅材料上方且半導(dǎo)體襯底材料形成于導(dǎo)電材料374上方?？蓪λ霭雽?dǎo)體襯底材料進行圖案化并形成為圖3A中所展示的半導(dǎo)體結(jié)構(gòu)。
[0044]根據(jù)本發(fā)明的各種實施例形成的SMOI結(jié)構(gòu)可包含非晶硅材料，所述非晶硅材料以放熱方式使絕緣體材料及/或?qū)щ姴牧?74結(jié)晶或與其發(fā)生反應(yīng)，此允許硅原子重排。此硅原子重排可改進在非晶硅材料、絕緣體材料及/或?qū)щ姴牧现g的界面處的接合強度。如此，在非晶硅材料與絕緣體材料及/或?qū)щ姴牧?74之間形成的接合可實質(zhì)上強于在兩種絕緣體材料(例如兩種氧化物材料)之間形成的接合。
[0045]如圖3A中所展示，SMOI結(jié)構(gòu)可導(dǎo)致導(dǎo)電材料374安置于掩埋氧化物373的絕緣體材料與半導(dǎo)體結(jié)構(gòu)之間。即，導(dǎo)電材料374掩埋于所述半導(dǎo)體結(jié)構(gòu)下方。在一些實施例中，可使用導(dǎo)電材料374來形成互連件(例如字線或位線)或形成金屬條帶。此互連件可用于促進對從半導(dǎo)體結(jié)構(gòu)最終形成的半導(dǎo)體裝置的接達。本發(fā)明的實施例并不限于導(dǎo)電材料374的任何特定配置，包含SOI及/或SMOI配置。即，可利用各種方法及/或配置來制造半導(dǎo)體結(jié)構(gòu)下面的掩埋導(dǎo)體。
[0046]垂直存儲器單兀結(jié)構(gòu)356可包含形成于掩埋氧化物372上方的接合材料373、導(dǎo)電材料374及半導(dǎo)體結(jié)構(gòu)的多個實例，如圖3A中所展示。此類實例的數(shù)目并不限于圖3A中所展示的三個(其為簡化及圖解說明制造技術(shù)起見而在數(shù)目上受限制)，且可包含更多。形成于掩埋氧化物372上方的接合材料373、導(dǎo)電材料374及半導(dǎo)體結(jié)構(gòu)的交替實例可沿一個方向彼此偏移，如在圖3A的左側(cè)處由括號379所指示的距離展示。盡管在圖3A中未展示，但為了展示內(nèi)部配置，形成于掩埋氧化物372上方的接合材料373、導(dǎo)電材料374及半導(dǎo)體結(jié)構(gòu)的實例可在每一結(jié)構(gòu)的右側(cè)上沿相同方向彼此偏移。舉例來說，此偏移可用于例如通過額外導(dǎo)電材料結(jié)構(gòu)而將一些或所有替代實例可連通地耦合到共同連通路徑。
[0047]舉例來說，可通過以下操作形成圖3A中所展示的垂直存儲器單元結(jié)構(gòu)356:形成在掩埋氧化物372上方形成的接合材料373、導(dǎo)電材料374及半導(dǎo)體結(jié)構(gòu)的實例，接著在其上方沉積塊體材料332及材料334，及將材料332及334圖案化及蝕刻成對應(yīng)于導(dǎo)電材料374的實例的半導(dǎo)體結(jié)構(gòu)。用以形成半導(dǎo)體結(jié)構(gòu)的蝕刻工藝可包含數(shù)個單獨蝕刻工藝。
[0048]垂直存儲器單元結(jié)構(gòu)356展示在半導(dǎo)體結(jié)構(gòu)的側(cè)壁上的蝕刻保護材料375，例如聚合物或氧化物襯里。在每一半導(dǎo)體結(jié)構(gòu)(例如，硅線)的頂部上展示圖案化掩模376 (例如氮化物蓋帽)。蝕刻保護材料375也位于材料334與圖案化掩模376之間。[0049]圖3A中所展示的垂直存儲器單元結(jié)構(gòu)356可由沉積于接合材料373及導(dǎo)電材料374的實例上方的塊體材料332及334形成。舉例來說，可向材料334中圖案化及蝕刻對應(yīng)于導(dǎo)電材料374的相應(yīng)實例的溝槽?？上虿牧?34中蝕刻所述溝槽達恰在結(jié)333上面的深度。向材料334中蝕刻溝槽可通過(舉例來說)接近結(jié)333停止的反應(yīng)性離子蝕刻而實現(xiàn)。接著可將蝕刻保護材料375沉積于經(jīng)蝕刻材料334上方使得其覆蓋材料334的側(cè)壁及頂部。接著可在半導(dǎo)體結(jié)構(gòu)頂部上于材料334的頂部上的蝕刻保護材料375上方沉積圖案化掩模376。
[0050]可使用對掩埋氧化物372的另一蝕刻(例如，反應(yīng)性離子蝕刻)而將其余塊體材料332及334進一步蝕刻成圖3A中所展示的半導(dǎo)體結(jié)構(gòu)。圖案化掩模376用作圖案，且蝕刻保護材料375保護材料334的側(cè)壁的部分，在對掩埋氧化物372的后續(xù)蝕刻期間所述部分由蝕刻保護材料375覆蓋。根據(jù)某些實施例，蝕刻保護材料375將材料334的側(cè)壁覆蓋到對應(yīng)于將形成未來的控制柵極結(jié)構(gòu)的底部邊緣的位置的位置。換句話說，蝕刻保護材料375覆蓋材料334的側(cè)壁，但材料334的包含于第一區(qū)域(例如，在圖2A的226處)中的部分除外。
[0051]對掩埋氧化物372的后續(xù)蝕刻不僅移除不對應(yīng)于相應(yīng)導(dǎo)電材料374的塊體材料332及334，而且移除對應(yīng)于相應(yīng)導(dǎo)電材料374的某一體積的塊體材料332及334。S卩，對掩埋氧化物372的后續(xù)蝕刻可相對于主體區(qū)域(在對掩埋氧化物372的后續(xù)蝕刻期間由蝕刻保護材料375覆蓋)減小第一區(qū)域的體積。對掩埋氧化物372的后續(xù)蝕刻在一個尺寸(例如，所述尺寸定向成進出圖3A的平面且對應(yīng)于關(guān)于圖2A及2B所描述的第二尺寸)上有效地底切半導(dǎo)體結(jié)構(gòu)的材料332及334。第一尺寸(如也關(guān)于圖2A及2B所描述)是沿跨越圖3A的水平方向。
[0052]在圖3A中的377處展示相對于主體區(qū)域減小的第一區(qū)域的體積，此發(fā)生于半導(dǎo)體結(jié)構(gòu)的每一實例的相對側(cè)壁上，如從每一所圖解說明的半導(dǎo)體結(jié)構(gòu)的右端處可見。以此方式相對于主體區(qū)域減小第一區(qū)域的體積操作以減小結(jié)333(例如，P-N結(jié))的橫截面積，因為第一區(qū)域并不受蝕刻保護材料375保護且包含結(jié)333。相對于主體區(qū)域減小第一區(qū)域的體積會減小與結(jié)333的橫截面積相關(guān)聯(lián)的尺寸中的一者(例如，結(jié)333的深度)。在保護塊體材料334的側(cè)壁之后，通過對掩埋氧化物372的后續(xù)蝕刻相對于主體區(qū)域減小第一區(qū)域的體積并不趨于減小材料334的主體區(qū)域(例如，在圖2A的227處)中的體積。
[0053]類似于上文關(guān)于圖2B所提供的描述，可通過氧化第一區(qū)域使得消耗某一體積的材料332及334來減小結(jié)333的寬度。此氧化可結(jié)合某一蝕刻(例如，反應(yīng)性離子蝕刻)發(fā)生。舉例來說，最初可使用反應(yīng)性離子蝕刻來移除不對應(yīng)于相應(yīng)導(dǎo)電材料374的塊體材料332及334。此后，半導(dǎo)體結(jié)構(gòu)的經(jīng)暴露材料332及334可經(jīng)氧化以消耗對應(yīng)于相應(yīng)導(dǎo)電材料374的某一體積的材料332及334，借此減小結(jié)333的寬度及橫截面積。
[0054]或者，氧化可發(fā)生于處理中稍后的某一時間處，舉例來說，與通過氧化形成絕緣體材料間隔件385(例如，如圖3D中所展示)的時間同時，或在通過蝕刻形成溝槽390之后(但在材料332及334的任何底切之前，借此如圖3F中所展示)，使得可通過氧化同時在兩個尺寸上減小第一區(qū)域的體積。
[0055]圖3B展示在形成圖3A中所展示的垂直存儲器單元結(jié)構(gòu)356之后的垂直存儲器單元的另一形成階段。圖3B展示垂直存儲器單元結(jié)構(gòu)358。根據(jù)一些實施例，垂直存儲器單元結(jié)構(gòu)358包含圖3A中所展示的垂直存儲器單元結(jié)構(gòu)356，其中在所述半導(dǎo)體結(jié)構(gòu)周圍的空間(例如，溝槽及體積377)填充有絕緣體材料380。絕緣體材料380及本文中所描述的其它絕緣材料可為高k電介質(zhì)材料，其可由(舉例來說)二氧化硅、氧化鉿及其它氧化物、硅酸鹽或者鋯、鋁、鑭、鍶、鈦的鋁酸鹽或其組合(包含但不限于Ta205、Zr02、Hf02、Ti02、Al203、Y2O3> La203、HfSiOx, ZrSiOx, LaSiOx, YSiOx, ScSiOx, CeSiOx, HfLaSiOx, HfAlOx, ZrAlOx 及 / 或LaAlOx)組成。另外，可使用多金屬氧化物(例如氮氧化鉿、氮氧化銥及/或呈單一或復(fù)合組合形式的其它高k電介質(zhì)材料)。
[0056]舉例來說，可在垂直存儲器單元結(jié)構(gòu)356上方沉積絕緣體材料380，其中通過沉積后工藝(例如化學(xué)-機械拋光(CMP))移除過量絕緣體材料380。絕緣體材料380可形成為(舉例來說)氧化物及/或其它絕緣材料。出于說明性目的，在結(jié)333附近的材料332及334的體積377 (借以減小第一區(qū)域)未展示為填充有絕緣體材料380，但垂直存儲器單元結(jié)構(gòu)358的端視圖展示絕緣體材料380可如何在每一側(cè)壁上占據(jù)減小的體積377。
[0057]圖3C展示在形成圖3B中所展示的垂直存儲器單元結(jié)構(gòu)358之后的垂直存儲器單元的另一形成階段。圖3C展示垂直存儲器單元結(jié)構(gòu)360。根據(jù)一些實施例，垂直存儲器單元結(jié)構(gòu)360包含形成于如圖3B中所展示的垂直存儲器單元結(jié)構(gòu)358內(nèi)的溝槽381。溝槽381穿過材料334及絕緣體材料380而形成。如果需要，那么可添加對應(yīng)于將不被移除的材料334及絕緣體材料380區(qū)(其又對應(yīng)于溝槽)的額外硬掩模以便圖案化及蝕刻所述溝槽，如所展示。
[0058]溝槽381垂直于半導(dǎo)體結(jié)構(gòu)的最長尺寸定向，如圖3A中所展示。如此，溝槽381垂直于體積377定向。溝槽381平行于第二尺寸定向，如上文所描述，使得半導(dǎo)體結(jié)構(gòu)的材料334的一部分形成為柱結(jié)構(gòu)，其中在柱中間具有在第二尺寸上鄰近的絕緣體材料380。
[0059]可將溝槽381蝕刻到對應(yīng)于控制柵極結(jié)構(gòu)的上部邊緣(即，主體區(qū)域227的上部邊界，稍后將在此處界定控制柵極結(jié)構(gòu))的深度382。如此，溝槽381移除塊體材料334以界定垂直存儲器單元的第二區(qū)域(例如，在圖2A的228處)。溝槽381可經(jīng)布置成使得柱結(jié)構(gòu)具有所要的第二區(qū)域尺寸。第二及第三結(jié)(例如，分別在圖2A的235及237處)位于第二區(qū)域(例如，在圖2A的228處)內(nèi)。因此，溝槽381可經(jīng)布置成使得柱結(jié)構(gòu)具有針對將隨后形成的第二及第三結(jié)所要的尺寸。舉例來說，溝槽381可經(jīng)布置成使得柱結(jié)構(gòu)具有使得第二及第三結(jié)的橫截面積大于、等于及/或小于結(jié)333將被形成為的橫截面積的尺寸。
[0060]圖3D展示在形成圖3C中所展示的垂直存儲器單元結(jié)構(gòu)360之后的垂直存儲器單元的另一形成階段。圖3D展示垂直存儲器單元結(jié)構(gòu)362。根據(jù)一些實施例，垂直存儲器單元結(jié)構(gòu)362包含在溝槽381的側(cè)壁上沉積到對應(yīng)于溝槽381形成到的深度的深度382的絕緣體材料間隔件385。舉例來說，絕緣體材料間隔件385可為氧化物且可相同于或不同于絕緣體材料380。
[0061]根據(jù)一個或一個以上替代實施例，溝槽381的側(cè)壁可經(jīng)氧化以形成絕緣體材料間隔件385。此替代氧化工藝可經(jīng)控制以便也消耗材料334的某一部分以減小隨后形成的393及395(見圖3G)的尺寸。即，絕緣體材料間隔件385可對應(yīng)于圖2B中所展示的氧化材料209。
[0062]在將間隔件385沉積于溝槽381的側(cè)壁上之后，可例如通過向溝槽381的底部中蝕刻另一溝槽384而使材料334及絕緣體材料380進一步凹入?？蓪喜?84蝕刻到對應(yīng)于隨后形成的控制柵極結(jié)構(gòu)的下部邊緣及在圖2A中的227處所展示的主體區(qū)域的下部邊界的深度383。即，蝕刻溝槽384界定主體區(qū)域的尺寸。深度382與深度383之間的距離389對應(yīng)于主體區(qū)域的界定控制柵極結(jié)構(gòu)高度的垂直尺寸。溝槽384的寬度及/或位置界定主體區(qū)域的寬度(例如，在圖2A的234處)，隨后將在此處界定控制柵極結(jié)構(gòu)。如此，溝槽384移除塊體材料334以界定垂直存儲器單元的主體區(qū)域(例如，在圖2A的227處)。
[0063]圖3E展示在形成圖3D中所展示的垂直存儲器單元結(jié)構(gòu)362之后的垂直存儲器單元的另一形成階段。圖3E展示垂直存儲器單元結(jié)構(gòu)364。根據(jù)一些實施例，垂直存儲器單元結(jié)構(gòu)364包含柵極電介質(zhì)386，其形成(例如，沉積)于蝕刻到溝槽381的底部中的溝槽384(見圖3D)的側(cè)壁及底面上。即，柵極電介質(zhì)材料386可沉積于通過溝槽384的形成而暴露的材料334上方(包含沉積于溝槽384的底面上方)，如圖3E中所展示。根據(jù)替代實施例，通過溝槽384的形成而暴露的材料334可經(jīng)氧化以在溝槽384的側(cè)壁及底面上形成柵極電介質(zhì)材料386。
[0064]在將柵極電介質(zhì)材料386形成于溝槽384的側(cè)壁上之后，可在柵極電介質(zhì)材料386上方于溝槽384的側(cè)壁上沉積導(dǎo)電材料387。根據(jù)一些實施例，導(dǎo)電材料387可為金屬。舉例來說，導(dǎo)電材料387可為配置為用于垂直存儲器單元的字線的控制柵極電極。導(dǎo)電材料387的沉積可致使導(dǎo)電材料387也沉積于溝槽384的底面上(例如，在也沉積于溝槽384的底面上的任何柵極電介質(zhì)材料386上方)?？墒褂瞄g隔件蝕刻將溝槽384的側(cè)壁上的導(dǎo)電材料387彼此隔離，例如，以便將溝槽384的鄰近側(cè)壁上的柵極字線彼此分離。
[0065]導(dǎo)電材料387在溝槽384的側(cè)壁上的柵極電介質(zhì)材料386上的形成(例如，沉積)可通過沉積某一導(dǎo)電材料387高于深度382 (圖3C中所展示)而導(dǎo)致導(dǎo)電材料387與沉積于溝槽381的側(cè)壁上的絕緣體材料間隔件385之間的某一重疊388。此重疊388并不增加控制柵極高度，因為控制柵極結(jié)構(gòu)由柵極電介質(zhì)材料386的位置界定，所述位置由于絕緣體材料間隔件385的絕緣性質(zhì)及厚度并不有效地支持朝向額外電荷存儲的控制柵極操作而保持在溝槽384的高度389 (圖3D中所示)處。
[0066]圖3F展示在形成圖3E中所展示的垂直存儲器單元結(jié)構(gòu)364之后的垂直存儲器單元的另一形成階段。圖3F展示垂直存儲器單元結(jié)構(gòu)366。根據(jù)一些實施例，通過向溝槽384的底部中蝕刻額外溝槽390而形成垂直存儲器單元結(jié)構(gòu)366。圖案化掩模376 (例如，氮化物蓋帽)、絕緣體材料380 (例如，氧化物)、絕緣體材料間隔件385 (例如，氧化物)及導(dǎo)電材料387(例如，金屬)均用作用于蝕刻溝槽390的硬掩模。蝕刻溝槽390界定第一區(qū)域(在圖2A的226處)中的半導(dǎo)體柱的材料332及334的尺寸。
[0067]類似于關(guān)于形成圖3A中所展示的半導(dǎo)體結(jié)構(gòu)所描述的蝕刻，可通過(舉例來說)對導(dǎo)電材料374及/或?qū)щ姴牧?74的實例之間的掩埋氧化物372的蝕刻(例如，反應(yīng)性離子蝕刻)而實現(xiàn)用以形成溝槽390的蝕刻。保護半導(dǎo)體柱的材料334的那些部分以免蝕刻到對應(yīng)于控制柵極結(jié)構(gòu)的底部邊緣(例如，導(dǎo)電材料387的下部邊緣)的位置。換句話說，圖案化掩模376、絕緣體材料380、絕緣體材料間隔件385及導(dǎo)電材料387保護第一區(qū)域(例如，在圖2A的226處)外側(cè)的材料334的部分。
[0068]與溝槽390的形成相關(guān)聯(lián)的對導(dǎo)電材料374及/或掩埋氧化物372的蝕刻不僅移除不對應(yīng)于相應(yīng)導(dǎo)電材料374的塊體材料332及334，而且移除確實對應(yīng)于相應(yīng)導(dǎo)電材料374的某一體積的塊體材料332及334。即，對導(dǎo)電材料374及/或掩埋氧化物372的反應(yīng)性離子蝕刻可相對于被覆蓋及被保護的主體區(qū)域減小第一區(qū)域的體積。對掩埋氧化物372的反應(yīng)性離子蝕刻在垂直于移除體積377 (圖3A所展示)的尺寸的尺寸上底切半導(dǎo)體結(jié)構(gòu)的材料332及334。圖3F指示第一尺寸399及第二尺寸398的定向。尺寸399經(jīng)定向以便與在圖2A中沿著其展示寬度248、252及254的方向?qū)?yīng)。
[0069]因此，在溝槽390的形成中對導(dǎo)電材料374及/或掩埋氧化物372的反應(yīng)性離子蝕刻在尺寸399上移除對應(yīng)于相應(yīng)導(dǎo)電材料374的一體積的材料332及334，從而底切在第一區(qū)域中的材料332及334。在圖3F中的391處展示相對于主體區(qū)域而減小的第一區(qū)域的體積。此體積減小可發(fā)生于半導(dǎo)體柱的每一實例的相對側(cè)壁上。以此方式相對于主體區(qū)域減小第一區(qū)域的體積391操作以減小結(jié)333(例如，P-N結(jié))的橫截面積，因為第一區(qū)域包含結(jié)333。根據(jù)一些實施例，結(jié)333為用于垂直存儲器單元的P-基底主體材料與陰極材料之間的結(jié)。
[0070]相對于主體區(qū)域減小第一區(qū)域的體積391減小了與結(jié)333的橫截面積相關(guān)聯(lián)的尺寸中的另一尺寸(例如對應(yīng)于圖2A中所展示的寬度252)，而不減小主體區(qū)域(例如，在圖2A的227處)的體積。如在圖3F中可見，可通過本發(fā)明所描述的技術(shù)而在橫截面的每一尺寸上減小第一區(qū)域的體積及因此結(jié)333的橫截面積。
[0071]圖3G展示在形成圖3F中所展示的垂直存儲器單元結(jié)構(gòu)366之后的垂直存儲器單元的另一形成階段。圖3G展示垂直存儲器單元結(jié)構(gòu)368。根據(jù)一些實施例，垂直存儲器單元結(jié)構(gòu)368反映以下處理:移除圖案化掩模376 (例如，氮化物蓋帽)，及植入摻雜劑以將材料334的一部分轉(zhuǎn)變成摻雜材料392且將另一部分轉(zhuǎn)變成摻雜材料394。舉例來說，可執(zhí)行N-基底植入工藝以鄰近輕摻雜P-基底材料334形成基于N的摻雜材料392，其之間具有結(jié)393?？蓤?zhí)行P+植入工藝以鄰近基于N的摻雜材料392形成P+摻雜材料394，其之間具有結(jié)395。根據(jù)一些實施例,摻雜材料394可為垂直存儲器單兀的陽極。在植入上文所描述的摻雜劑之后，可實現(xiàn)摻雜的活化。
[0072]圖3H展示在形成圖3G中所展示的垂直存儲器單元結(jié)構(gòu)368之后的垂直存儲器單元的另一形成階段。圖3H展示垂直存儲器單元結(jié)構(gòu)370。根據(jù)一些實施例，垂直存儲器單元結(jié)構(gòu)370包含在摻雜材料394 (在圖2A中的244處展示)及導(dǎo)電(例如，金屬)材料396上形成接觸材料(例如，在圖2A中展示為244)。根據(jù)各種實施例，導(dǎo)電材料396可為垂直存儲器單元的陽極線。所述接觸材料可形成于摻雜材料394與導(dǎo)電材料396之間。
[0073]垂直存儲器單元可具有鄰近主體區(qū)域的結(jié)，所述結(jié)具有小于主體的橫截面積的橫截面積。以此方式，跨越所述結(jié)的電容可減小(相對于具有與主體區(qū)域相同的橫截面積的結(jié))?？缭浇Y(jié)的較低電容可減小存儲于主體區(qū)域中的跨越結(jié)經(jīng)由電容泄漏路徑損失的電荷量，借此改進垂直存儲器單元的保留特性。此外，以此方式相對于柵極電容減小結(jié)電容也改進垂直存儲器單元的操作性能。在垂直存儲器單元的形成期間，鄰近主體區(qū)域的區(qū)域中的結(jié)的橫截面積可通過減小所述結(jié)附近的半導(dǎo)體材料的體積來減小。
[0074]雖然本文中已圖解說明及描述了特定實施例，但所屬領(lǐng)域的技術(shù)人員將了解可用旨在實現(xiàn)相同結(jié)果的布置來替代所展示的特定實施例。本發(fā)明打算涵蓋本發(fā)明的各種實施例的調(diào)適或變化形式。應(yīng)理解，以說明性方式而非限制性方式作出以上描述。在審閱以上描述之后，所屬領(lǐng)域的技術(shù)人員將即刻明了以上實施例的組合及本文中未具體描述的其它實施例。本發(fā)明的各種實施例的范圍包含其中使用以上結(jié)構(gòu)及方法的其它應(yīng)用。因此，本發(fā)明的各種實施例的范圍應(yīng)參考所附權(quán)利要求書以及授權(quán)此權(quán)利要求書的等效物的全部范圍來確定。
[0075]在前述詳細(xì)描述中，出于簡化本發(fā)明的目的，將各種特征一起集合在單個實施例中。本發(fā)明的此方法不應(yīng)視為反映本發(fā)明的所揭示實施例必須使用比明確陳述于每一權(quán)利要求中更多特征的意圖。而是，如所附權(quán)利要求書反映，發(fā)明性標(biāo)的物在于少于單個所揭示實施例的所有特征。因此，特此將所附權(quán)利要求書并入到【具體實施方式】中，其中每一權(quán)利要求本身獨立地作為單獨實施例。
【權(quán)利要求】
1.一種形成垂直存儲器單元的方法，其包括: 在導(dǎo)體線上方形成半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)具有第一區(qū)域，所述第一區(qū)域包含第一摻雜材料與第二摻雜材料之間的第一結(jié)； 在所述半導(dǎo)體結(jié)構(gòu)的第一對側(cè)壁上于所述第一區(qū)域上面形成蝕刻保護材料；及 在第一尺寸上相對于所述半導(dǎo)體結(jié)構(gòu)的主體區(qū)域減小所述第一區(qū)域的體積。
2.根據(jù)權(quán)利要求1所述的方法，其進一步包括在第二尺寸上相對于所述主體區(qū)域減小所述第一區(qū)域的體積，其中所述第二尺寸正交于所述第一尺寸。
3.根據(jù)權(quán)利要求2所述的方法，其中在所述第一尺寸及所述第二尺寸中的至少一者上相對于所述主體區(qū)域減小所述第一區(qū)域的所述體積包含通過反應(yīng)性離子蝕刻來進行蝕刻。
4.根據(jù)權(quán)利要求2所述的方法，其中在所述第一尺寸及所述第二尺寸中的至少一者上相對于所述主體區(qū)域減小所述第一區(qū)域的所述體積包含通過氧化來消耗所述第一區(qū)域的所述體積。
5.根據(jù)權(quán)利要求2所述的方法，其進一步包括: 在所述半導(dǎo)體結(jié)構(gòu)的第二對側(cè)壁上于所述第一區(qū)域上面形成蝕刻保護導(dǎo)電材料；及 在第二尺寸上相對于所述半導(dǎo)體結(jié)構(gòu)的所述主體區(qū)域減小所述第一區(qū)域的體積。
6.根據(jù)權(quán)利要求5所述的方法，其中在所述第一尺寸及所述第二尺寸中的至少一者上相對于所述主體區(qū)域減小所述第一區(qū)域的所述體積包含通過反應(yīng)性離子蝕刻來進行蝕刻。
7.根據(jù)權(quán)利要求5所述的方法，其中在所述第一尺寸及所述第二尺寸中的至少一者上相對于所述主體區(qū)域減小所述第一區(qū)域的所述體積包含通過氧化來消耗所述第一區(qū)域的所述體積。
8.根據(jù)權(quán)利要求5所述的方法，其進一步包括: 對所述半導(dǎo)體結(jié)構(gòu)進行植入以在第二區(qū)域中形成第二摻雜材料與第三摻雜材料之間的第二結(jié) '及 在所述第一尺寸上相對于所述半導(dǎo)體結(jié)構(gòu)的主體區(qū)域減小所述第二區(qū)域的體積。
9.根據(jù)權(quán)利要求5所述的方法，其進一步包括在所述第一尺寸上相對于所述半導(dǎo)體結(jié)構(gòu)的主體區(qū)域減小所述第二區(qū)域的體積。
10.根據(jù)權(quán)利要求9所述的方法，其中在所述第一尺寸及/或所述第二尺寸上相對于所述主體區(qū)域減小所述第二區(qū)域的所述體積包含通過反應(yīng)性離子蝕刻來進行蝕刻及通過氧化來消耗所述第二區(qū)域的所述體積中的一者。
11.一種通過根據(jù)權(quán)利要求1到10中任一權(quán)利要求所述的方法形成的垂直存儲器單J Li o
12.—種形成垂直存儲器單元的方法，其包括: 在導(dǎo)體線上方形成半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)具有第一區(qū)域，所述第一區(qū)域包含第一摻雜材料與第二摻雜材料之間的第一結(jié)； 在所述半導(dǎo)體結(jié)構(gòu)的第一對側(cè)壁上于所述第一區(qū)域上面形成蝕刻保護材料； 在第一尺寸上相對于所述半導(dǎo)體結(jié)構(gòu)的主體區(qū)域減小所述第一區(qū)域的體積； 從所述半導(dǎo)體結(jié)構(gòu)形成多個半導(dǎo)體柱；及 在第二尺寸上相對于所述主體區(qū)域減小所述第一區(qū)域的體積，其中所述第二尺寸正交于所述第一尺寸。
13.根據(jù)權(quán)利要求12所述的方法，其中從所述半導(dǎo)體結(jié)構(gòu)形成多個半導(dǎo)體柱包含: 用絕緣體材料填充所述半導(dǎo)體結(jié)構(gòu)周圍的空間； 蝕刻所述半導(dǎo)體結(jié)構(gòu)及絕緣體材料以形成實質(zhì)上垂直于所述半導(dǎo)體結(jié)構(gòu)定向的第一溝槽，所述第一溝槽在第二區(qū)域中延伸到對應(yīng)于第一柵極邊緣的深度； 在所述第一溝槽的側(cè)壁上沉積絕緣體材料間隔件； 蝕刻所述半導(dǎo)體結(jié)構(gòu)以在所述第一溝槽的底部處形成第二溝槽，所述第二溝槽在所述主體區(qū)域中且延伸到第二柵極邊緣的深度； 在所述第二溝槽的側(cè)壁上形成柵極電介質(zhì)； 在所述第二溝槽的側(cè)壁上的所述柵極電介質(zhì)上方沉積導(dǎo)電材料；及 蝕刻所述半導(dǎo)體結(jié)構(gòu)以在所述第二溝槽的底部處形成第三溝槽，所述第三溝槽在所述第一區(qū)域中且延伸到所述導(dǎo)體線。
14.根據(jù)權(quán)利要求13所述的方法，其中蝕刻所述半導(dǎo)體結(jié)構(gòu)及絕緣體材料以形成第一溝槽包含在第二尺寸上相對于所述主體區(qū)域減小所述第二區(qū)域的體積。
15.根據(jù)權(quán)利要求14所述的方法，其中相對于所述主體區(qū)域減小所述第一區(qū)域的所述體積及相對于所述主體區(qū)域減小所述第二區(qū)域的所述體積中的至少一者包含進行氧化以消耗所述半導(dǎo)體結(jié)構(gòu)的一部分。
16.根據(jù)權(quán)利要求13到15中任一權(quán)利要求所述的方法，其中蝕刻所述半導(dǎo)體結(jié)構(gòu)及絕緣體材料以形成第一溝槽包含在第二尺寸上相對于所述第一區(qū)域減小所述第二區(qū)域的體積。
17.根據(jù)權(quán)利要求13到15中任一權(quán)利要求所述的方法，其進一步包括: 對所述半導(dǎo)體結(jié)構(gòu)進行植入以在所述第二區(qū)域中的所述第二摻雜材料上面形成第三摻雜材料 '及 對所述半導(dǎo)體進行植入以在所述第二區(qū)域中的所述第三摻雜材料上面形成第四摻雜材料， 其中所述第一摻雜材料為N+摻雜材料，所述第二摻雜材料為摻雜P-基底材料，所述第三摻雜材料為N-基底材料，且所述第四摻雜材料為P+摻雜材料。
18.—種垂直存儲器單元，其包括: 半導(dǎo)體材料，其位于兩個電極之間，所述半導(dǎo)體材料具有多個摻雜區(qū)域及在每一對鄰近摻雜區(qū)域之間的結(jié)；及 柵極導(dǎo)體，其鄰近所述摻雜區(qū)域中的一者形成， 其中每一結(jié)的橫截面積小于具有鄰近于其形成的柵極導(dǎo)體的所述摻雜區(qū)域的橫截面積。
19.根據(jù)權(quán)利要求18所述的垂直存儲器單元，其中涉及具有鄰近于其形成的柵極導(dǎo)體的所述摻雜區(qū)域的一側(cè)的結(jié)的橫截面積小于涉及具有鄰近于其形成的柵極導(dǎo)體的所述摻雜區(qū)域的相對側(cè)的結(jié)的橫截面積。
20.根據(jù)權(quán)利要求18所述的垂直存儲器單元，其中涉及在較接近陰極處具有鄰近于其形成的柵極導(dǎo)體的所述摻雜區(qū)域的一側(cè)的結(jié)的橫截面積小于涉及在較接近陽極處具有鄰近于其形成的柵極導(dǎo)體的所述摻雜區(qū)域的相對側(cè)的結(jié)的橫截面積。
21.根據(jù)權(quán)利要求18所述的垂直存儲器單元，其中結(jié)橫截面積的一個尺寸相對于具有鄰近于其形成的柵極導(dǎo)體的所述摻雜區(qū)域的所述橫截面積的類似尺寸而減小。
22.根據(jù)權(quán)利要求18到21中任一權(quán)利要求所述的垂直存儲器單元，其中結(jié)橫截面積的兩個尺寸相對于具有鄰近于其形成的柵極導(dǎo)體的所述摻雜區(qū)域的所述橫截面積的類似尺寸而減小。
23.根據(jù)權(quán)利要求22所述的垂直存儲器單元，其中在形成至少一個柵極結(jié)構(gòu)之后，第一結(jié)的所述橫截面積通過反應(yīng)性離子蝕刻而在第二尺寸上減小。
24.一種垂直存儲器單元，其包括: N+摻雜半導(dǎo)體陰極區(qū)域，其形成于陰極導(dǎo)體上； 摻雜P型半導(dǎo)體P-基底區(qū)域，其形成于所述N+摻雜半導(dǎo)體陰極區(qū)域上，其之間具有第一結(jié)； N型半導(dǎo)體區(qū)域，其形成于所述摻雜P型半導(dǎo)體P-基底區(qū)域上，其之間具有第二結(jié)； P+摻雜半導(dǎo)體陽極區(qū)域，其形成于所述N型半導(dǎo)體區(qū)域上，其之間具有第三結(jié)；及 至少一個柵極結(jié)構(gòu)，其鄰近所述摻雜P型半導(dǎo)體P-基底區(qū)域形成，所述至少一個柵極結(jié)構(gòu)包含通過柵極電介質(zhì)從所述摻雜P型半導(dǎo)體P-基底區(qū)域偏移的導(dǎo)電材料， 其中所述第一結(jié)、所述第二結(jié)或所述第三結(jié)中的至少一者的橫截面積小于所述摻雜P型半導(dǎo)體P-基底區(qū)域的橫 截面積。
25.根據(jù)權(quán)利要求24所述的垂直存儲器單元，其中所述第一結(jié)的所述橫截面積小于所述摻雜P型半導(dǎo)體P-基底區(qū)域的所述橫截面積。
26.根據(jù)權(quán)利要求25所述的垂直存儲器單元，其中所述第一結(jié)的所述橫截面積大于所述第二結(jié)及所述第三結(jié)中的每一者的所述橫截面積。
27.根據(jù)權(quán)利要求24所述的垂直存儲器單元，其中所述第二結(jié)的所述橫截面積小于所述摻雜P型半導(dǎo)體P-基底區(qū)域的所述橫截面積。
28.根據(jù)權(quán)利要求24到27中任一權(quán)利要求所述的垂直存儲器單元，其中所述第三結(jié)的所述橫截面積小于所述摻雜P型半導(dǎo)體P-基底區(qū)域的所述橫截面積。
29.根據(jù)權(quán)利要求28所述的垂直存儲器單元，其中在形成所述至少一個柵極結(jié)構(gòu)之前，所述第一結(jié)的所述橫截面積通過反應(yīng)性離子蝕刻而在第一尺寸上減小。
30.根據(jù)權(quán)利要求24到27中任一權(quán)利要求所述的垂直存儲器單元，其中所述第一結(jié)、所述第二結(jié)及所述第三結(jié)中的每一者的所述橫截面積小于所述摻雜P型半導(dǎo)體P-基底區(qū)域的所述橫截面積，且所述第二結(jié)及所述第三結(jié)中的每一者的所述橫截面積小于所述第一結(jié)的所述橫截面積。
31.根據(jù)權(quán)利要求24到27中任一權(quán)利要求所述的垂直存儲器單元，其中所述第一結(jié)、所述第二結(jié)及所述第三結(jié)中的每一者的所述橫截面積通過氧化接近所述第一結(jié)、所述第二結(jié)及所述第三結(jié)的相應(yīng)半導(dǎo)體而在至少第一尺寸上減小。
【文檔編號】H01L21/8247GK103765575SQ201280041554
【公開日】2014年4月30日 申請日期:2012年7月18日 優(yōu)先權(quán)日:2011年7月27日
【發(fā)明者】庫爾特·D·拜格爾, 山·D·唐 申請人:美光科技公司