微電子器件的制作方法
【專利摘要】在兩個(gè)導(dǎo)電電極之間夾置的晶體半導(dǎo)體類肖特基勢(shì)壘二極管與存儲(chǔ)器元件、字線和位線串聯(lián)，其中該設(shè)置提供大于IV的電壓容限以及大于5×106A/cm2的電流密度。該類肖特基勢(shì)壘二極管可以在與低溫BEOL半導(dǎo)體加工兼容的條件下制造，可以在低電壓下提供高電流，呈現(xiàn)高的導(dǎo)通-關(guān)斷比，并且實(shí)現(xiàn)了大存儲(chǔ)器陣列。
【專利說(shuō)明】微電子器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及微電子器件領(lǐng)域。更具體地，本發(fā)明涉及用于大的電子部件陣列中的微電子器件。
【背景技術(shù)】
[0002]為了增加存儲(chǔ)器技術(shù)(易失性和非易失性)的密度，交叉點(diǎn)設(shè)計(jì)是優(yōu)選的。在這種最優(yōu)化的設(shè)計(jì)中，字線和位線(下文中稱為存儲(chǔ)器線)以等于2F的最小間距延伸，其中F是指光刻最小特征尺寸(feature size)(例如,32nm),并且存儲(chǔ)元件被放置在這些垂直取向的存儲(chǔ)器線之間的它們的交叉點(diǎn)處。在這種存儲(chǔ)器技術(shù)中存在兩種可能的設(shè)計(jì):
[0003](a)納米-交叉(nano-crossbar)設(shè)計(jì):是指這樣的設(shè)計(jì):其中，存儲(chǔ)器線以亞光刻間距延伸。在該設(shè)計(jì)中，存儲(chǔ)器基元(memory cell)面積從4F2減小到4FS2,其中2FS是納米級(jí)間距并且匕〈$，其中F是上述光刻最小特征尺寸。先前的研究詳細(xì)描述了這些亞光刻特征如何與光刻界定的字線和位線驅(qū)動(dòng)器/解碼器電路對(duì)接。
[0004](b) 3D設(shè)計(jì):是指這樣的設(shè)計(jì):其中，存儲(chǔ)器線以光刻間距延伸，設(shè)置多個(gè)存儲(chǔ)器層。這些基元的有效面積因此為4F2/n，其中η是層疊的存儲(chǔ)器層的數(shù)目。
[0005]在上述的任一種設(shè)計(jì)情況下，在存儲(chǔ)器線的交叉處需要兩個(gè)器件部件:
[0006](a)存儲(chǔ)器元件:是指用于存儲(chǔ)數(shù)據(jù)/信息的元件。此處存在很多選擇(包括，例如，相變存儲(chǔ)器(PCM)、MRAM、電阻式RAM、固體電解質(zhì)存儲(chǔ)器、FeRAM等)，一種有前景的存儲(chǔ)器節(jié)點(diǎn)材料是PCM。
[0007](b)整流元件或存取器件:由于并不是在每個(gè)交叉點(diǎn)處都設(shè)置晶體管，需要器件來(lái)進(jìn)行整流(呈現(xiàn)非線性)。這確保位于未被選擇的字線和位線上的存儲(chǔ)器基元不會(huì)被非故意地編程或彼此短路，并且不泄漏顯著量的電流。
[0008]對(duì)于大多數(shù)有前景的存儲(chǔ)器材料，對(duì)于20_40nm范圍內(nèi)的臨界尺寸(⑶)，需要的編程電流密度在107-108A/cm2的量級(jí)。圖1示例出了對(duì)于在電流通過(guò)時(shí)可控地改變相的電阻式存儲(chǔ)器元件，復(fù)位電流和復(fù)位電流密度與臨界尺寸的關(guān)系圖。從圖1可以看出，電流隨著按比例縮小而減小，但是電流密度由于隨著按比例縮小而增加的熱損而顯著增加。
[0009]應(yīng)當(dāng)注意，由于PCM⑶小于F (為了最小化復(fù)位電流以及最小化鄰近效應(yīng))，串聯(lián)二極管中的有效電流密度一定程度地更小。如果PCM⑶的范圍為0.5F (間距的1/4)到
0.66F (間距的1/3)，則二極管中的復(fù)位電流將為較小的2.25X到4X。然而，這種電流密度仍極聞。
[0010]能夠用于整流的最公知的單晶硅P-η和肖特基二極管在低電壓下提供1-2x107A/cm2。該極限來(lái)自于多種不同因素，這些因素包括p-n結(jié)中的高水平注入效應(yīng)以及(一個(gè)或多個(gè))摻雜區(qū)的串聯(lián)電阻等。這是小于大多數(shù)電阻式存儲(chǔ)器元件所需的量值的量級(jí)。此外，能夠在中間制程(MOL)或后端制程(BEOL)較低溫度工藝中制造的二極管的質(zhì)量通常差得多，這是因?yàn)樗鼈儽仨氃诰哂械偷枚嗟倪w移率的非晶或多晶硅中制造。這些考慮阻礙了單晶硅或其它硅材料中的P-n結(jié)用作大電流存儲(chǔ)器元件(尤其在3D中)的整流器。[0011]此外，流過(guò)未被選擇的基元的電流必須小以防止陣列干擾和減小編程功率。通常，需要遠(yuǎn)超過(guò)字線(WL)或位線(BL)上的元件數(shù)目的10倍的整流比。換言之，對(duì)于典型的Mbit陣列，需要10000或更高的整流比(優(yōu)選超過(guò)107)。整流比是偏置的函數(shù)，這是因?yàn)槁p量是偏置的函數(shù)。
[0012]當(dāng)前受讓人開(kāi)發(fā)的一種方案涉及使用固體電解質(zhì)(SE)器件元件(參見(jiàn)例如美國(guó)專利7，382，647)作為用于PCM的存取(二極管)元件。這種途徑的優(yōu)點(diǎn)是高導(dǎo)通/關(guān)斷(0N/OFF)比，因?yàn)镾E能夠在導(dǎo)通狀態(tài)下提供高電流(因?yàn)槠渚哂袠蚪觾蓚€(gè)電極的金屬絲)以及低關(guān)斷電流。然而，該途徑的缺點(diǎn)包括:
[0013](a)需要明確的擦除步驟來(lái)擦除所述金屬絲，其中這種擦除步驟會(huì)是相當(dāng)慢的(例如，擦除厚的金屬絲需要數(shù)百微秒)，以及
[0014](b)大電流編程期間SE元件的可靠性/耐久性低。
[0015]此外，存在其它包含密集的部件陣列的電子應(yīng)用，例如液晶顯示器(LCD)和有機(jī)發(fā)光二極管(OLED)陣列，它們需要可提供單個(gè)(或多個(gè))元件可訪問(wèn)性且同時(shí)阻斷通過(guò)半選擇的(half-selected)或未選擇的元件的多個(gè)電流路徑的存取元件(access element)。
[0016]本發(fā)明的實(shí)施例的目的在于改進(jìn)現(xiàn)有技術(shù)系統(tǒng)和方法。

【發(fā)明內(nèi)容】

[0017]本發(fā)明教導(dǎo)了解決其它二極管的電壓容限限制(voltage margin limitation)的晶體半導(dǎo)電材料的合成。為了使得較大陣列(>1MB)的存儲(chǔ)器元件能夠被尋址，將需要1.5V的電壓容限。本發(fā)明提供了約IV的半容限(用導(dǎo)電式原子力顯微鏡(AFM)測(cè)量的)，其導(dǎo)致2V的總?cè)菹蕖?br> [0018]本發(fā)明提供了用作包括密集的諸如存儲(chǔ)器和顯示器的部件陣列的電子應(yīng)用中的大電流密度“存取器件”的晶體材料族，其中所述晶體材料具有如下化學(xué)式:
[0019]MaXbY2,
[0020]其中a=0.4-1.2，b=0.8-1.2，
[0021]其中M 選自 Cu、Ag、Li 和 Zn，
[0022]其中X選自Cr、Mo和W，并且
[0023]其中Y 選自 Se、S、0 和 Te。
[0024]這種晶體材料的非限制性實(shí)例包括Cua24Cra26Sa5和Cua24Cra26Sea5t5盡管在本說(shuō)明書中提供了所述晶體材料的幾個(gè)特定實(shí)例，但是應(yīng)注意在不脫離本發(fā)明的范圍的情況下也可以使用上面提供的各種元素的其它組合。
[0025]這種晶體材料可以在BEOL兼容的溫度(低于400°C )下制造。此外，使用這些材料制造的存取器件當(dāng)被夾置在適當(dāng)?shù)碾姌O之間時(shí)已經(jīng)顯示出承載大電流密度并且呈現(xiàn)極好的導(dǎo)通/關(guān)斷比。
[0026]在一個(gè)實(shí)施例中，本發(fā)明提供了一種器件，其包括:(a)位線；(b) MaXbY2M，其中a=0.4-1.2，b=0.8-1.2，M 選自 Cu、Ag、Li 和 Zn，X 選自 Cr、Mo 和 W,并且 Y 選自 Se、S、0 和Te ; (c)存儲(chǔ)器元件(例如，相變存儲(chǔ)器(PCM)、電阻式RAM (RRAM)、磁阻式RAM (MRAM)等)；(d)字線，并且其中所述MaXbY2層和存儲(chǔ)器元件:(i)被夾置在所述位線和所述字線之間，并且(ii)與所述字線和所述位線電串聯(lián)。[0027]在另一個(gè)實(shí)施例中，本發(fā)明提供了一種器件，其包括:(a)位線；(b)被頂部導(dǎo)電層和底部導(dǎo)電層夾置的CuaCrbSc層，其中a=0.24 ± 0.005，b=0.26 ± 0.005，并且c=0.50±0.01 ; (c)存儲(chǔ)器元件(例如，相變存儲(chǔ)器(PCM)、電阻式RAM (RRAM)、磁阻式RAM(MRAM)等);(d)字線，并且其中所述CuaCrbS。層和所述存儲(chǔ)器元件:(i)被夾置在所述位線和所述字線之間，并且(i i )與所述字線和所述位線電串聯(lián)。
[0028]在另一個(gè)實(shí)施例中，本發(fā)明提供了一種器件，其包括:(a)位線；(b)被頂部導(dǎo)電層和底部導(dǎo)電層夾置的CuaCrbSec層，其中a=0.24±0.005，b=0.26±0.005，并且c=0.50±0.01 ; (c)存儲(chǔ)器元件(例如，相變存儲(chǔ)器(PCM)、電阻式RAM (RRAM)、磁阻式RAM(MRAM)等)；(d)字線，并且其中所述CuaCrbSe。層和所述存儲(chǔ)器元件:(i)被夾置在所述位線和所述字線之間，并且(i i )與所述字線和所述位線電串聯(lián)。
[0029]因此，根據(jù)本發(fā)明的第一方面，提供了一種微電子器件，其包括:位線；MaXbY2層，其中 a=0.4-1.2，b=0.8-1.2，M 選自 Cu、Ag、Li 和 Zn，X 選自 Cr、Mo 和 W,并且 Y 選自 Se、S、O和Te ;存儲(chǔ)器元件；以及字線。所述MaXbY2層和所述存儲(chǔ)器元件:(i )被夾置在所述位線和所述字線之間，并且(i i )與所述字線和所述位線電串聯(lián)。
[0030]優(yōu)選地，在所述器件中，所述MaXbY2層是CuaCrbS2，其中a=0.4-1.2并且b=0.8-1.2。[0031 ]優(yōu)選地，在所述器件中，所述 MaXbY2 層是 Cu0.24±0.005Cr0.26±0.005S0.5±0.01。
[0032]優(yōu)選地，在所述器件中，所述MaXbY2層是CuaCrbSe2,其中a=0.4-1.2，并且b=0.8-1.2。
[0033]優(yōu)選地，在所述器件中，所述MaXbY2 層是 Cua24iacici5Cra26iacici5Sea5iacilt5
[0034]優(yōu)選地，所述器件還包括與所述MaXbY2材料的相反側(cè)接觸的導(dǎo)電層。
[0035]優(yōu)選地，在所述器件中，所述導(dǎo)電層中的至少一個(gè)是惰性的。
[0036]優(yōu)選地，在所述器件中，所述導(dǎo)電層中的至少一個(gè)包括Cu3Ge。
[0037]優(yōu)選地，所述器件在大于5xl06A/cm2的電流密度下可靠地操作。
[0038]優(yōu)選地，所述器件具有大于IV的電壓容限。
[0039]優(yōu)選地，還提供一種包括根據(jù)所述第一方面的器件的陣列的交叉點(diǎn)(crosspoint)存儲(chǔ)器陣列。
[0040]根據(jù)本發(fā)明的第二方面，提供了一種方法，其包括:向所述器件的陣列施加電壓，由此改變所述存儲(chǔ)器元件中的一個(gè)存儲(chǔ)器元件的狀態(tài)。
[0041 ] 優(yōu)選地，所述方法還包括讀出所述一個(gè)存儲(chǔ)器元件的狀態(tài)。
[0042]優(yōu)選地，在所述方法中，所讀出的狀態(tài)是所述存儲(chǔ)器元件中的一個(gè)存儲(chǔ)器元件的電阻。
[0043]優(yōu)選地，所述第一方面的器件還在其側(cè)面被夾置在電介質(zhì)之間。
[0044]優(yōu)選地，所述第一方面的器件是如下結(jié)構(gòu)的組合或如下結(jié)構(gòu)中任何結(jié)構(gòu)的一部分:蘑菇結(jié)構(gòu)、凹陷蘑菇結(jié)構(gòu)、柱基元(pillar cell)、光刻孔結(jié)構(gòu)、亞光刻孔結(jié)構(gòu)、以及環(huán)形基元結(jié)構(gòu)。
[0045]優(yōu)選地，在所述第一方面的器件中，所述存儲(chǔ)器元件是如下存儲(chǔ)器中的任何存儲(chǔ)器:相變存儲(chǔ)器(PCM);電阻式RAM (RRAM);磁阻式RAM (MRAM)0
[0046]從第三方面來(lái)看，本發(fā)明提供了一種電子器件，其包括:位線；被頂部導(dǎo)電層和底部導(dǎo)電層夾置的 CuaCrbSc 層，其中 a=0.24±0.005，b=0.26±0.005，并且 c=0.50±0.01 ;存儲(chǔ)器元件；以及字線。所述CuaCrbS。層和所述存儲(chǔ)器元件:(i )被夾置在所述位線和所述字線之間，并且(ii)與所述字線和所述位線電串聯(lián)。
[0047]優(yōu)選地，所述器件在大于5X106A/cm2的電流密度下可靠地操作。
[0048]優(yōu)選地，所述器件具有大于IV的電壓容限。
[0049]優(yōu)選地，提供一種包括第三方面的器件的陣列的交叉點(diǎn)存儲(chǔ)器陣列。
[0050]優(yōu)選地，還提供一種方法，該方法包括:向所述陣列施加電壓，由此改變所述存儲(chǔ)器元件中的一個(gè)存儲(chǔ)器元件的狀態(tài)。
[0051 ] 優(yōu)選地，所述方法還包括讀出所述一個(gè)存儲(chǔ)器元件的狀態(tài)。
[0052]優(yōu)選地，在所述方法中，所讀出的狀態(tài)是所述存儲(chǔ)器元件中的一個(gè)存儲(chǔ)器元件的電阻。
[0053]優(yōu)選地，所述第三方面的器件是如下結(jié)構(gòu)的組合或如下結(jié)構(gòu)中任何結(jié)構(gòu)的一部分:蘑菇結(jié)構(gòu)、凹陷蘑菇結(jié)構(gòu)、柱基元、光刻孔結(jié)構(gòu)、亞光刻孔結(jié)構(gòu)、以及環(huán)形基元結(jié)構(gòu)。
[0054]優(yōu)選地，在所述器件中，所述存儲(chǔ)器元件是如下存儲(chǔ)器中的任何存儲(chǔ)器:相變存儲(chǔ)器(PCM);電阻式 RAM (RRAM);磁阻式 RAM (MRAM)0
[0055]從第四方面來(lái)看，本發(fā)明提供了一種電子器件，其包括:位線；被頂部導(dǎo)電層和底部導(dǎo)電層夾置的 CuaCrbSec 層，其中 a=0.24±0.005，b=0.26±0.005，并且 c=0.50±0.01 ;存儲(chǔ)器元件；以及字線。所述CuaCrbSe。層和所述存儲(chǔ)器元件:(i )被夾置在所述位線和所述字線之間，并且(ii)與所述字線和所述位線電串聯(lián)。
[0056]優(yōu)選地，所述器件在大于5xl06A/cm2的電流密度下可靠地操作。
[0057]優(yōu)選地，所述器件具有大于IV的電壓容限。
[0058]優(yōu)選地，還提供一種包括所述第四方面的器件的陣列的交叉點(diǎn)存儲(chǔ)器陣列。
[0059]優(yōu)選地，所述第四方面的器件的所述存儲(chǔ)器元件是如下存儲(chǔ)器中的任何存儲(chǔ)器:相變存儲(chǔ)器(PCM);電阻式RAM (RRAM);磁阻式RAM (MRAM)0
[0060]本發(fā)明與先前發(fā)明相比優(yōu)點(diǎn)包括但不限于:
[0061]可靠性一(根據(jù)本發(fā)明的教導(dǎo)制造的存取器件的)存取器件特征在大電流循環(huán)時(shí)沒(méi)有可感到的變化，這與基于固體電解質(zhì)的存取器件不同；
[0062]高導(dǎo)通/關(guān)斷比一其中導(dǎo)通/關(guān)斷比取決于Μ、X和Y的選擇；
[0063]大電流密度——超過(guò)5xl06A/cm2的電流密度——這是與非晶Si或多晶硅相比獨(dú)特的優(yōu)點(diǎn)；
[0064]與先前公開(kāi)的存取器件的電壓容限相比高的電壓容限。導(dǎo)電式AFM測(cè)量表明半容限大于IV。
【專利附圖】

【附圖說(shuō)明】
[0065]現(xiàn)在將僅通過(guò)舉例的方式參考在附圖中示例的本發(fā)明的優(yōu)選實(shí)施例來(lái)描述本發(fā)明。
[0066]圖1示例出對(duì)于在電流通過(guò)時(shí)可控地改變相的電阻式存儲(chǔ)器元件，復(fù)位電流和復(fù)位電流密度與臨界尺寸的關(guān)系圖；
[0067]圖2描繪了用作存取器件的本發(fā)明的實(shí)施例，其中MaXbY2材料的薄膜被夾置在兩個(gè)導(dǎo)電區(qū)域之間；[0068]圖3描繪了本發(fā)明的實(shí)施例，其中包括Cua24Cra26Sa5層的薄膜被夾置在W電極之間或者被夾置在W電極和Cu (或Cu3Ge)電極之間；
[0069]圖4A描繪了根據(jù)本發(fā)明實(shí)施例的包括Cua24Cra26Sa5層的薄膜的I/V特性；
[0070]圖4B示例出如何使用導(dǎo)電式原子力顯微鏡(C-AFM)測(cè)量與根據(jù)本發(fā)明實(shí)施例的包括MaXbY2材料的器件相關(guān)聯(lián)的大電流密度的例子；
[0071 ] 圖4C描繪了包含MaXbY2材料的根據(jù)本發(fā)明實(shí)施例的器件和M8X1Y6方案之間的電流密度的比較；
[0072]圖5描繪了根據(jù)本發(fā)明實(shí)施例的器件疊層結(jié)構(gòu)的例子，其中MaXbY2層在其側(cè)面被夾置在電介質(zhì)之間并且在頂部和底部被夾置在電極/半導(dǎo)體之間；
[0073]圖6描繪了根據(jù)本發(fā)明實(shí)施例的圖5的疊層結(jié)構(gòu)以及在MaXbY2層和鎢(W) /金屬線之間設(shè)置的兩個(gè)界面層；
[0074]圖7描繪了根據(jù)本發(fā)明實(shí)施例的由MaXbY2和M8XY6層形成的異質(zhì)結(jié)構(gòu)以及另外的界面層；
[0075]圖8a_f示例出包含根據(jù)本發(fā)明實(shí)施例的具有MaXbY2層的大電流密度存取器件或二極管器件的各種所關(guān)注的結(jié)構(gòu)的非限制性實(shí)例；
[0076]圖9a示例出根據(jù)本發(fā)明實(shí)施例的亞光刻孔器件與具有MaXbY2層的構(gòu)圖的(patterned) 二極管的組合的橫截面；
[0077]圖9b示例出根據(jù)本發(fā)明實(shí)施例的亞光刻孔器件與二極管器件的另一組合；
[0078]圖10示例出根據(jù)本發(fā)明實(shí)施例的亞光刻孔存儲(chǔ)器結(jié)構(gòu)與未構(gòu)圖的二極管的組合的橫截面，其中未構(gòu)圖的二極管面對(duì)具有CMOS電路的娃襯底；
[0079]圖11示例出根據(jù)本發(fā)明實(shí)施例的亞光刻孔結(jié)構(gòu)與具有MaXbY2層的未構(gòu)圖的二極管的組合，其中具有MaXbY2層的未構(gòu)圖的二極管背離具有CMOS電路的硅襯底；
[0080]圖12示例出根據(jù)本發(fā)明實(shí)施例的亞光刻孔結(jié)構(gòu)與具有MaXbY2層的構(gòu)圖的二極管的組合，其中具有MaXbY2層的構(gòu)圖的二極管背離具有CMOS電路的硅襯底；
[0081]圖13示例出根據(jù)本發(fā)明實(shí)施例的具有MaXbY2層的未構(gòu)圖的二極管與凹陷蘑菇結(jié)構(gòu)的組合，其中具有MaXbY2層的未構(gòu)圖的二極管面對(duì)具有CMOS電路的硅襯底；
[0082]圖14示例出根據(jù)本發(fā)明實(shí)施例的具有MaXbY2層的構(gòu)圖的二極管與凹陷蘑菇結(jié)構(gòu)的組合，其中具有MaXbY2層的構(gòu)圖的二極管背離具有CMOS電路的硅襯底；
[0083]圖15示例出根據(jù)本發(fā)明實(shí)施例的具有MaXbY2層的未構(gòu)圖的二極管與環(huán)形存儲(chǔ)器結(jié)構(gòu)的組合，其中未構(gòu)圖的二極管面對(duì)具有CMOS電路的硅襯底；并且
[0084]圖16示例出根據(jù)本發(fā)明實(shí)施例的具有MaXbY2層的構(gòu)圖的二極管與環(huán)形結(jié)構(gòu)的組合，其中構(gòu)圖的二極管背離具有CMOS電路的硅襯底。
【具體實(shí)施方式】
[0085]盡管在優(yōu)選實(shí)施例中示例和描述本發(fā)明，但是可以以很多不同的配置產(chǎn)生本發(fā)明。在附圖中描繪并且在本文中將詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施例，應(yīng)當(dāng)理解，本公開(kāi)應(yīng)被認(rèn)為是本發(fā)明原理的范例及其構(gòu)造的相關(guān)功能性說(shuō)明，而不旨在將本發(fā)明限制為所示例的實(shí)施例。本領(lǐng)域技術(shù)人員將預(yù)見(jiàn)在本發(fā)明的范圍內(nèi)的很多其它可能的變型。
[0086]本發(fā)明總體上涉及大電流密度存取器件領(lǐng)域。更具體地，本發(fā)明涉及用于大的電子部件陣列的具有大電壓容限的低溫后端制程(BEOL)兼容二極管。
[0087]如在名稱為“Backendof Line (BEOL) Compatible High Current Density AccessDevice for High Density Arrays of Electronic Components，，(美國(guó)序列號(hào) 12/727，746)的由當(dāng)前受讓人開(kāi)發(fā)的一種方案涉及二極管作為存取器件的使用。在該方案中，所述二極管提供高導(dǎo)通/關(guān)斷比、低溫BEOL兼容的制造能力以及提供大電流密度的能力。在那個(gè)申請(qǐng)中描述的優(yōu)選二極管材料(我們稱為M8X1Y6或816的類型)的限制是:其?1.1V的低電壓容限。
[0088]因此，需要這樣的二極管(用作半導(dǎo)體存儲(chǔ)器陣列的存取元件):其能夠在與標(biāo)準(zhǔn)BEOL加工兼容的溫度(即，低于400°C)下制造且同時(shí)能夠提供大電流密度并且可靠地工作。
[0089]本發(fā)明提供了用作包括密集的諸如存儲(chǔ)器和顯示器的部件陣列的電子應(yīng)用中的大電流密度“存取器件”的晶體材料族，其中所述晶體材料具有如下化學(xué)式:
[0090]MaXbY2,
[0091]其中a=0.4-1.2，b=0.8-1.2 (下文中，縮寫為 112)，
[0092]其中M 選自 Cu、Ag、Li 和 Zn，
[0093]其中X選自Cr、Mo和W，并且
[0094]其中Y 選自 Se、S、O 和 Te。
[0095]圖2描繪了用作存取器件的本發(fā)明的器件結(jié)構(gòu)的一個(gè)實(shí)施例，其中上述MaXbY2材料的薄膜204被夾置在兩個(gè)導(dǎo)電區(qū)域202和206之間。應(yīng)當(dāng)注意，盡管本說(shuō)明書在各種實(shí)例中討論了單層MaXbY2材料，但是本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，也可以使用具有不同組成的多層MaXbY2膜來(lái)代替這種單層。
[0096]在一個(gè)實(shí)施例中，上述MaXbY2材料的薄膜(典型地，20_100nm)被夾置在兩個(gè)導(dǎo)電區(qū)域之間，其中所述導(dǎo)電區(qū)域可以是金屬或不同的半導(dǎo)體。在該實(shí)施例的一個(gè)非限制性實(shí)例中，40nm的Cuci 24Crci 26Stl 5膜被夾置在W和Pt電極之間，由此當(dāng)W電極相對(duì)于Pt電極被負(fù)掃時(shí)，這種設(shè)置呈現(xiàn)具有Pt電極的類肖特基二極管的特性。
[0097]圖3描繪了一個(gè)優(yōu)選實(shí)施例，其中包括Cua24Cra26Sa5層302的薄膜被夾置在接觸區(qū)域304和306之間。導(dǎo)電區(qū)域(304和306)、Cua24Cra26Sa5層302、相變/存儲(chǔ)器材料312、以及導(dǎo)電區(qū)域314與字線308和位線310串聯(lián)電連接。應(yīng)當(dāng)注意，盡管圖3描繪了單個(gè)Cua24Cra26Sa5層，但是本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，Cua24Cra26Sa5層可以存在有一個(gè)或多個(gè)界面層。在一個(gè)非限制性實(shí)例中，導(dǎo)電區(qū)域304和306中的每一個(gè)可以由W和W、W和Cu、或者W和Cu3Ge形成。
[0098]應(yīng)當(dāng)注意，在上述實(shí)例中，盡管使用了 CuaMCra26Sa 5層302的具體例子，應(yīng)當(dāng)注意，略微的變化在本實(shí)施例的范圍內(nèi)。例如，層302可以具有如下構(gòu)成=Cua24iacici5Cra26iacici5Sa5+0.01°此外，其它痕量雜質(zhì)也可以作為層302的部分而存在。
[0099]電壓容限被定義為跨存取器件的這樣的電壓范圍，對(duì)于該電壓范圍，流過(guò)存取器件的電流總是低于10nA。例如，如果在繪制了存取器件電流與施加到頂部電極(底部電極接地)的電壓的關(guān)系的曲線的負(fù)側(cè)上_|Vb|伏特和正側(cè)上+ |Va|伏特處電流增加到IOnA以上，則電壓容限將等于I Va|+ I Vb |。
[0100]圖4A描繪了根據(jù)本發(fā)明優(yōu)選實(shí)施例的包括Cua24Cra26Sa5層以及W和Pt電極的薄膜(近似30nm)的電流-電壓(1-V)特性。當(dāng)圖4A中描繪的器件中的底部W電極上的電壓從O掃到一組負(fù)電壓時(shí)，該器件顯示出類肖特基勢(shì)壘的行為(即，1-V特性顯示出電流對(duì)所施加電壓的指數(shù)依賴性)。圖4A也示例了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的包括Cua24Cra26Sas層的薄膜與先前的M8X1Y6方案的特性比較，M8X1Y6方案在名稱為“Backend of Line (BEOL)Compatible High Current Density Access Device for High Density Arrays ofElectronic Components”(美國(guó)序列號(hào)N0.12/727，746)的共同受讓的申請(qǐng)中公開(kāi)。為了進(jìn)行該比較，使用相同的實(shí)驗(yàn)設(shè)置(包括相同的電極材料和尺寸)，但被夾置的二極管材料不同(112VS.816)。應(yīng)當(dāng)注意，在圖4A中，在正電壓軸上觀察到的大的泄漏電流是可能源自氧化和電極尺寸的極端不對(duì)稱(?Icm的底部電極vs.?20nm的頂部電極)的測(cè)量的人為結(jié)果。因此，在圖4A的測(cè)量中，從電流顯示出在泄漏基線(leakage floor)上方陡峭且顯著的上升的點(diǎn)，估計(jì)電壓容限范圍的右手側(cè)。(對(duì)816器件進(jìn)行的測(cè)量暗示，當(dāng)這些器件的尺寸按比例縮小以形成集成陣列的一部分時(shí)，毯式(blanket)二極管薄膜上的AFM-測(cè)量的電壓容限典型地為由相同二極管材料制成的器件的電壓容限的一半。)
[0101]圖4B示例出如何使用導(dǎo)電式原子力顯微鏡(C-AFM)測(cè)量與根據(jù)本發(fā)明的優(yōu)選實(shí)施例的包括MaXbY2材料406的器件(使用不銹鋼圓盤(puck)410而被接地)相關(guān)聯(lián)的大電流密度的例子。在該設(shè)置中，向AFM探針402施加由電壓源404提供的電壓脈沖到，并且基于跨串聯(lián)電阻器408的電壓降而使用電流測(cè)量裝置412測(cè)量電流。
[0102]圖4C描繪了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的包括MaXbY2材料的器件與M8X1Y6方案之間的電流密度比較。與名稱為 “Backend of Line (BEOL) Compatible High Current DensityAccess Device for High Density Arrays of Electronic Components，，(美國(guó)序列號(hào)N0.12/727，746)的共同受讓的申請(qǐng)中公開(kāi)的先前的M8X1Y6方案的比較顯示出電壓容限從560mV (對(duì)于M8X1Y6)提高到1140mV (對(duì)于基于本發(fā)明的Cua24Cra26Sa5膜的器件)。此外，對(duì)根據(jù)本發(fā)明的優(yōu)選實(shí)施例的具有Cua24Cra26Sa5膜的器件的脈沖測(cè)量顯示出:觀察到約5x106A/cm2或更高的非常大的電流密度。
[0103]可能的器件結(jié)構(gòu):
[0104]盡管在下文中示出和討論可能器件結(jié)構(gòu)的幾個(gè)非限制性實(shí)例，但是應(yīng)當(dāng)注意，存在很多能夠被制成呈現(xiàn)上述器件特性的能夠使用半導(dǎo)體制造工具/工藝制造的可能器件結(jié)構(gòu)。
[0105]圖5描繪了用于存儲(chǔ)器件疊層的根據(jù)本發(fā)明的優(yōu)選實(shí)施例的器件結(jié)構(gòu)，其中MaXbY2層506在其側(cè)面被夾置在電介質(zhì)518和518之間，并且在頂部和底部被夾置在與字線和位線502和516電串聯(lián)的電極/半導(dǎo)體之間。圖5的器件結(jié)構(gòu)也描繪了鎢(W) /金屬線504、510和514以及相變/存儲(chǔ)器材料512。構(gòu)造這種結(jié)構(gòu)的一種方式是將MaXbY2材料填充到孔或過(guò)孔(via)中。其中蝕刻了過(guò)孔的電介質(zhì)可以由氧化硅、氮化硅或某種其它低K電介質(zhì)制成。
[0106]下面提供根據(jù)本發(fā)明的優(yōu)選實(shí)施例可以如何制造圖5中所示的疊層的非限制性實(shí)例。使用例如物理或化學(xué)氣相沉積，將電介質(zhì)518沉積到具有構(gòu)圖的位線516的線的晶片上。然后對(duì)電介質(zhì)518進(jìn)行光刻以使用諸如反應(yīng)等離子體蝕刻的技術(shù)打開(kāi)孔?？梢栽谕ǔＩ叩臏囟认率褂梦锢須庀喑练e來(lái)沉積MaXbY2層506。可以使用各種不同的技術(shù)來(lái)沉積層504、506、510、512、514，所述技術(shù)包括但不限于:化學(xué)氣相沉積(CVD)、物理氣相沉積技術(shù)(PVD-例如濺射、蒸鍍等)、旋涂技術(shù)、原子層沉積技術(shù)(ALD)等。并且，可以使用各種光刻技術(shù)、蝕刻、化學(xué)機(jī)械拋光、剝離等界定這些層的具體特征。為了制造這些結(jié)構(gòu)中的每一個(gè)，各種可能的工藝流都是可能的。
[0107]圖6描繪了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的另一可能器件疊層的結(jié)構(gòu)，其類似于圖5的疊層的結(jié)構(gòu)。在該實(shí)例中，正如在圖5中一樣，MaXbY2層606在其側(cè)面被夾置在電介質(zhì)608和618之間，并且在頂部和底部被夾置在與字線和位線602和616電串聯(lián)的電極/半導(dǎo)體之間。圖6的器件結(jié)構(gòu)，正如圖5中的一樣,也描繪了鶴(W) /金屬線604、610和614以及相變/存儲(chǔ)器材料612。然而，與圖5的疊層的結(jié)構(gòu)不同，圖6的疊層的結(jié)構(gòu)還包括添加在MaXbY2層606和鎢(W)/金屬線604和610之間的一個(gè)或多個(gè)另外的界面層620和622。一個(gè)或多個(gè)界面層620和622可以用于改善/修改二極管特性，其中界面層620可以被添加到鎢(W) /金屬線604和MaXbY2層606的界面，并且/或者界面層622可以被添加到鎢(W)/金屬線610與MaXbY2層606的界面。例如，通過(guò)使用這些界面層，電壓容限可以提高10%那么多。界面層的一個(gè)可能選擇是SiNx。
[0108]圖7描繪了由MaXbY2層708和M8XY6層716以及另外的界面層706、710、714和718形成的、根據(jù)本發(fā)明優(yōu)選實(shí)施例的異質(zhì)結(jié)構(gòu)(組合兩種二極管材料的特性)。MaXbY2層708和M8XY6層716在其側(cè)面被夾置在電介質(zhì)726和728之間，并且在頂部和底部被夾置在與字線和位線702和730電串聯(lián)的電極/半導(dǎo)體之間。圖7的器件結(jié)構(gòu)也描繪了鎢(W) /金屬線704,712,720和724以及相變/存儲(chǔ)器材料722。
[0109]圖5、圖6和圖7中描繪的例子示出了其中MaXbY2薄膜被設(shè)置在兩個(gè)電極以及垂直取向的字線和位線之間的本發(fā)明的優(yōu)選實(shí)施例。因此，MaXbY2&其相關(guān)聯(lián)的界面層和電極串聯(lián)連接到其它元件，例如存儲(chǔ)器元件(例如，相變存儲(chǔ)器(PCM)、電阻式RAM (RRAM)、磁阻式RAM (MRAM)等)、電阻器、LED疊層或液晶元件。
[0110]根據(jù)本發(fā)明的優(yōu)選實(shí)施例，交叉點(diǎn)存儲(chǔ)器陣列可以由圖3、圖5、圖6和圖7所示的器件的陣列形成，其中電壓可以被施加到所述交叉點(diǎn)陣列以改變存儲(chǔ)器元件中的一個(gè)存儲(chǔ)器元件的狀態(tài)，之后可以是讀取存儲(chǔ)器元件的狀態(tài)的隨后步驟。例如，所讀出的狀態(tài)可以是所述一個(gè)存儲(chǔ)器元件的電阻。
[0111]此外，如上所述，圖5、圖6和圖7中所示的疊層的結(jié)構(gòu)僅僅是示例本發(fā)明的優(yōu)選實(shí)施例的代表性實(shí)例，因?yàn)榇嬖诤芏嗥渌骷Y(jié)構(gòu)，這些其它器件結(jié)構(gòu)可能包括蘑菇形基元、凹陷蘑菇基元、環(huán)形電極和柱狀基元。對(duì)于這些結(jié)構(gòu)中的每一個(gè)，很多不同的工藝流(集成方案)是可能的。
[0112]此外，在其中MaXbY2薄膜被夾置在兩個(gè)電極之間的一些情況下，有利的是，使接觸中的一個(gè)的面積相對(duì)于另一個(gè)按比例縮小以調(diào)整該疊層的電學(xué)特性。例如，可以使用面積對(duì)稱性來(lái)調(diào)整諸如電壓容限、峰值電流和亞閾值斜率的特性。
[0113]制造MaXbY2的技術(shù):
[0114]應(yīng)當(dāng)注意，根據(jù)本發(fā)明的優(yōu)選實(shí)施例存在多種制造MaXbY2的方式，下面列出了其中的幾種。
[0115]濺射:該技術(shù)包括使用來(lái)自一個(gè)或多個(gè)靶的共濺射來(lái)直接濺射MaXbY2薄膜。在濺射期間也可以使用反應(yīng)氣體(包括包含Y的那些)。此外，可能有利的是，在升高的溫度(但是仍低于400°C)下沉積MaXbY2。在升高的溫度下沉積的一個(gè)原因是使所述膜結(jié)晶。此外，升高的溫度沉積有助于填充小孔結(jié)構(gòu)并且也減輕等離子體對(duì)所述薄膜的損害效應(yīng)。一些濺射實(shí)例包括
[0116]1從 MaXbY2-沉積；
[0117]ii在存在H2Y的條件下從MaXbY2靶沉積；
[0118]i i i從MaY和X靶共濺射；或者
[0119]iv在H2Y或其它反應(yīng)環(huán)境中從M和X沉積。
[0120]化學(xué)氣相沉積(CVD)或原子層沉積(ALD)工藝:可以使用CVD或ALD來(lái)在任何期望的襯底上沉積MaXbY2。
[0121]盡管已經(jīng)在上文中提供了制造仏\￥2的幾個(gè)例子，應(yīng)當(dāng)注意，該列表絕不是窮盡性的，并且在不脫離本發(fā)明的范圍的情況下可以以其它方式制造MaXbY2。
[0122]利用PCM的具體實(shí)施例:
[0123]應(yīng)當(dāng)注意，存在組合相變存儲(chǔ)器(PCM)和本發(fā)明的優(yōu)選實(shí)施例的MaXbY2層的多種可能結(jié)構(gòu)。存在4種感興趣的PCM基元結(jié)構(gòu)一蘑菇、凹陷蘑菇、孔-基元(或過(guò)孔中的存儲(chǔ)器)和環(huán)形電極?？梢允褂枚鄠€(gè)不同的流程制造每種結(jié)構(gòu)。用于MaXbY2選擇器件的每種器件結(jié)構(gòu)可以與這四種PCM基元結(jié)構(gòu)中的任何基元結(jié)構(gòu)(其與字線和位線串聯(lián))組合以產(chǎn)生各種可能的結(jié)構(gòu)/工藝流。
[0124] 圖8a示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例包含具有MaXbY2層的大電流密度存取器件或二極管器件的蘑菇形結(jié)構(gòu)。圖8b示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例包含具有MaXbY2層的大電流密度存取器件或二極管器件的凹陷蘑菇形結(jié)構(gòu)。圖8c示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例包含具有MaXbY2層的大電流密度存取器件或二極管器件的柱狀基元形或光刻界定的孔結(jié)構(gòu)。圖8d示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例包含具有MaXbY2層的大電流密度存取器件或二極管器件的光刻孔結(jié)構(gòu)。圖Se示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例包含具有MaXbY2層的大電流密度存取器件或二極管器件的亞光刻孔結(jié)構(gòu)。圖8f示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例包含具有MaXbY2層的大電流密度存取器件或二極管器件的環(huán)形結(jié)構(gòu)。在圖8a-8f中，頂層802和底層803是由例如TiN或W或Cu形成的金屬層以及，如果需要，可選的阻擋層。層804是具有MaXbY2層的本發(fā)明的大電流密度存取器件，層806是由例如氧化物/氮化物/電介質(zhì)/硅或這些層的某種組合形成的層，并且層808是由例如TiN或W形成的金屬層。層805是另一電介質(zhì)材料層并且可以是氧化物/氮化物/氮氧化物等。
[0125]此外，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，對(duì)于蘑菇(圖8a)、凹陷蘑菇(圖Sb)和環(huán)形基元(圖8f)，盡管底部電極803 (由例如TiN或W或Cu制成)典型地由小面積接觸形成，但是存儲(chǔ)器材料可以是線型的或“過(guò)孔填充”型的材料(即，在一個(gè)維度上vs.在兩個(gè)維度上構(gòu)圖)。類似地，對(duì)于圖8d中所示的光刻孔實(shí)施例和圖8e中示出的亞光刻孔實(shí)施例，其中底部小面積過(guò)孔是2D的兩個(gè)選擇是可能的，但是頂部孔可以是線型的或過(guò)孔填充型的。圖Sc所示的柱狀實(shí)施例在兩個(gè)方向上都受到限制(即2D)。為了方便起見(jiàn)，未示出可選的阻擋層、粘附層、鈍化層和蓋層。
[0126]應(yīng)當(dāng)注意，對(duì)于圖8a_圖8f中示出的所有上述結(jié)構(gòu)，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，至少一個(gè)電極必須是惰性的(W/TiN/Al)，并且另一個(gè)可以是可氧化的(Ag/Cu)。如果兩個(gè)電極都必須由Cu制成,則它們中的至少一個(gè)必須具有惰性襯里(liner)。
[0127]還應(yīng)當(dāng)注意，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖8a_8f中所示例的選擇可以組合在一起以制造各種器件結(jié)構(gòu)。每種組合可以使用很多工藝流中的任何一種制造。
[0128]例如，圖9a示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例的亞光刻孔結(jié)構(gòu)與二極管器件的組合。圖9a的結(jié)構(gòu)包括如下層:由例如TiN或W或Cu形成的下金屬層901 (具有阻擋層)，第一組電介質(zhì)層916，存儲(chǔ)器層918 (其可以包括一組具有變化的組成的存儲(chǔ)器材料)，第二組電介質(zhì)層910，由例如TiN或W形成的另一金屬層914，具有根據(jù)本發(fā)明的優(yōu)選實(shí)施例的MaXbY2層908的大電流密度存取器件或二極管器件，第三組電介質(zhì)層906，由例如TiN或W形成的上金屬層902，以及第四組電介質(zhì)層904?？梢栽谝粋€(gè)維度或兩個(gè)維度上對(duì)存儲(chǔ)器層918和層908進(jìn)行構(gòu)圖。
[0129]作為另一個(gè)例子，圖9b示例出根據(jù)本發(fā)明的優(yōu)選實(shí)施例的亞光刻孔器件與二極管器件的另一組合。圖％的結(jié)構(gòu)類似于圖9a，但層908是具有根據(jù)本發(fā)明的優(yōu)選實(shí)施例的MaXbY2層的大電流密度存取器件或二極管器件，除了與第三組電介質(zhì)層906相接之外，層908的側(cè)面還與第五組電介質(zhì)層922相接。
[0130]根據(jù)本發(fā)明的優(yōu)選實(shí)施例，參考圖10-16描述的短語(yǔ)“二極管面向下”以及“二極管面向上”是指二極管相對(duì)于襯底的取向。“二極管面向下”是指二極管面向硅襯底(或者正常電流方向朝向襯底)，并且“二極管面向上”是指二極管背對(duì)著襯底(或者，正常電流方向遠(yuǎn)離襯底)。
[0131]作為另一個(gè)例子，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖10示例出具有MaXbY2層的未構(gòu)圖的二極管與亞光刻孔結(jié)構(gòu)的組合，其中具有MaXbY2層的未構(gòu)圖的二極管面對(duì)具有CMOS電路的硅襯底。圖10的結(jié)構(gòu)包括如下層:TiN/W或Ag/Cu頂部電極(具有阻擋層)1002，第一組電介質(zhì)層1004，具有MaXbY2層的未構(gòu)圖的二極管(或者具有MaXbY2層的二極管和/或緩沖層等的組合)1006，頂部電極1008，存儲(chǔ)器材料1010，第二組電介質(zhì)層1012，以及底部電極(由例如一種金屬或金屬的組合形成)1014。
[0132]作為又一個(gè)例子，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖11示例出具有MaXbY2層的未構(gòu)圖的二極管與亞光刻孔結(jié)構(gòu)的組合，其中具有MaXbY2層的未構(gòu)圖的二極管背離具有CMOS電路的硅襯底。圖11的結(jié)構(gòu)包括如下層:惰性頂部電極1102 (其可以是惰性材料的組合)，第一組電介質(zhì)層1104，具有MaXbY2層的未構(gòu)圖的二極管1106，具有惰性襯里1109的TiN/W或Ag/Cu頂部電極(具有阻擋層)1108，存儲(chǔ)器材料1110，第二組電介質(zhì)層1112，以及底部電極(由例如一種金屬或金屬的組合形成)1114。
[0133]作為再一個(gè)例子，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖12示例出具有MaXbY2層的構(gòu)圖的二極管與亞光刻孔結(jié)構(gòu)的組合，其中具有MaXbY2層的構(gòu)圖的二極管背離具有CMOS電路的硅襯底。圖12的結(jié)構(gòu)包括如下層:惰性頂部電極1202(其可以是惰性材料的組合)，一組電介質(zhì)層1204，具有MaXbY2層的構(gòu)圖的二極管1206，具有惰性襯里1209的TiN/W或Ag/Cu頂部電極(具有阻擋層)1208，存儲(chǔ)器材料1210，以及底部電極(由例如一種金屬或金屬的組合形成)1214。
[0134]作為再一個(gè)例子，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖13不例出具有MaXbY2層的未構(gòu)圖的二極管與凹陷蘑菇結(jié)構(gòu)的組合，其中具有MaXbY2層的未構(gòu)圖的二極管面對(duì)具有CMOS電路的硅襯底。圖13的結(jié)構(gòu)包括如下層:TiN/W或Ag/Cu頂部電極(具有阻擋層)1302 (其可以為具有可選的阻擋層的不同材料的組合)，第一組電介質(zhì)層1304，具有MaXbY2層的未構(gòu)圖的二極管1306，惰性電極1308，凹陷蘑菇存儲(chǔ)器材料1310，第二組電介質(zhì)層1312，以及底部電極(由例如一種金屬或金屬的組合形成)1314。
[0135]作為再一個(gè)例子，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖14示例出具有MaXbY2層的構(gòu)圖的二極管與凹陷蘑菇結(jié)構(gòu)的組合，其中具有MaXbY2層的構(gòu)圖的二極管背離具有CMOS電路的硅襯底。圖14的結(jié)構(gòu)包括如下層:惰性頂部電極1402(其可以是惰性材料的組合)，一組電介質(zhì)層1404，具有MaXbY2層的構(gòu)圖的二極管1406，具有惰性層1409的TiN/W或Ag/Cu金屬電極(具有阻擋層)1408，凹陷蘑菇存儲(chǔ)器材料1410，以及底部電極(由例如一種金屬或金屬的組合形成)1414。
[0136]作為又一個(gè)例子，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖15示例出具有MaXbY2層的未構(gòu)圖的二極管與環(huán)形存儲(chǔ)器結(jié)構(gòu)的組合，其中所述未構(gòu)圖的二極管面對(duì)具有CMOS電路的硅襯底。圖15的結(jié)構(gòu)包括如下層:TiN/W或Ag/Cu金屬電極1502 (具有阻擋層)，第一組電介質(zhì)層1504，具有MaXbY2層的未構(gòu)圖的二極管1506，頂部電極1508，蘑菇存儲(chǔ)器材料1510，第二組電介質(zhì)層1512,第三電介質(zhì)區(qū)域1513,惰性襯里1515,以及底部電極(由例如一種金屬或金屬的組合形成)1514。
[0137]作為再一個(gè)例子，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖16示例出具有MaXbY2層的構(gòu)圖的二極管與環(huán)形結(jié)構(gòu)的組合，其中所述構(gòu)圖的二極管背離具有CMOS電路的硅襯底。圖16的結(jié)構(gòu)包括如下層:惰性頂部電極1602 (其可以是惰性材料的組合)，一組電介質(zhì)層1604，具有MaXbY2層的構(gòu)圖的二極管1606，具有惰性層1609的TiN/W或Ag/Cu金屬電極1608，存儲(chǔ)器材料1610,電介質(zhì)1613,惰性襯里1615,以及底部電極(由例如一種金屬或金屬的組合形成)1614。
[0138]應(yīng)當(dāng)注意，圖8-16僅僅是示例性的，并且這些圖中的每個(gè)層可以包括多個(gè)層而不脫離本發(fā)明的范圍。例如，指示金屬的區(qū)域可以包括一系列金屬/導(dǎo)電層，具有可選的阻擋層和可選的粘附層。類似地，存儲(chǔ)器層可以包括具有變化的電阻率和/或濃度的一系列層并且可以包括可選的電介質(zhì)層、緩沖層和粘附層。所述電介質(zhì)本身可以由一系列電介質(zhì)層組成。在從高電阻狀態(tài)迅速跳回(snap back)低電阻狀態(tài)(其中迅速跳回是指存儲(chǔ)器元件從高R狀態(tài)轉(zhuǎn)變到低R狀態(tài)時(shí)電壓的減小)的電阻式存儲(chǔ)器元件的情況下，可以采用附加的串聯(lián)電阻并且在導(dǎo)電層/電介質(zhì)層或存儲(chǔ)器層本身(為了簡(jiǎn)單起見(jiàn)，未示出)中制作所述附加的串聯(lián)電阻。此外，如果熱隔離是重要的，則可能期望將固體電解質(zhì)材料與存儲(chǔ)器材料分隔開(kāi)。此外，圖8-16的這些結(jié)構(gòu)中的每一個(gè)中示出的各種層的優(yōu)選厚度的范圍可以為Inm到5000nm,優(yōu)選為Inm到I y m。
[0139]應(yīng)當(dāng)注意，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，圖8-16的上述器件結(jié)構(gòu)可以使用常規(guī)半導(dǎo)體加工技術(shù)制造。例如，圖8-16中所示的結(jié)構(gòu)的各種層可以使用各種不同的技術(shù)沉積，所述技術(shù)包括但不限于:化學(xué)氣相沉積(CVD)、物理氣相沉積技術(shù)(PVD-例如濺射、蒸鍍等)、旋涂技術(shù)、原子層沉積技術(shù)(ALD)等。此外，可以使用各種光刻技術(shù)、蝕刻、化學(xué)機(jī)械拋光、剝離等界定圖8-16的具體特征。對(duì)于制造這些結(jié)構(gòu)中的每一個(gè)，各種可能的工藝流都是可能的。
[0140]在上面的實(shí)施例中已經(jīng)示出了用于有效實(shí)現(xiàn)大的電子部件陣列的具有大電壓容限的低溫后端制程(BEOL)兼容的二極管的器件和方法。盡管已經(jīng)示出和描述了各種優(yōu)選實(shí)施例，但將理解，并不旨在通過(guò)這種公開(kāi)限制本發(fā)明，而是旨在覆蓋落入由所附權(quán)利要求限定的本發(fā)明范圍內(nèi)的所有修改。
【權(quán)利要求】
1.一種微電子器件，包括: 位線； MaXbY2M，其中
a=0.4-1.2, b=0.8-1.2, M 選自 Cu、Ag、Li 和 Zn, X選自Cr、Mo和W，并且 Y 選自 Se、S、O 和 Te ； 存儲(chǔ)器元件； 字線，并且 其中，所述MaXbY2層和所述存儲(chǔ)器元件:(i)被夾置在所述位線和所述字線之間，并且(ii)與所述字線和所述位線電串聯(lián)。
2.權(quán)利要求1所述的器件，其中，所述MaXbY2層是CuaCrbS2,其中a=0.4-1.2并且b=0.8-1.2o
3.權(quán)利要求2所述的器件，其中，所述MaXbY2層是Cua2ttacici5Cra26iacici5Sa5iacilt5
4.權(quán)利要求1所述的器件`，其中，所述MaXbY2層是CuaCrbSe2，其中a=0.4_1.2并且b=0.8-1.2。
5.權(quán)利要求4所述的器件，其中，所述MaXbY2層是CU(l.24±_5Cr(l.26±_5Se(l.5±aQ1。
6.任何前述權(quán)利要求所述的器件，還包括:與所述MaXbY2M料的相反側(cè)接觸的導(dǎo)電層。
7.權(quán)利要求6所述的器件，其中，所述導(dǎo)電層中的至少一個(gè)是惰性的。
8.權(quán)利要求6所述的器件，其中，所述導(dǎo)電層中的至少一個(gè)包括Cu3Ge。
9.任何前述權(quán)利要求所述的器件，其中，所述器件在大于5X106A/cm2的電流密度下可靠地操作。
10.任何前述權(quán)利要求所述的器件，其中，所述器件具有大于IV的電壓容限。
11.任何前述權(quán)利要求所述的器件，其中，所述器件還在其側(cè)面被夾置在電介質(zhì)之間。
12.任何前述權(quán)利要求所述的器件，其中，所述器件是如下結(jié)構(gòu)的組合或如下結(jié)構(gòu)中任何結(jié)構(gòu)的一部分:蘑燕結(jié)構(gòu)、凹陷蘑燕結(jié)構(gòu)、柱基兀、光刻孔結(jié)構(gòu)、亞光刻孔結(jié)構(gòu)、以及環(huán)形基元結(jié)構(gòu)。
13.任何前述權(quán)利要求所述的器件，其中，所述存儲(chǔ)器元件是下述存儲(chǔ)器中的任何存儲(chǔ)器:相變存儲(chǔ)器(PCM)、電阻式RAM (RRAM)或磁阻式RAM (MRAM)0
14.一種微電子器件,包括: 位線； 被頂部導(dǎo)電層和底部導(dǎo)電層夾置的CuaCrbSe層，其中a=0.24±0.005，b=0.26±0.005，并且 c=0.50±0.01 ； 存儲(chǔ)器元件； 字線，并且 其中，所述CuaCrbS。層和所述存儲(chǔ)器元件:(i)被夾置在所述位線和所述字線之間，并且(ii)與所述字線和所述位線電串聯(lián)。
15.—種微電子器件,包括: 位線；被頂部導(dǎo)電層和底部導(dǎo)電層夾置的CuaCrbSee層，其中a=0.24±0.005，b=0.26±0.005，并且 c=0.50±0.01 ； 存儲(chǔ)器元件； 字線，并且 其中，所述CuaCrbSe。層和所述存儲(chǔ)器元件:(i)被夾置在所述位線和所述字線之間，并且(ii)與所述字線和所述位線電串聯(lián)。
16.一種包括任何前述權(quán)利要求所述的器件的陣列的交叉點(diǎn)存儲(chǔ)器陣列。
17.一種用于操作權(quán)利要求16所述的存儲(chǔ)器陣列的方法，包括向所述陣列施加電壓，由此改變所述存儲(chǔ)器元件中的一個(gè)存儲(chǔ)器元件的狀態(tài)。
18.權(quán)利要求17所述的方法，還包括:讀出所述一個(gè)存儲(chǔ)器元件的狀態(tài)。
19.權(quán)利要求18所述的方法，其中，所讀出的狀態(tài)是所述存儲(chǔ)器元件中的一個(gè)存儲(chǔ)器元件的電阻 。
【文檔編號(hào)】H01L21/768GK103733337SQ201280039580
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2012年8月15日 優(yōu)先權(quán)日:2011年8月15日
【發(fā)明者】K·維爾瓦尼, K·戈帕拉克里希南, R·S·謝諾伊, D·S·貝休恩, A·J·科洛克 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司