外延延伸部cmos晶體管的制作方法
【專(zhuān)利摘要】通過(guò)圍繞半導(dǎo)體層上的柵極結(jié)構(gòu)形成具有第一深度d1的一對(duì)第一溝槽，圍繞柵極結(jié)構(gòu)形成可棄式隔離物58以覆蓋第一溝槽的近端部分以及形成深度為第二深度d2的一對(duì)第二溝槽，在半導(dǎo)體層中形成包括溝槽的一對(duì)水平臺(tái)階，所述第二深度d2大于第一深度d1。去除可棄式隔離物，并且執(zhí)行選擇性外延以形成集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18。在沉積和平坦化電介質(zhì)層70之后可以形成替換柵極結(jié)構(gòu)并且隨后除去柵極結(jié)構(gòu)以及在外延源極16和漏極擴(kuò)展區(qū)域18上橫向擴(kuò)展柵極腔59。另一方面，可以直接在集成外延區(qū)域上沉積接觸面電介質(zhì)層并且可以在其中形成接觸通孔結(jié)構(gòu)。
【專(zhuān)利說(shuō)明】外延延伸部CMOS晶體管
【背景技術(shù)】
[0001]本公開(kāi)通常涉及半導(dǎo)體器件，并且尤其涉及包括外延源極和漏極擴(kuò)展區(qū)域的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場(chǎng)效應(yīng)晶體管及其制造方法。
[0002]隨著半導(dǎo)體器件按比例縮放，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的源極和漏極擴(kuò)展區(qū)域中電活性摻雜劑的分布被統(tǒng)計(jì)地確定。此外，隨著源極和漏極區(qū)域橫向尺寸的減小，源極和漏極區(qū)域的范圍變得更難以控制。因此，源極和漏極區(qū)域的電阻受到更大的統(tǒng)計(jì)變化，即，隨著按比例縮放，對(duì)源極和漏極擴(kuò)展區(qū)域電阻的控制變得更難。
[0003]然而，MOSFET的性能往往嚴(yán)重依賴(lài)于源極和漏極擴(kuò)展區(qū)域的電阻。具體地，MOSFET中的高源極或者漏極電阻導(dǎo)致MOSFET的導(dǎo)通電流和切換速度的退化。因此，為了提供高性能M0SFET，需要將源極和漏極擴(kuò)展區(qū)域的電阻保持較低。
[0004]此外，伴隨用于摻雜源極和漏極擴(kuò)展區(qū)域的傳統(tǒng)離子注入工藝的離子散射效應(yīng)導(dǎo)致高性能MOSFET中的短溝道效應(yīng)(SCE)性能退化。由于體區(qū)與源極和漏極擴(kuò)展區(qū)域之間電摻雜劑的顯著相互擴(kuò)散，注入的電摻雜劑(P型摻雜劑或者n型摻雜劑)的路徑的隨機(jī)性質(zhì)使得MOSFET的體區(qū)與MOSFET的源極和漏極擴(kuò)展區(qū)域之間的分階周?chē)膿诫s劑濃度分布逐漸改變，從而加劇了短溝道效應(yīng)。

【發(fā)明內(nèi)容】

[0005]通過(guò)圍繞半導(dǎo)體層上的柵極結(jié)構(gòu)形成具有第一深度的一對(duì)第一溝槽，圍繞柵極結(jié)構(gòu)形成可棄式隔離物以覆蓋第一溝槽的近端部分以及形成深度為第二深度的一對(duì)第二溝槽，由此在半導(dǎo)體層中形成一對(duì)包括水平臺(tái)階的溝槽，所述第二深度大于第一深度。去除可棄式隔離物，并且執(zhí)行選擇性外延以形成集成外延源極和源極擴(kuò)展區(qū)域以及集成外延漏極和漏極擴(kuò)展區(qū)域。在沉積和平坦化電介質(zhì)層并且隨后除去柵極結(jié)構(gòu)之后可以形成替換柵極結(jié)構(gòu)?？蛇x的，可以直接在集成外延區(qū)域上沉積接觸面電介質(zhì)層并且可以在其中形成接觸通孔結(jié)構(gòu)。
[0006]根據(jù)本公開(kāi)的一方面，提供了包括場(chǎng)效應(yīng)晶體管(FET)的半導(dǎo)體結(jié)構(gòu)。該半導(dǎo)體結(jié)構(gòu)包括:位于半導(dǎo)體襯底中的單晶體區(qū)域；以及在分界處外延地對(duì)準(zhǔn)單晶體區(qū)域的集成外延擴(kuò)散區(qū)域，該分界包括在離單晶體區(qū)域的上表面第一深度處的第一水平表面和在離單晶體區(qū)域的上表面第二深度處的第二水平表面，第二深度大于第一深度。
[0007]根據(jù)本公開(kāi)的另一方面，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法。該方法包括:在半導(dǎo)體襯底中的半導(dǎo)體層上形成柵極結(jié)構(gòu)；圍繞半導(dǎo)體層中的柵極結(jié)構(gòu)形成具有第一深度的一對(duì)第一溝槽；圍繞柵極結(jié)構(gòu)形成可棄式隔離物以覆蓋第一溝槽的近端部分；通過(guò)使沒(méi)有被柵極結(jié)構(gòu)和可棄式隔離物覆蓋的部分第一溝槽對(duì)凹陷，形成深度為第二深度的一對(duì)第二溝槽，所述第二深度大于第一深度；去除可棄式隔離物，其中形成一對(duì)包括水平臺(tái)階的溝槽；通過(guò)用摻雜半導(dǎo)體材料填充包括水平臺(tái)階的溝槽對(duì)形成集成外延源極和源極擴(kuò)展區(qū)域以及集成外延漏極和漏極擴(kuò)展區(qū)域?！緦?zhuān)利附圖】

【附圖說(shuō)明】
[0008]圖1是根據(jù)本公開(kāi)第一實(shí)施例在形成柵極疊層之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0009]圖2是根據(jù)本公開(kāi)第一實(shí)施例在形成柵極結(jié)構(gòu)之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0010]圖3是根據(jù)本公開(kāi)第一實(shí)施例在形成柵極隔離物之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0011]圖4是根據(jù)本公開(kāi)第一實(shí)施例在形成一對(duì)第一溝槽之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0012]圖5是根據(jù)本公開(kāi)第一實(shí)施例在形成可棄式隔離物之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0013]圖6是根據(jù)本公開(kāi)第一實(shí)施例在形成一對(duì)第二溝槽之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0014]圖7是根據(jù)本公開(kāi)第一實(shí)施例在形成包括水平臺(tái)階的一對(duì)溝槽之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0015]圖8是根據(jù)本公開(kāi)第一實(shí)施例在形成集成外延源極和源極擴(kuò)展區(qū)域以及集成外延漏極和漏極擴(kuò)展區(qū)域之后第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0016]圖9是根據(jù)本公開(kāi)第一實(shí)施例在沉積和平坦化平面化電介質(zhì)層之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0017]圖10是根據(jù)本公開(kāi)第一實(shí)施例在除去柵極結(jié)構(gòu)之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0018]圖11是根據(jù)本公開(kāi)第一實(shí)施例在橫向蝕刻平面化電介質(zhì)層的側(cè)壁之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0019]圖12是根據(jù)本公開(kāi)第一實(shí)施例在形成替換柵極結(jié)構(gòu)之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0020]圖13是根據(jù)本公開(kāi)第一實(shí)施例在形成接觸面電介質(zhì)層之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0021]圖14是根據(jù)本公開(kāi)第一實(shí)施例在形成金屬半導(dǎo)體合金部分和接觸通孔結(jié)構(gòu)之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
[0022]圖15是根據(jù)本公開(kāi)第二實(shí)施例在形成接觸面電介質(zhì)層、金屬半導(dǎo)體合金部分和接觸通孔結(jié)構(gòu)之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
【具體實(shí)施方式】
[0023]如上所述，本公開(kāi)涉及包括外延源極和漏極擴(kuò)展區(qū)域的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場(chǎng)效應(yīng)晶體管及其制造方法，現(xiàn)在結(jié)合附圖對(duì)其進(jìn)行詳細(xì)描述。應(yīng)當(dāng)注意，貫穿不同實(shí)施例，相同的參考數(shù)字指代相同的元件。附圖不一定按比例描繪。附圖不一定按比例描
fe O
[0024]參照?qǐng)D1，根據(jù)本公開(kāi)第一實(shí)施例的第一示例性半導(dǎo)體結(jié)構(gòu)包括襯底8和在其上形成的柵極疊層。襯底8可以是絕緣體上半導(dǎo)體(SOI)襯底或者塊半導(dǎo)體襯底。襯底8包括單晶半導(dǎo)體區(qū)域10，所述單晶半導(dǎo)體區(qū)域10是單晶半導(dǎo)體材料的區(qū)域。
[0025]單晶半導(dǎo)體區(qū)域10可以是SOI襯底或者塊半導(dǎo)體襯底的頂部半導(dǎo)體層。單晶半導(dǎo)體區(qū)域10具有P型摻雜或者n型摻雜。摻雜單晶半導(dǎo)體區(qū)域10的導(dǎo)電類(lèi)型在此稱(chēng)為第一導(dǎo)電類(lèi)型?？梢栽谝r底8中形成包括電介質(zhì)材料的淺槽隔離結(jié)構(gòu)20以在將形成的相鄰半導(dǎo)體器件之間提供電隔離。
[0026]柵極疊層可以包括自下而上的柵極電介質(zhì)層50L、柵極導(dǎo)體層52L和柵極蓋電介質(zhì)層56L的疊層。柵極疊層(50L、52L、56L)可以是“覆蓋”層，S卩，未圖案化的平面層，每個(gè)都貫穿地具有均勻厚度。
[0027]柵極電介質(zhì)層50L包括電介質(zhì)材料，其可以是氧化硅、氮化硅、氧氮化硅或者它們的疊層?？蛇x的，柵極電介質(zhì)層50L可以是具有大于8.0的電介質(zhì)常數(shù)的高電介質(zhì)常數(shù)(高k)材料層。在一個(gè)實(shí)施例中,柵極電介質(zhì)層50L可以包括電介質(zhì)金屬氧化物,所述電介質(zhì)金屬氧化物是包含金屬和氧的高k材料，并且在本領(lǐng)域中稱(chēng)為高k柵極電介質(zhì)材料?？梢酝ㄟ^(guò)本領(lǐng)域公知的方法沉積電介質(zhì)金屬氧化物，例如，包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、分子束沉積(MBD)、脈沖激光沉積(PLD)、液態(tài)源霧化化學(xué)沉積(LSMCD)、原子層沉積(ALD),等等。示例性高 k 電介質(zhì)材料包括 Hf02、ZrO2> La203、A1203、Ti02、SrTi03、LaAIO3>Y2O3' HfOxNy、ZrOxNy、La2OxNy' Al2OxNy' TiOxNy、SrTiOxNy, LaAlOxNy、Y20xNy、它們的硅酸鹽以及它們的合金。X的每個(gè)值獨(dú)立地為從0.5至3以及y的每個(gè)值獨(dú)立地為從0至2。柵極電介質(zhì)層50L的厚度可以為從0.9nm至6nm (盡管還可以使用更小和更大的厚度)。
[0028]柵極導(dǎo)體層52L包括可以是摻雜半導(dǎo)體材料、金屬材料或它們的組合的導(dǎo)電材料。摻雜半導(dǎo)體材料(如果存在)可以是摻雜多晶硅、摻雜多晶鍺、摻雜硅-鍺合金、任何其它摻雜元素的或者化合物的半導(dǎo)體材料或者它們的組合。金屬材料(如果存在)可以是可以通過(guò)化學(xué)汽相沉積(CVD)、物理汽相淀積(PVD)或它們的組合沉積的任何金屬材料。例如，金屬材料可以包括鋁和/或鎢。柵極導(dǎo)體層52L的厚度可以為從30nm至500nm(盡管還可以使用更小和更大的厚度)。
[0029]柵極蓋電介質(zhì)層56L包括電介質(zhì)材料，例如，氮化娃、氧化娃、有機(jī)娃酸鹽玻璃(0SG)、可以用于柵極電介質(zhì)層50L的高電介質(zhì)常數(shù)(高k)材料層，或者其組合?？梢酝ㄟ^(guò)例如化學(xué)汽相沉積或者本領(lǐng)域公知的任何其它沉積方法沉積柵極蓋電介質(zhì)層56L。柵極蓋電介質(zhì)層56L的厚度可以為從IOnm至200nm,并且典型地為從20nm至IOOnm (盡管還可以使用更小和更大的厚度)。
[0030]參照?qǐng)D2，通過(guò)圖案化柵極疊層(50L、52L、56L)形成柵極疊層。具體地，可以通過(guò)使用圖案化的光致抗蝕劑(未示出)作為掩模層的各向異性蝕刻工藝來(lái)圖案化柵極疊層(50L、52L、56L)。
[0031]柵極蓋電介質(zhì)層56L的剩余部分是柵極蓋電介質(zhì)56。柵極導(dǎo)體層52L的剩余部分是柵極導(dǎo)體52。柵極電介質(zhì)層50L的剩余部分是柵極電介質(zhì)50。柵極疊層包括柵極蓋電介質(zhì)56、柵極導(dǎo)體52和柵極電介質(zhì)50。柵極導(dǎo)體52的側(cè)壁垂直重合，即，在自頂向下看沿著垂直于半導(dǎo)體襯底8上表面的方向與柵極蓋電介質(zhì)56的側(cè)壁和柵極電介質(zhì)50的側(cè)壁重
入
口 o
[0032]參照?qǐng)D3，通過(guò)沉積電介質(zhì)材料層和除去電介質(zhì)材料層水平部分的各向異性蝕刻形成柵極隔離物58。電介質(zhì)材料層的剩余垂直部分構(gòu)成柵極隔離物58。柵極隔離物58包括例如氧化硅、氮化硅、氧氮化硅或它們的組合的電介質(zhì)材料。在一個(gè)實(shí)施例中，可以在垂直部分和水平部分處共形地沉積(即以相同厚度)電介質(zhì)材料層。在另一個(gè)實(shí)施例中，可以通過(guò)柵極導(dǎo)體52側(cè)壁處半導(dǎo)體材料表面部分的轉(zhuǎn)變形成電介質(zhì)材料層，例如，通過(guò)熱氧化、熱氮化、等離子體氧化、等離子體氮化或者它們的組合。
[0033]如在接觸襯底8的基底處測(cè)量的，柵極隔離物58的寬度可以為從2nm至30nm(盡管可以使用更小和更大的厚度)。柵極疊層(50、52、56)和柵極隔離物58的組合構(gòu)成柵極結(jié)構(gòu)。
[0034]參照?qǐng)D4，通過(guò)使用柵極結(jié)構(gòu)(50、52、56、58)和淺槽隔離結(jié)構(gòu)20的組合作為蝕刻掩模使半導(dǎo)體材料凹陷于單晶半導(dǎo)體區(qū)域10中，由此形成一對(duì)第一溝槽11。第一溝槽11對(duì)從單晶半導(dǎo)體區(qū)域10的上表面延伸至第一深度dl,所述第一深度dl可以為從3nm至IOOnm(盡管還可以使用更小和更大的第一深度dl)。半導(dǎo)體材料的蝕刻跨越襯底8均勻地進(jìn)行，以使得第一溝槽11對(duì)具有平坦的底表面。
[0035]可以通過(guò)各向異性蝕刻(例如反應(yīng)性離子蝕刻)完成單晶半導(dǎo)體區(qū)域10的暴露的上表面的凹陷。在這種情況下，每個(gè)第一溝槽11的側(cè)壁可以是垂直的。第一溝槽11對(duì)的垂直側(cè)壁與柵極隔離物58的外側(cè)壁垂直重合。第一溝槽11對(duì)的垂直側(cè)壁在上端處鄰接?xùn)艠O隔離物58的外側(cè)壁，并且在下端處鄰接第一溝槽11對(duì)的水平底表面。
[0036]參照?qǐng)D5，通過(guò)共形沉積可棄式材料層以及除去可棄式材料層水平部分的各向異性蝕刻，在柵極隔離物58外側(cè)壁上形成可棄式隔離物60?？蓷壥讲牧蠈拥氖Ｓ啻怪辈糠謽?gòu)成可棄式隔離物60。
[0037]在一個(gè)實(shí)施例中，各向異性蝕刻對(duì)單晶半導(dǎo)體區(qū)域10的半導(dǎo)體材料是選擇性的，并且在除去可棄式材料層的水平部分之后各向異性蝕刻繼續(xù)進(jìn)行，直到圍繞淺槽隔離結(jié)構(gòu)20除去可棄式材料層的垂直部分。
[0038]可棄式材料層包括可以相對(duì)柵極隔離物58、柵極蓋電介質(zhì)56和單晶半導(dǎo)體區(qū)域10的材料被選擇性除去的材料。在一個(gè)實(shí)施例中，還可以相對(duì)淺槽隔離結(jié)構(gòu)的材料選擇性除去電介質(zhì)材料層的材料。在一個(gè)實(shí)施例中，可棄式材料層可以包括例如鍺或者包括原子濃度大于20%的鍺的硅鍺合金的半導(dǎo)體材料。在另一個(gè)實(shí)施例中，可棄式材料層可以包括電介質(zhì)材料，例如有機(jī)娃酸鹽玻璃或者不同于柵極隔離物58和柵極蓋電介質(zhì)56的電介質(zhì)材料的其它多孔或者無(wú)孔電介質(zhì)材料。在第一示例中，淺槽隔離結(jié)構(gòu)20、柵極蓋電介質(zhì)56和柵極隔離物58可以包括氧化硅和/或氮化硅，以及可棄式材料層可以包括有機(jī)硅酸鹽玻璃。在第二示例中，淺槽隔離結(jié)構(gòu)20、柵極蓋電介質(zhì)56和柵極隔離物58可以包括氧化硅，以及可棄式材料層可以包括氮化硅，或者反之亦然。
[0039]如在接觸第一溝槽11底表面的基底處測(cè)量的，可棄式隔離物60的寬度可以為從5nm至IOOnm (盡管可以使用更小和更大的寬度)。
[0040]參照?qǐng)D6，通過(guò)使用柵極結(jié)構(gòu)(50、52、56、58)、淺槽隔離結(jié)構(gòu)20和可棄式隔離物60作為蝕刻掩模使半導(dǎo)體材料凹陷于單晶半導(dǎo)體區(qū)域10中，由此形成一對(duì)第二溝槽13。第二溝槽13對(duì)從單晶半導(dǎo)體區(qū)域10的上表面延伸至第二深度d2，所述第二深度d2可以為從5nm至300nm (盡管還可以使用更小和更大的第二深度d2)。半導(dǎo)體材料的蝕刻跨越襯底8均勻地進(jìn)行，以使得第二溝槽11對(duì)具有平坦的底表面。第二深度d2大于第一深度dl。
[0041]可以通過(guò)各向異性蝕刻(例如反應(yīng)性離子蝕刻)完成單晶半導(dǎo)體區(qū)域10的暴露的上表面的凹陷。在這種情況下，每個(gè)第二溝槽13的側(cè)壁可以是垂直的。第二溝槽13對(duì)的垂直側(cè)壁與可棄式隔離物60的外側(cè)壁垂直重合。第二溝槽13對(duì)的垂直側(cè)壁在上端處鄰接可棄式隔離物60的外側(cè)壁，并且在下端處鄰接第二溝槽13對(duì)的水平底表面。
[0042]參照?qǐng)D7，相對(duì)柵極結(jié)構(gòu)(50、52、56、58)的暴露表面選擇性去除可棄式隔離物60(即，相對(duì)柵極蓋電介質(zhì)56、柵極隔離物58選擇性去除可棄式隔離物60)?？蛇x地，可以相對(duì)淺槽隔離結(jié)構(gòu)20選擇性除去可棄式柵極隔離物60。當(dāng)除去可棄式隔離物60時(shí)，在襯底8內(nèi)形成包括水平臺(tái)階的一對(duì)溝槽15。
[0043]每個(gè)包括水平臺(tái)階的溝槽15具有從柵極隔離物58的外側(cè)壁的最低部分延伸第一深度dl到襯底8中的第一垂直側(cè)壁、位于第一深度dl處的第一水平表面、從第一深度dl延伸至第二深度d2的第二垂直側(cè)壁以及位于第二深度d2處的第二水平表面。包括水平臺(tái)階的一對(duì)溝槽15的第一垂直側(cè)壁與柵極隔離物58的外側(cè)壁垂直重合。
[0044]參照?qǐng)D8，形成了集成外延擴(kuò)散區(qū)域。此處“集成”結(jié)構(gòu)意思是貫穿始終地包括相同材料并且在其中不包括在原子或者分子水平上具有結(jié)構(gòu)的不連續(xù)性的任何物理分界的結(jié)構(gòu)。因此，集成結(jié)構(gòu)不包括任何物理表現(xiàn)出的分界，例如晶界或者界面材料層。
[0045]如此處使用的，“集成外延擴(kuò)散區(qū)域”是指集成外延源極和源極擴(kuò)展區(qū)域或者集成外延漏極和漏極擴(kuò)展區(qū)域。集成外延擴(kuò)散區(qū)域包括通過(guò)用摻雜半導(dǎo)體材料填充包括水平臺(tái)階的一對(duì)溝槽15形成的集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18。集成外延源極和源極擴(kuò)展區(qū)域16是在其中沒(méi)有任何物理表現(xiàn)出的分界的情況下實(shí)現(xiàn)外延源極區(qū)域和外延源極擴(kuò)展區(qū)域功能的集成結(jié)構(gòu)。集成外延漏極和漏極擴(kuò)展區(qū)域18是在其中沒(méi)有任何物理表現(xiàn)出的分界的情況下完成外延漏極區(qū)域和外延漏極擴(kuò)展區(qū)域功能的集成結(jié)構(gòu)。
[0046]集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18通過(guò)選擇性外延形成，其中半導(dǎo)體材料僅在暴露的半導(dǎo)體表面上沉積，而半導(dǎo)體材料不在電介質(zhì)表面上沉積。選擇性外延使用沉積和蝕刻半導(dǎo)體材料的同時(shí)或者交替步驟。通過(guò)在放置第一示例性半導(dǎo)體結(jié)構(gòu)用于處理的處理室中流動(dòng)包括用于半導(dǎo)體材料的前體的反應(yīng)性氣體實(shí)現(xiàn)沉積。半導(dǎo)體材料的示例性前體包括，但不限于，SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、GeH4、Ge2H6和GeH2Cl215通過(guò)在處理室中流動(dòng)蝕刻劑氣體實(shí)現(xiàn)蝕刻步驟，所述蝕刻步驟可以與沉積步驟同時(shí)或者交替執(zhí)行。示例性蝕刻劑包括但不限于HC1。
[0047]利用與第一導(dǎo)電類(lèi)型相反類(lèi)型的第二導(dǎo)電類(lèi)型的電摻雜劑摻雜集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18。例如，如果第一導(dǎo)電類(lèi)型是p型，則第二導(dǎo)電類(lèi)型是n型，反之亦然。如以上所討論的，單晶半導(dǎo)體區(qū)域10是包括第一導(dǎo)電類(lèi)型的單晶半導(dǎo)體材料(此處稱(chēng)為第一單晶半導(dǎo)體材料)的半導(dǎo)體層。集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18外延地對(duì)準(zhǔn)單晶半導(dǎo)體區(qū)域10。
[0048]在單晶半導(dǎo)體區(qū)域10與集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18中的每一個(gè)之間的分界處形成一對(duì)p_n結(jié)。每個(gè)p-n結(jié)包括從柵極隔離物58的外側(cè)壁的最低部分延伸第一深度dl到襯底8中的第一垂直表面、位于第一深度dl處的第一水平表面、從第一深度dl延伸至第二深度d2的第二垂直表面以及位于第二深度d2處的第二水平表面。
[0049]延伸至兩個(gè)p-n結(jié)以及淺槽隔離結(jié)構(gòu)20(其圍繞集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18)的單晶半導(dǎo)體區(qū)域10的上部用作單晶體區(qū)域10B。
[0050]集成外延源極和源極擴(kuò)展區(qū)域16在整個(gè)分界處外延對(duì)準(zhǔn)單晶體區(qū)域10B，所述分界包括離單晶體區(qū)域IOB上表面第一深度dl處的第一水平表面、離單晶體區(qū)域IOB上表面第二深度d2處的第二水平表面、鄰接?xùn)艠O隔離物58的外表面并且從單晶體區(qū)域IOB的上表面延伸至第一深度dl的第一垂直表面，以及在上端處鄰接第一水平表面并且在下端處鄰接第二水平表面的第二垂直表面。
[0051]此外，集成外延漏極和漏極擴(kuò)展區(qū)域18在整個(gè)分界處外延對(duì)準(zhǔn)單晶體區(qū)域10B，所述分界包括離單晶體區(qū)域IOB上表面第一深度dl處的第三水平表面、離單晶體區(qū)域IOB上表面第二深度d2處的第四水平面、鄰接?xùn)艠O隔離物58外表面并且從單晶體區(qū)域IOB上表面延伸至第一深度dl的第三垂直表面，以及在上端處鄰接第三水平表面并且在下端處鄰接第四水平表面的第四垂直表面。
[0052]在一個(gè)實(shí)施例中，通過(guò)在選擇性外延處理期間執(zhí)行原位摻雜，在形成集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18期間維持相同的摻雜劑濃度。在本實(shí)施例中，整個(gè)集成外延源極和源極擴(kuò)展區(qū)域16以及整個(gè)集成外延漏極和漏極擴(kuò)展區(qū)域18具有貫穿始終相同的摻雜劑濃度。
[0053]集成外延源極和源極擴(kuò)展區(qū)域16以及單晶體區(qū)域18可以具有與單晶半導(dǎo)體區(qū)域10的半導(dǎo)體材料不同或者相同的半導(dǎo)體材料(除電摻雜劑外)。
[0054]集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18的暴露表面可以包括小平面，所述小平面是集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18的單晶半導(dǎo)體材料的密勒指數(shù)平面(Miller index plane)。
[0055]參照?qǐng)D9，在集成外延源極和源擴(kuò)展區(qū)域16以及集成外延漏極和漏擴(kuò)展區(qū)域18上沉積平面化電介質(zhì)層70并且隨后進(jìn)行平坦化。平面化電介質(zhì)層70包括例如氧化硅、氮化硅、氮氧化硅、有機(jī)硅酸鹽玻璃或它們的組合的電介質(zhì)材料。沉積的平面化電介質(zhì)層70的厚度大于柵極結(jié)構(gòu)(50、52、56、58)的高度，以使得沉積的平面化電介質(zhì)層70的上表面位于柵極結(jié)構(gòu)(50、52、56、58)的上表面上方?？梢酝ㄟ^(guò)例如使用柵極蓋電介質(zhì)56作為阻止層的化學(xué)機(jī)械平面化(CMP)來(lái)完成平面化電介質(zhì)層70的平坦化。
[0056]參照?qǐng)D10，相對(duì)單晶半導(dǎo)體區(qū)域10和平面化電介質(zhì)層10選擇性去除柵極結(jié)構(gòu)(50、52、56、58)以形成柵極腔59。濕蝕刻、干蝕刻或者它們的組合可以用于去除柵極結(jié)構(gòu)(50、52、56、58)的各種組件。
[0057]參照?qǐng)D11，使用各向同性蝕刻(例如濕蝕刻)使平面化電介質(zhì)層70的側(cè)壁以及集成外延源極和源極擴(kuò)展區(qū)域16以及單晶體區(qū)域18的暴露部分橫向凹陷。隨著相對(duì)單晶半導(dǎo)體區(qū)域10選擇性去除集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18的暴露部分，柵極腔59被橫向擴(kuò)展。當(dāng)橫向擴(kuò)展柵極腔59時(shí)，柵極腔59的周邊部分覆蓋在集成外延源極和源極擴(kuò)展區(qū)域16的剩余部分以及單晶體區(qū)域18的剩余部分上面。
[0058]參照?qǐng)D12，通過(guò)用替換柵極電介質(zhì)層和替換柵極導(dǎo)體層填充柵極腔59并且隨后從平面化電介質(zhì)層70的上表面上方去除部分替換柵極電介質(zhì)層和替換柵極導(dǎo)體層來(lái)形成替換柵極結(jié)構(gòu)。替換柵極電介質(zhì)層的剩余部分是U形柵極電介質(zhì)80，以及替換柵極導(dǎo)體層的剩余部分是導(dǎo)電柵電極82。U形柵極電介質(zhì)80和導(dǎo)電柵電極82共同構(gòu)成替換柵極結(jié)構(gòu)(80、82)。[0059]集成外延源極和源極擴(kuò)展區(qū)域16的側(cè)壁接觸U形柵極電介質(zhì)80外側(cè)壁的下部。同樣地，集成外延漏極和漏極擴(kuò)展區(qū)域18的側(cè)壁接觸U形柵極電介質(zhì)80另一個(gè)外側(cè)壁的下部。U形柵極電介質(zhì)80底表面的周邊部分接觸集成外延源極和源極擴(kuò)展區(qū)域16的表面。同樣地，U形柵極電介質(zhì)80底表面的周邊部分接觸集成外延漏極和漏極擴(kuò)展區(qū)域18的表面。
[0060]單晶體區(qū)域IOB (參見(jiàn)圖8)與集成外延源極和源極擴(kuò)展區(qū)域16之間的p-n結(jié)的垂直面在上端處直接鄰接U形柵極電介質(zhì)80的底表面。同樣地，單晶體區(qū)域IOB (參見(jiàn)圖8)與集成外延漏極和漏極擴(kuò)展區(qū)域18之間的p-n結(jié)的垂直表面在上端處直接鄰接U形柵極電介質(zhì)80的底表面。
[0061]參照?qǐng)D13，在平面化電介質(zhì)層70和替換柵極結(jié)構(gòu)(80、82)上形成接觸面電介質(zhì)層90。接觸面電介質(zhì)層90可以包括可以在金屬互連結(jié)構(gòu)中作為電介質(zhì)材料使用的任何材料。例如，接觸面電介質(zhì)層90可以包括摻雜或者無(wú)摻雜的硅酸鹽玻璃、氮化硅、有機(jī)硅酸鹽玻璃或它們的組合。
[0062]參照?qǐng)D14，可以形成各種金屬半導(dǎo)體合金部分和接觸通孔結(jié)構(gòu)。各種金屬半導(dǎo)體合金部分可以包括，例如，源極側(cè)金屬半導(dǎo)體合金部分86和漏極側(cè)金屬半導(dǎo)體合金部分88。如果集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18包括硅，那么各種金屬半導(dǎo)體合金部分可以包括金屬硅化物。接觸通孔結(jié)構(gòu)可以包括，例如，源極側(cè)接觸通孔結(jié)構(gòu)96、漏極側(cè)接觸通孔結(jié)構(gòu)98以及柵極側(cè)接觸通孔結(jié)構(gòu)92。
[0063]參照?qǐng)D15，可以通過(guò)沉積和平坦化接觸面電介質(zhì)層190以及形成各種金屬半導(dǎo)體合金部分和接觸通孔結(jié)構(gòu)，從圖8的第一示例性半導(dǎo)體結(jié)構(gòu)得出根據(jù)本發(fā)明第二實(shí)施例的第二示例性半導(dǎo)體結(jié)構(gòu)。各種金屬半導(dǎo)體合金部分可以包括，例如，源極側(cè)金屬半導(dǎo)體合金部分86、漏極側(cè)金屬半導(dǎo)體合金部分88和柵極側(cè)金屬半導(dǎo)體合金部分82。如果集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18包括硅，那么各種金屬半導(dǎo)體合金部分可以包括金屬硅化物。接觸通孔結(jié)構(gòu)可以包括，例如，源極側(cè)接觸通孔結(jié)構(gòu)96、漏極側(cè)接觸通孔結(jié)構(gòu)98以及柵極側(cè)接觸通孔結(jié)構(gòu)92。
[0064]盡管已經(jīng)就本公開(kāi)的優(yōu)選實(shí)施例具體顯示并且描述了本公開(kāi)，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不脫離本公開(kāi)的精神和范圍的情況下可以做出形式和細(xì)節(jié)方面的前述和其它變化。因此，本公開(kāi)旨在不限于所描述和所圖示的精確形式和細(xì)節(jié)，而是落在所附的權(quán)利要求的范圍內(nèi)。
[0065]工業(yè)實(shí)用性
[0066]本發(fā)明發(fā)現(xiàn)了在并入集成電路芯片中的高性能半導(dǎo)體場(chǎng)效應(yīng)晶體管(FET)器件的設(shè)計(jì)和制造中的工業(yè)適用性，所述集成電路芯片在各種電子和電氣裝置中得到了應(yīng)用。
【權(quán)利要求】
1.一種包括場(chǎng)效應(yīng)晶體管(FET)的半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括: 位于半導(dǎo)體襯底8中的單晶體區(qū)域IOB ;以及 在分界處外延對(duì)準(zhǔn)所述單晶體區(qū)域的集成外延擴(kuò)散區(qū)域，所述分界包括在離所述單晶體區(qū)域的上表面第一深度dl處的第一水平表面和在離所述單晶體區(qū)域IOB的所述上表面第二深度d2處的第二水平表面，所述第二深度d2大于所述第一深度dl。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述集成外延擴(kuò)散區(qū)域的整體具有貫穿始終相同的摻雜劑濃度。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶體區(qū)域具有第一導(dǎo)電類(lèi)型的摻雜，以及所述集成外延擴(kuò)散區(qū)域具有與所述第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的摻雜。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述集成外延擴(kuò)散區(qū)域和所述單晶體區(qū)域IOB具有不同的半導(dǎo)體材料。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述分界進(jìn)一步包括在上端處直接鄰接所述第一水平表面并且在下端處直接鄰接所述第二水平表面的垂直表面，其中所述集成外延擴(kuò)散區(qū)域跨所述垂直表面外延地對(duì)準(zhǔn)所述單晶體區(qū)域。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中所述分界進(jìn)一步包括在下端處直接鄰接所述第一水平表面并且在上端處鄰接?xùn)艠O電介質(zhì)的底表面的另一個(gè)垂直表面。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，進(jìn)一步包括U形柵極電介質(zhì)80和嵌入所述U形柵極電介質(zhì)中的導(dǎo)電柵電極82，其中所述集成外延擴(kuò)散區(qū)域的側(cè)壁接觸所述U形柵極電介質(zhì)80的外部d2的下部?！?br> 8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中所述U形柵極電介質(zhì)的底表面的周邊部分接觸所述集成外延擴(kuò)散區(qū)域的表面。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，進(jìn)一步包括在另一個(gè)分界處外延地對(duì)準(zhǔn)所述單晶體區(qū)域的另一個(gè)集成外延擴(kuò)散區(qū)域，所述分界包括在離所述單晶體區(qū)域的所述上表面所述第一深度處的第三水平表面和在離所述單晶體區(qū)域的所述上表面所述第二深度處的第四水平表面。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述集成外延擴(kuò)散區(qū)域的整體和所述另一個(gè)集成外延擴(kuò)散區(qū)域的整體具有貫穿始終相同的摻雜劑濃度。
11.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括: 在半導(dǎo)體襯底8中的半導(dǎo)體層上形成柵極結(jié)構(gòu)； 圍繞所述半導(dǎo)體層中的所述柵極結(jié)構(gòu)形成具有第一深度dl的一對(duì)第一溝槽； 圍繞所述柵極結(jié)構(gòu)形成可棄式隔離物58以覆蓋所述第一溝槽的近端部分； 通過(guò)使沒(méi)有被所述柵極結(jié)構(gòu)和所述可棄式隔離物58覆蓋的部分所述第一溝槽對(duì)凹陷，形成至第二深度d2的一對(duì)第二溝槽，所述第二深度d2大于所述第一深度dl ； 去除所述可棄式隔離物58，其中形成一對(duì)包括水平臺(tái)階的溝槽；以及 通過(guò)用摻雜半導(dǎo)體材料填充所述包括水平臺(tái)階的溝槽對(duì)，形成集成外延源極和源極擴(kuò)展區(qū)域16以及集成外延漏極和漏極擴(kuò)展區(qū)域18。
12.根據(jù)權(quán)利要求11所述的方法，其中所述集成外延源極和源極擴(kuò)展區(qū)域以及所述集成外延漏極和漏極擴(kuò)展區(qū)域通過(guò)選擇性外延形成。
13.根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括:在所述集成外延源極和源極擴(kuò)展區(qū)域16以及所述集成外延漏極和漏極擴(kuò)展區(qū)域18上沉積和平坦化平面化電介質(zhì)層70 ;以及用替換柵極結(jié)構(gòu)替換所述柵極結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括: 相對(duì)所述半導(dǎo)體層選擇性去除所述柵極結(jié)構(gòu)以形成柵極腔59 ； 通過(guò)相對(duì)所述半導(dǎo)體層選擇性去除所述集成外延源極和源極擴(kuò)展區(qū)域16以及所述集成外延漏極和漏極擴(kuò)展區(qū)域18的暴露部分，橫向地?cái)U(kuò)展所述柵極腔；以及用所述替換柵極結(jié)構(gòu)填充所述橫向地?cái)U(kuò)展的柵極腔。
15.根據(jù)權(quán)利要求13所述的方法，其中所述替換柵極結(jié)構(gòu)包括U形柵極電介質(zhì)以及嵌入其中的導(dǎo)電柵電極。
16.根據(jù)權(quán)利要求11所述的方法，其中所述半導(dǎo)體層包括單晶半導(dǎo)體材料，并且所述集成外延源極和源極擴(kuò)展區(qū)域以及所述集成外延漏極和漏極擴(kuò)展區(qū)域外延地對(duì)準(zhǔn)所述半導(dǎo)體層。
17.根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括: 在所述半導(dǎo)體襯底上形成覆蓋柵極疊層50L、52L、56L ； 圖案化所述覆蓋柵極疊層以形成柵極疊層；以及 圍繞所述柵極疊層形成柵 極隔離物58，其中所述柵極疊層和所述柵極隔離物的組合構(gòu)成所述柵極結(jié)構(gòu)。
18.根據(jù)權(quán)利要求11所述的方法，其中相對(duì)所述柵極結(jié)構(gòu)選擇性去除所述可棄式隔離物。
19.根據(jù)權(quán)利要求11所述的方法，其中在形成所述包括水平臺(tái)階的溝槽對(duì)之后，所述包括水平臺(tái)階的溝槽對(duì)的側(cè)壁與所述柵極隔離物的外側(cè)壁垂直重合。
20.根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括: 直接在所述集成外延源極和源極擴(kuò)展區(qū)域16以及所述集成外延漏極和漏極擴(kuò)展區(qū)域18上沉積接觸面電介質(zhì)層90 ;以及 通過(guò)所述接觸面電介質(zhì)層形成接觸通孔結(jié)構(gòu)。
【文檔編號(hào)】H01L29/78GK103718301SQ201280038066
【公開(kāi)日】2014年4月9日 申請(qǐng)日期:2012年5月31日 優(yōu)先權(quán)日:2011年8月4日
【發(fā)明者】裴成文, 王耕, 張艷麗 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司