擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置制造方法
【專(zhuān)利摘要】半導(dǎo)體裝置(1)具備：第1半導(dǎo)體芯片(2)，其在表面形成第1電極(21)；和擴(kuò)展型半導(dǎo)體芯片(3)，其具有第2半導(dǎo)體芯片(31)以及從該第2半導(dǎo)體芯片的至少1個(gè)側(cè)面起形成于外方的樹(shù)脂擴(kuò)展部(33)，且在表面形成第2電極(35)。第1半導(dǎo)體芯片和擴(kuò)展型半導(dǎo)體芯片使第1電極以及第2電極的形成面彼此對(duì)置來(lái)相互連接第1電極和第2電極。擴(kuò)展型半導(dǎo)體芯片中的第2電極當(dāng)中的與第1電極連接第2電極僅形成于樹(shù)脂擴(kuò)展部上。
【專(zhuān)利說(shuō)明】擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置，特別涉及具有倒裝安裝的擴(kuò)展型半導(dǎo)體芯片的半導(dǎo)體裝置。
【背景技術(shù)】
[0002]在數(shù)字電視以及數(shù)字錄像機(jī)等的系統(tǒng)中，伴隨高功能化而處置的數(shù)據(jù)量飛躍性增力口。為此，在搭載于系統(tǒng)的半導(dǎo)體存儲(chǔ)器裝置中，要求容量的增加和高的數(shù)據(jù)傳輸速率。
[0003]作為搭載這樣的半導(dǎo)體存儲(chǔ)器裝置的半導(dǎo)體裝置，有將安裝存儲(chǔ)器控制器的邏輯電路和存儲(chǔ)器電路集成在I個(gè)芯片中的系統(tǒng)級(jí)芯片(System on Chip:SoC)、和安裝有存儲(chǔ)器控制器的邏輯電路芯片和存儲(chǔ)器電路芯片進(jìn)行層疊并收容到I個(gè)封裝中的系統(tǒng)級(jí)封裝(System in Package:SiP)。
[0004]當(dāng)前，使用制造成本比較低的SiP的系統(tǒng)有增加的傾向。在采用SiP構(gòu)造的半導(dǎo)體裝置中，在電連接被層疊的邏輯電路芯片與存儲(chǔ)器電路芯片間的方法中，有使用如下技術(shù)的方法:使邏輯電路芯片的元件形成面與存儲(chǔ)器芯片的元件形成面對(duì)置，并介由由軟釬焊材料等構(gòu)成的金屬突起(隆起焊盤(pán))來(lái)直接連接各個(gè)電極彼此的疊層芯片(Chip on Chip:CoC)技術(shù)。由此，謀取數(shù)據(jù)傳輸速率的提升(例如參照專(zhuān)利文獻(xiàn)I)。
[0005]現(xiàn)有技術(shù)文獻(xiàn)
[0006]專(zhuān)利文獻(xiàn)
[0007]專(zhuān)利文獻(xiàn)I JP特開(kāi)2010—141080號(hào)公報(bào)
[0008]發(fā)明的概要
[0009]發(fā)明要解決的課題
[0010]隨著半導(dǎo)體裝置的小型化的進(jìn)展，包含于邏輯電路芯片的有源元件(特別是晶體管)越來(lái)越微細(xì)化。晶體管的電氣特性易于受到半導(dǎo)體芯片的封裝時(shí)產(chǎn)生的熱應(yīng)力的影響，例如在CoC連接半導(dǎo)體芯片的情況下，軟釬焊材料等的接合材熔融，之后，由于凝固時(shí)產(chǎn)生的半導(dǎo)體芯片的元件形成面的殘留應(yīng)力而使得晶體管的源極漏極電流較大地變動(dòng)。另夕卜，在用于半導(dǎo)體芯片的多層布線層中的絕緣材料中，應(yīng)對(duì)晶體管的微細(xì)化而是使用被稱(chēng)作Low—k材料的低介電常數(shù)材料。Low—k材料一般機(jī)械強(qiáng)度較低，由于封裝時(shí)對(duì)半導(dǎo)體芯片的元件形成面的應(yīng)力，而會(huì)在由Low — k材料構(gòu)成的絕緣層產(chǎn)生裂紋，或者在與接近的其它的布線材料的界面或其附近產(chǎn)生剝離。

【發(fā)明內(nèi)容】

[0011]本發(fā)明目的在于解決所述的問(wèn)題，能防止在半導(dǎo)體芯片的封裝時(shí)產(chǎn)生的熱應(yīng)力給包含于該半導(dǎo)體芯片的有源元件等的電氣特性帶來(lái)的影響以及構(gòu)成材料的物理?yè)p傷。
[0012]用于解決課題的手段
[0013]為了達(dá)到所述目的，本發(fā)明構(gòu)成為:在至少I(mǎi)個(gè)半導(dǎo)體芯片中的I個(gè)側(cè)面上設(shè)置從半導(dǎo)體芯片的側(cè)面起形成于外方的擴(kuò)展部，在該擴(kuò)展部上形成構(gòu)成與外部電連接的電極。[0014]具體地，本發(fā)明所涉及的第I半導(dǎo)體裝置具備:第I半導(dǎo)體芯片，其在表面形成第I電極；和擴(kuò)展型半導(dǎo)體芯片，其具有第2半導(dǎo)體芯片以及從該第2半導(dǎo)體芯片的至少I(mǎi)個(gè)側(cè)面起形成于外方的擴(kuò)展部，且在表面形成第2電極，第I半導(dǎo)體芯片和擴(kuò)展型半導(dǎo)體芯片使第I電極以及第2電極的形成面彼此對(duì)置來(lái)相互連接第I電極第2電極，擴(kuò)展型半導(dǎo)體芯片中的第2電極當(dāng)中的與第I電極連接的第2電極僅形成于擴(kuò)展部上。
[0015]根據(jù)本發(fā)明的第I半導(dǎo)體裝置，擴(kuò)展型半導(dǎo)體芯片中的第2電極當(dāng)中的與第I電極連接的第2電極僅形成于擴(kuò)展部上。由此，在構(gòu)成擴(kuò)展型半導(dǎo)體芯片的第2半導(dǎo)體芯片的元件形成面上不存在與第I半導(dǎo)體芯片電連接的第2電極。因此，能避免封裝時(shí)產(chǎn)生的熱應(yīng)力的影響。
[0016]在本發(fā)明的第I半導(dǎo)體裝置中，也可以第2半導(dǎo)體芯片為多個(gè)半導(dǎo)體芯片，擴(kuò)展型半導(dǎo)體芯片的擴(kuò)展部形成于第2半導(dǎo)體芯片中的相互相鄰的側(cè)面彼此間。
[0017]另外，在本發(fā)明的第I半導(dǎo)體裝置中，也可以擴(kuò)展型半導(dǎo)體芯片的擴(kuò)展部形成于第2半導(dǎo)體芯片的周?chē)?br> [0018]在本發(fā)明的第I半導(dǎo)體裝置中，也可以在擴(kuò)展型半導(dǎo)體芯片形成布線，該布線連接形成于擴(kuò)展部的表面的第2電極和形成于第2半導(dǎo)體芯片的元件形成面上的第3電極。
[0019]在本發(fā)明的第I半導(dǎo)體裝置中，也可以在擴(kuò)展部，在與第I半導(dǎo)體芯片對(duì)置的區(qū)域形成貫通孔，在第I半導(dǎo)體芯片與擴(kuò)展型半導(dǎo)體芯片間包括貫通孔在內(nèi)填充了密封用樹(shù)脂材料。
[0020]本發(fā)明所涉及的第2半導(dǎo)體裝置具備:布線基板，其在表面形成第I電極；和擴(kuò)展型半導(dǎo)體芯片，其具有半導(dǎo)體芯片以及從該半導(dǎo)體芯片的至少I(mǎi)個(gè)側(cè)面起形成于外方的擴(kuò)展部，且在表面形成第2電極，布線基板和擴(kuò)展型半導(dǎo)體芯片使第I電極以及第2電極的形成面彼此對(duì)置來(lái)相互連接第I電極和第2電極，擴(kuò)展型半導(dǎo)體芯片中的第2電極當(dāng)中的與第I電極連接的第2電極僅形成于擴(kuò)展部上。
[0021]根據(jù)本發(fā)明的第2半導(dǎo)體裝置，擴(kuò)展型半導(dǎo)體芯片中的第2電極當(dāng)中的與第I電極連接的第2電極僅形成于擴(kuò)展部上。由此，在構(gòu)成擴(kuò)展型半導(dǎo)體芯片的第2半導(dǎo)體芯片的元件形成面上不存在與布線基板電連接的第2電極。因此，能避免在封裝時(shí)產(chǎn)生的熱應(yīng)力的影響。
[0022]在本發(fā)明的第2半導(dǎo)體裝置中，也可以半導(dǎo)體芯片為多個(gè)半導(dǎo)體芯片，擴(kuò)展型半導(dǎo)體芯片的擴(kuò)展部形成于半導(dǎo)體芯片中的相互相鄰的側(cè)面彼此間。
[0023]本發(fā)明所涉及的擴(kuò)展型半導(dǎo)體芯片具備:多個(gè)半導(dǎo)體芯片；擴(kuò)展部，其形成于半導(dǎo)體芯片中的相互相鄰的側(cè)面彼此間；和電極，其形成于擴(kuò)展部上，且與外部進(jìn)行電連接。
[0024]根據(jù)本發(fā)明的擴(kuò)展型半導(dǎo)體芯片，具備形成于擴(kuò)展部上、且與外部電連接的電極。由此，在半導(dǎo)體芯片的元件形成面上不存在與外部電連接的電極。因此，能避免在封裝時(shí)產(chǎn)生的熱應(yīng)力的影響。
[0025]發(fā)明的效果
[0026]根據(jù)本發(fā)明所涉及的擴(kuò)展型半導(dǎo)體芯片以及使用其的半導(dǎo)體裝置，能防止在半導(dǎo)體芯片封裝時(shí)產(chǎn)生的熱應(yīng)力給包含于該半導(dǎo)體芯片的有源元件等的電氣特性帶來(lái)的影響以及構(gòu)成材料的物理?yè)p傷?！緦?zhuān)利附圖】

【附圖說(shuō)明】
[0027]圖1(a)?圖1(c)表示本發(fā)明的第I實(shí)施方式所涉及的擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置，圖1(a)是立體圖，圖1(b)是俯視圖，圖1(c)是圖1(b)的Ic一Ic線的截面圖。
[0028]圖2(a)?圖2(c)表示比較例所涉及的半導(dǎo)體裝置，圖2 (a)是立體圖，圖2 (b)是俯視圖，圖2(c)是圖2(b)的IIc一IIc線的截面圖。
[0029]圖3是表示第I實(shí)施方式的第I變形例所涉及的擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置的變形例的俯視圖。
[0030]圖4是表示第I實(shí)施方式的第2變形例所涉及的擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置的變形例的俯視圖。
[0031]圖5 (a)以及圖5 (b)表示第I實(shí)施方式的第3變形例所涉及的半導(dǎo)體裝置，圖5 (a)是俯視圖，圖5(b)是圖5(a)的Vb-Vb線的截面圖。
[0032]圖6 (a)以及圖6(b)表示第I實(shí)施方式的第4變形例所涉及的擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置，圖6 (a)是俯視圖，圖6(b)是圖6(a)的VIb — VIb線的截面圖。
[0033]圖7(a)?圖7(c)表示本發(fā)明的第2實(shí)施方式所涉及的擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置，圖7 (a)是立體圖，圖7(b)是俯視圖，圖7(c)是圖7(b)的VIIc—VIIc線的截面圖。
【具體實(shí)施方式】
[0034](第I實(shí)施方式)
[0035]參照?qǐng)D1(a)?圖1(c)來(lái)說(shuō)明本發(fā)明的第I實(shí)施方式。
[0036]如圖1 (a)?圖1 (C)所示，第I實(shí)施方式所涉及的半導(dǎo)體裝置I例如以硅(Si)為基材，由具有晶體管以及多層布線層的第I半導(dǎo)體芯片2、和在上表面(元件形成面)保持第I半導(dǎo)體芯片2且包含多個(gè)半導(dǎo)體芯片31、32的擴(kuò)展型半導(dǎo)體芯片3構(gòu)成。在各半導(dǎo)體芯片2、31以及32中的多層布線層中，作為絕緣層例如使用Low — k材料。
[0037]在第I半導(dǎo)體芯片2中的與擴(kuò)展型半導(dǎo)體芯片3的對(duì)置面且元件形成面形成由銅(Cu)、鋁(Al)或鎳(Ni)等金屬構(gòu)成的外部連接用的多個(gè)第I電極(連接盤(pán))21。
[0038]擴(kuò)展型半導(dǎo)體芯片3例如以硅(Si)為基材，具有分別形成晶體管以及多層布線層的第2半導(dǎo)體芯片31以及第3半導(dǎo)體芯片32。在第2半導(dǎo)體芯片31以及第3半導(dǎo)體芯片32中的相互相鄰的側(cè)面彼此間，形成填充環(huán)氧樹(shù)脂材料等而成的樹(shù)脂擴(kuò)展部33。通過(guò)該樹(shù)脂擴(kuò)展部33，第2半導(dǎo)體芯片31以及第3半導(dǎo)體芯片32 —體形成。另外，樹(shù)脂擴(kuò)展部33并不一定非得需要由樹(shù)脂材料形成，也可以使陶瓷材料等絕緣體介于其間并用粘合材料來(lái)粘接。
[0039]在第2半導(dǎo)體芯片31上形成由Cu、Al或Ni等金屬構(gòu)成的多個(gè)第I芯片電極311。同樣地，在第3半導(dǎo)體芯片32上形成由CiuAl或Ni等金屬構(gòu)成的多個(gè)第2芯片電極321。在一體成形的第2半導(dǎo)體芯片31、第3半導(dǎo)體芯片32以及樹(shù)脂擴(kuò)展部33的上表面形成由聚酰亞胺等絕緣體構(gòu)成的再布線層34。在再布線層34的內(nèi)部形成由Cu或Al等構(gòu)成的多個(gè)布線341。另外，在再布線層34上形成由Cu、Al或Ni等金屬構(gòu)成的外部連接用的多個(gè)第2電極(連接盤(pán))35。各布線341的一端與第I芯片電極311以及第2芯片電極321的任一者電連接，另外，其另一端與再布線層34上的第2電極35的任一者電連接。[0040]第I半導(dǎo)體芯片2中的多個(gè)第I電極21、和擴(kuò)展型半導(dǎo)體芯片3中的多個(gè)第2電極35相互對(duì)置配置。在各個(gè)相互對(duì)置的第I電極21和第2電極35間使由軟釬焊材料或金等構(gòu)成的金屬突起(隆起焊盤(pán))4介于其間而電連接。
[0041]在此，作為第I實(shí)施方式的特征，形成于擴(kuò)展型半導(dǎo)體芯片3的上表面的多個(gè)第2電極35其全部都形成在樹(shù)脂擴(kuò)展部33的正上方。另外，在再布線層34上的不與第I半導(dǎo)體芯片2對(duì)置的區(qū)域，即使在半導(dǎo)體芯片31、32的元件形成面的上側(cè)的區(qū)域形成例如檢查用的電極(未圖示)等也沒(méi)關(guān)系。
[0042]如圖1(b)所示，在第I實(shí)施方式中，多個(gè)第I電極21在第I半導(dǎo)體芯片2的大致中央部，進(jìn)行Y方向的排列數(shù)大于X方向的排列數(shù)的矩陣狀配置。因此，擴(kuò)展型半導(dǎo)體芯片3的樹(shù)脂擴(kuò)展部33在第2半導(dǎo)體芯片31與第3半導(dǎo)體芯片32間以Y方向的長(zhǎng)度長(zhǎng)于X方向的長(zhǎng)度的方式形成，以使得能對(duì)應(yīng)于第I半導(dǎo)體芯片2的各第I電極21的配置來(lái)分別配置擴(kuò)展型半導(dǎo)體芯片3的各第2電極35。
[0043]在本申請(qǐng)說(shuō)明書(shū)中，所謂芯片的中央部，表示第I電極21的配置區(qū)域相對(duì)于第I半導(dǎo)體芯片2的外形的相對(duì)位置關(guān)系。具體地，在將從半導(dǎo)體芯片的中心到一角部為止的距離設(shè)為D的情況下，定義為從半導(dǎo)體芯片的中心起D/2以下的范圍。
[0044]在圖1(a)以及圖1(b)中，示意地以2行10列來(lái)表示了第I電極21的排列，但在實(shí)際的半導(dǎo)體裝置中，考慮更多的配置。具體地，在X方向?yàn)榧s10行左右，且在Y方向?yàn)榧s100列左右。另外，想定將第I電極21彼此的間隔設(shè)為40 iim?50 iim左右的排列。
[0045]下面，說(shuō)明能通過(guò)前述那樣構(gòu)成的半導(dǎo)體裝置I來(lái)避免封裝第I半導(dǎo)體芯片2和擴(kuò)展型半導(dǎo)體芯片3時(shí)產(chǎn)生的熱應(yīng)力給各半導(dǎo)體芯片的晶體管的電氣特性帶來(lái)的影響以及在包含于各半導(dǎo)體芯片2、3的多層布線層中的由Low — k材料構(gòu)成的絕緣層產(chǎn)生的裂紋或剝離等物理?yè)p傷的理由。在此，將圖2所示的半導(dǎo)體裝置5設(shè)為比較例。另外，對(duì)與圖1所示的構(gòu)成部件相同的構(gòu)成部件賦予相同的符號(hào)。構(gòu)成圖2所示的比較例所涉及的半導(dǎo)體發(fā)光裝置5的第2半導(dǎo)體芯片31是單體的芯片，不具有樹(shù)脂擴(kuò)展部。因此，第2半導(dǎo)體芯片31的第I芯片電極311、與第I半導(dǎo)體芯片2的第I電極21通過(guò)金屬突起4直接連接。
[0046]在CoC連接的代表性的方法即軟釬焊連接法中，使預(yù)先在電極上載置軟釬焊材料的半導(dǎo)體芯片彼此對(duì)置并粘合，通過(guò)加熱使軟釬焊材料熔融，之后，冷卻軟釬焊材料來(lái)使其固化，由此進(jìn)行連接。在圖2所示的比較例的情況下，相對(duì)于熔融的軟釬焊材料的凝固以及冷卻時(shí)的收縮，由于各半導(dǎo)體芯片2、31以剛性高且線膨脹系數(shù)低的硅(Si)為基材，因此不能吸收應(yīng)力引起的變形。由此，各半導(dǎo)體芯片2、31的各元件形成面會(huì)有應(yīng)力殘留下來(lái)。形成于元件形成面的晶體管易于受到該應(yīng)力的影響，由于殘留應(yīng)力而導(dǎo)致源極-漏極電流較大地變動(dòng)。另外，形成于元件形成面的由Low — k材料構(gòu)成的絕緣層有可能由于殘留應(yīng)力的影響而產(chǎn)生裂紋，或進(jìn)一步在界面或其附近剝落。
[0047]與此相對(duì)，如圖1(c)所示，第I實(shí)施方式所涉及的半導(dǎo)體裝置I在擴(kuò)展型半導(dǎo)體芯片3，僅在介由金屬突起4與第I半導(dǎo)體芯片2接合的區(qū)域形成剛性低且線膨脹系數(shù)與軟釬焊材料等金屬突起4比較接近的樹(shù)脂擴(kuò)展部33。由此，第I半導(dǎo)體芯片2的元件形成面中的殘留應(yīng)力變小。另外，在構(gòu)成擴(kuò)展型半導(dǎo)體芯片3的第2半導(dǎo)體芯片31以及第3半導(dǎo)體芯片32的各元件形成面上，由于不存在金屬突起4自身，因此能避免金屬突起4引起的殘留應(yīng)力的影響。[0048]如第I實(shí)施方式那樣，在包含多個(gè)半導(dǎo)體芯片(第2半導(dǎo)體芯片31以及第3半導(dǎo)體芯片32)的擴(kuò)展型半導(dǎo)體芯片3上搭載第I半導(dǎo)體芯片2的構(gòu)成，在例如第I半導(dǎo)體芯片2的連接盤(pán)偏向元件形成面的特定部分而配置的情況下，也能將第2半導(dǎo)體芯片31以及第3半導(dǎo)體芯片32的連接盤(pán)引出到樹(shù)脂擴(kuò)展部33上，與第I半導(dǎo)體芯片2的連接盤(pán)對(duì)應(yīng)地來(lái)配置連接盤(pán)。例如，在第I半導(dǎo)體芯片2是在元件形成面的中央部分集中形成連接盤(pán)的存儲(chǔ)器芯片的情況下，能將多個(gè)半導(dǎo)體芯片的連接盤(pán)聚合在樹(shù)脂擴(kuò)展部33上，使存儲(chǔ)器芯片的連接盤(pán)與樹(shù)脂擴(kuò)展部33的連接盤(pán)對(duì)置來(lái)搭載。由此，由于不再需要準(zhǔn)備配合下側(cè)的多個(gè)芯片的連接盤(pán)的配置的具有特殊的連接盤(pán)配置的存儲(chǔ)器芯片，因此能使用通用存儲(chǔ)器。
[0049]在第I實(shí)施方式中，如前述那樣，進(jìn)行矩形狀配置，以使得第I半導(dǎo)體芯片2的第I電極21與擴(kuò)展型半導(dǎo)體芯片3的第2電極35相互連接的位置位于第I半導(dǎo)體芯片2的大致中央部，且Y方向的排列數(shù)多于X方向的排列數(shù)。由此，使擴(kuò)展型半導(dǎo)體芯片3由2個(gè)半導(dǎo)體芯片31、32構(gòu)成，并使樹(shù)脂擴(kuò)展部33形成為在各半導(dǎo)體芯片31、32彼此間在Y方向上變長(zhǎng)。但樹(shù)脂擴(kuò)展部33的平面形狀并不限于圖1(b)的形狀，而能對(duì)應(yīng)于第I半導(dǎo)體芯片2的第I電極21的配置位置進(jìn)行各種變更。
[0050]下面，參照?qǐng)D3?圖6來(lái)說(shuō)明第I實(shí)施方式的變形例。
[0051](第I實(shí)施方式的第I變形例)
[0052]圖3表示第I實(shí)施方式的第I變形例所涉及的半導(dǎo)體裝置的平面構(gòu)成。如圖3所示，第I變形例所涉及的半導(dǎo)體裝置I配置為:第I半導(dǎo)體芯片2的多個(gè)第I電極21在該第I半導(dǎo)體芯片2的大致中央部，配置成在Y方向上呈長(zhǎng)矩陣狀，且X方向的間隔比較大。在如此地配置多個(gè)第I電極21的情況下，使擴(kuò)展型半導(dǎo)體芯片3由第2半導(dǎo)體芯片31、第3半導(dǎo)體芯片32以及第4半導(dǎo)體芯片36這3個(gè)芯片。因此，例如，配置成:在第2半導(dǎo)體芯片31與第3半導(dǎo)體芯片32間夾著第4半導(dǎo)體芯片36。
[0053]進(jìn)而，在第2半導(dǎo)體芯片31與第4半導(dǎo)體芯片36間、以及第3半導(dǎo)體芯片32與第4半導(dǎo)體芯片36間分別一體形成樹(shù)脂擴(kuò)展部33，并在各樹(shù)脂擴(kuò)展部33上與各第I電極21對(duì)置地分別形成擴(kuò)展型半導(dǎo)體芯片3的第2電極(未圖示)。
[0054](第I實(shí)施方式的第2變形例)
[0055]圖4表示第I實(shí)施方式的第2變形例所涉及的半導(dǎo)體裝置的平面構(gòu)成。如圖4所示，第2變形例所涉及的半導(dǎo)體裝置I中，第I半導(dǎo)體芯片2的多個(gè)第I電極21在該第I半導(dǎo)體芯片2的大致中央部集中地配置成平面十字狀。在如此配置多個(gè)第I電極21的情況下，能使擴(kuò)展型半導(dǎo)體芯片3由第2半導(dǎo)體芯片31、第3半導(dǎo)體芯片32、第4半導(dǎo)體芯片36以及第5半導(dǎo)體芯片37這4個(gè)芯片構(gòu)成。因此，例如將各半導(dǎo)體芯片31、32、36以及37配置為2行2列，在其對(duì)置的側(cè)面彼此間配置樹(shù)脂擴(kuò)展部33。
[0056]作為一例，在第2半導(dǎo)體芯片31與第3半導(dǎo)體芯片32間、第3半導(dǎo)體芯片32與第5半導(dǎo)體芯片37間、第5半導(dǎo)體芯片37與第4半導(dǎo)體芯片36間、以及第4半導(dǎo)體芯片36與第2半導(dǎo)體芯片31間分別一體形成樹(shù)脂擴(kuò)展部33，并在樹(shù)脂擴(kuò)展部33上與各第I電極21對(duì)置地分別形成擴(kuò)展型半導(dǎo)體芯片3的第2電極(未圖示)。
[0057](第I實(shí)施方式的第3變形例)
[0058]圖5 (a)以及圖5(b)表示第I實(shí)施方式的第3變形例所涉及的半導(dǎo)體裝置的平面構(gòu)成以及斷面構(gòu)成。如圖5(a)所示，在第3變形例所涉及的半導(dǎo)體裝置I中，第I半導(dǎo)體芯片2的多個(gè)第I電極21在該第I半導(dǎo)體芯片2的對(duì)置的2個(gè)側(cè)部的附近一列一列地配置。在如此配置多個(gè)第I電極21的情況下，僅在第2半導(dǎo)體芯片31形成擴(kuò)展型半導(dǎo)體芯片3。進(jìn)而，在第2半導(dǎo)體芯片31的4個(gè)側(cè)面的全部即第2半導(dǎo)體芯片31的周?chē)O(shè)置樹(shù)脂擴(kuò)展部33，與第2半導(dǎo)體芯片31 —體形成。進(jìn)而，在樹(shù)脂擴(kuò)展部33上與各第I電極21對(duì)置地分別形成擴(kuò)展型半導(dǎo)體芯片3的第2電極35。
[0059](第I實(shí)施方式的第4變形例)
[0060]圖6 (a)以及圖6 (b)表示第I實(shí)施方式的第4變形例所涉及的半導(dǎo)體裝置的平面構(gòu)成以及斷面構(gòu)成。如圖6(a)以及圖6(b)所示，第4變形例所涉及的半導(dǎo)體裝置I作為一例，與圖4所示的第2變形例所涉及的半導(dǎo)體裝置I同樣地，都使擴(kuò)展型半導(dǎo)體芯片3由4個(gè)半導(dǎo)體芯片31、32、36以及37構(gòu)成。
[0061]第4變形例與第2變形例的相異點(diǎn)在于，在構(gòu)成擴(kuò)展型半導(dǎo)體芯片3的樹(shù)脂擴(kuò)展部33設(shè)置了與第I半導(dǎo)體芯片2對(duì)置且在未形成金屬突起4的區(qū)域貫通樹(shù)脂擴(kuò)展部33的貫通孔33a。
[0062]具體地，如圖6(a)所示，在形成為平面十字狀的樹(shù)脂擴(kuò)展部33中的第I半導(dǎo)體芯片2的多個(gè)第I電極21的外側(cè)且第I半導(dǎo)體芯片2的輪廓線(全側(cè)面)的內(nèi)側(cè)的區(qū)域，設(shè)置了在表背方向上貫通樹(shù)脂擴(kuò)展部33以及再布線層34的多個(gè)貫通孔33a。
[0063]在通過(guò)金屬突起4連接了第I半導(dǎo)體芯片2和擴(kuò)展型半導(dǎo)體芯片3后，進(jìn)一步在第I半導(dǎo)體芯片2與擴(kuò)展型半導(dǎo)體芯片3間注入密封用樹(shù)脂材料即底部填充材料6。此時(shí)，在金屬突起4的高度較小的情況下，在從第I半導(dǎo)體芯片2的側(cè)面注入底部填充材料6這樣的現(xiàn)有一般方法中，底部填充材料6的填充性變得不充分。由此，在金屬突起4的周邊有可能產(chǎn)生空隙。
[0064]但是，在第4變形例中，在進(jìn)行基于金屬突起4的連接后，從擴(kuò)展型半導(dǎo)體芯片3的背面通過(guò)預(yù)先設(shè)置的多個(gè)貫通孔33a將底部填充材料6直接注入到更靠近金屬突起4的位置。由此，對(duì)于各金屬突起4的周邊區(qū)域，能提高底部填充材料6的填充性。
[0065]另外，設(shè)于樹(shù)脂擴(kuò)展部33以及再布線層34的貫通孔33a的個(gè)數(shù)，根據(jù)各半導(dǎo)體芯片2、3的大小以及個(gè)數(shù)來(lái)進(jìn)行適宜調(diào)整即可。另外，設(shè)置貫通孔33a的第4變形例也能應(yīng)用于第I實(shí)施方式、其第I變形例以及第3變形例所涉及的半導(dǎo)體裝置I中。
[0066](第2實(shí)施方式)
[0067]下面，參照?qǐng)D7(a)?圖7(c)來(lái)說(shuō)明本發(fā)明的第2實(shí)施方式。
[0068]如圖7(a)?圖7(c)所示第2實(shí)施方式所涉及的半導(dǎo)體裝置7例如以硅(Si)為基材，由包含分別具有晶體管以及多層布線層的第I半導(dǎo)體芯片81以及第2半導(dǎo)體芯片82的擴(kuò)展型半導(dǎo)體芯片8、和在上表面保持?jǐn)U展型半導(dǎo)體芯片的以環(huán)氧樹(shù)脂材料等為基材的樹(shù)脂基板(布線基板)9構(gòu)成。在各半導(dǎo)體芯片81以及82中的多層布線層，作為絕緣層例如使用Low—k材料。
[0069]在擴(kuò)展型半導(dǎo)體芯片8中的第I半導(dǎo)體芯片81以及第2半導(dǎo)體芯片82的相互相鄰的側(cè)面彼此間填充由環(huán)氧樹(shù)脂材料等構(gòu)成的樹(shù)脂擴(kuò)展部83。通過(guò)該樹(shù)脂擴(kuò)展部83來(lái)一體形成第I半導(dǎo)體芯片81以及第2半導(dǎo)體芯片82。
[0070]在第I半導(dǎo)體芯片81中的與樹(shù)脂基板9的對(duì)置面且元件形成面形成由銅(Cu)、鋁(Al)或鎳(Ni)等金屬構(gòu)成的多個(gè)第I芯片電極811。同樣地，在第2半導(dǎo)體芯片82的元件形成面形成由Cu、Al或Ni等金屬構(gòu)成的多個(gè)第2芯片電極821。在一體成形的第I半導(dǎo)體芯片81、第2半導(dǎo)體芯片82以及樹(shù)脂擴(kuò)展部83上形成由聚酰亞胺等絕緣體構(gòu)成的再布線層84。在再布線層84的內(nèi)部形成由Cu或Al等構(gòu)成的多個(gè)布線841。另外，在再布線層84上形成由CiuAl或Ni等金屬構(gòu)成的外部連接用的多個(gè)第I電極(連接盤(pán))85。各布線841的一端與第I芯片電極811以及第2芯片電極821任一者電連接，另外，其另一端與再布線層84上的第I電極85的任一者電連接。
[0071]另外，在樹(shù)脂基板9上，在與擴(kuò)展型半導(dǎo)體芯片8的第I電極85對(duì)置的位置形成多個(gè)第2電極(連接盤(pán))91。在各個(gè)相互對(duì)置的第I電極85和第2電極91間使由軟釬焊材料或金等構(gòu)成的金屬突起(隆起焊盤(pán))4介于其間來(lái)電連接。
[0072]在此，作為第2實(shí)施方式的特征，形成于擴(kuò)展型半導(dǎo)體芯片8的元件形成面?zhèn)鹊亩鄠€(gè)第I電極85其全部都形成于樹(shù)脂擴(kuò)展部83的正上方。另外，在再布線層84上不與樹(shù)脂基板9的第2電極91對(duì)置的區(qū)域，在半導(dǎo)體芯片31、32的元件形成面的上側(cè)的區(qū)域形成例如檢查用的電極(未圖示)等也沒(méi)關(guān)系。
[0073]如圖7(b)所示，在第2實(shí)施方式中，多個(gè)第2電極91在樹(shù)脂基板9的大致中央部配置為:Y方向的排列數(shù)大于X方向的排列數(shù)的矩陣狀。因此，擴(kuò)展型半導(dǎo)體芯片8的樹(shù)脂擴(kuò)展部83能在第I半導(dǎo)體芯片81與第2半導(dǎo)體芯片82間形成為Y方向的長(zhǎng)度長(zhǎng)于X方向的長(zhǎng)度，以使得能對(duì)應(yīng)于樹(shù)脂基板9的各第2電極91的配置來(lái)分別配置擴(kuò)展型半導(dǎo)體芯片8的各第I電極85。
[0074]在圖7(a)以及圖7(b)中，示意地以2行10列來(lái)表示了第2電極91的排列，但在實(shí)際的半導(dǎo)體裝置中，要考慮更多的配置。具體地，在X方向?yàn)榧s10行左右，且在Y方向?yàn)榧s100列左右。另外，想定將第I電極21彼此的間隔設(shè)為40 ii m?50 ii m左右的排列。
[0075]但是，樹(shù)脂擴(kuò)展部83的平面形狀并不限于圖7 (b)的形狀，能根據(jù)樹(shù)脂基板9的第2電極91的配置位置進(jìn)行各種變更。
[0076]根據(jù)第2實(shí)施方式所涉及的半導(dǎo)體裝置7，能避免擴(kuò)展型半導(dǎo)體芯片8的封裝時(shí)產(chǎn)生的熱應(yīng)力對(duì)各半導(dǎo)體芯片81、82的晶體管的電氣特性帶來(lái)的影響以及在由Low — k材料構(gòu)成的絕緣層產(chǎn)生的裂紋或剝離等物理?yè)p傷。
[0077]S卩，與第I實(shí)施方式相同，在構(gòu)成擴(kuò)展型半導(dǎo)體芯片8的第I半導(dǎo)體芯片81以及第2半導(dǎo)體芯片82的各元件形成面上，由于不存在被稱(chēng)作隆起焊盤(pán)的金屬突起4自身，因此樹(shù)脂基板9的收縮、金屬突起4的凝固以及冷卻收縮等的影響不會(huì)傳遞到元件形成面。因此，能避免這些樹(shù)脂基板9以及金屬突起4的殘留應(yīng)力帶來(lái)的影響。
[0078]產(chǎn)業(yè)上的利用可能性
[0079]本發(fā)明所涉及的擴(kuò)展型半導(dǎo)體芯片以及半導(dǎo)體裝置能防止在半導(dǎo)體芯片的封裝時(shí)產(chǎn)生的熱應(yīng)力給有源元件等的電氣特性帶來(lái)的影響以及構(gòu)成材料的物理?yè)p傷，特別在具有倒裝安裝的擴(kuò)展型半導(dǎo)體芯片的半導(dǎo)體裝置等中有用。
[0080]符號(hào)的說(shuō)明
[0081]I半導(dǎo)體裝置
[0082]2第I半導(dǎo)體芯片
[0083]21第I電極
[0084]3擴(kuò)展型半導(dǎo)體芯片[0085]31第2半導(dǎo)體芯片
[0086]32第3半導(dǎo)體芯片
[0087]311第I芯片電極
[0088]321第2芯片電極
[0089]33樹(shù)脂擴(kuò)展部
[0090]33a貫通孔
[0091]34再布線層
[0092]341 布線
[0093]35第2電極
[0094]36第3半導(dǎo)體芯片
[0095]37第4半導(dǎo)體芯片
[0096]4金屬突起
[0097]5半導(dǎo)體裝置
[0098]6底部填充材料
[0099]7半導(dǎo)體裝置
[0100]8擴(kuò)展型半導(dǎo)體芯片
[0101]81第I半導(dǎo)體芯片
[0102]82第2半導(dǎo)體芯片
[0103]811第I芯片電極
[0104]821第2芯片電極
[0105]83樹(shù)脂擴(kuò)展部
[0106]84再布線層
[0107]841 布線
[0108]85第I電極
[0109]9樹(shù)脂基板
[0110]91第2電極
【權(quán)利要求】
1.一種半導(dǎo)體裝置，具備: 第I半導(dǎo)體芯片，其在表面形成第I電極；和 擴(kuò)展型半導(dǎo)體芯片，其具有第2半導(dǎo)體芯片以及從該第2半導(dǎo)體芯片的至少I(mǎi)個(gè)側(cè)面起形成于外方的擴(kuò)展部，且在表面形成第2電極， 所述第I半導(dǎo)體芯片和所述擴(kuò)展型半導(dǎo)體芯片使所述第I電極以及第2電極的形成面彼此對(duì)置來(lái)相互連接所述第I電極和所述第2電極， 所述擴(kuò)展型半導(dǎo)體芯片中的所述第2電極當(dāng)中的與所述第I電極連接的第2電極僅形成于所述擴(kuò)展部上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 所述第2半導(dǎo)體芯片是多個(gè)半導(dǎo)體芯片， 所述擴(kuò)展型半導(dǎo)體芯片的所述擴(kuò)展部形成于所述第2半導(dǎo)體芯片中的相互相鄰的側(cè)面彼此間。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 所述擴(kuò)展型半導(dǎo)體芯片的所述擴(kuò)展部形成于所述第2半導(dǎo)體芯片的周?chē)?br> 4.根據(jù)權(quán)利要求1?3中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 在所述擴(kuò)展型半導(dǎo)體芯片形成布線，該布線連接形成于所述擴(kuò)展部的表面的所述第2電極和形成于所述第2半導(dǎo)體芯片的元件形成面上的第3電極。
5.根據(jù)權(quán)利要求1?4中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 在所述擴(kuò)展部，在與所述第I半導(dǎo)體芯片對(duì)置的區(qū)域形成貫通孔， 在所述第I半導(dǎo)體芯片與所述擴(kuò)展型半導(dǎo)體芯片間，包括所述貫通孔在內(nèi)填充了密封用樹(shù)脂材料。
6.一種半導(dǎo)體裝置，具備: 布線基板，其在表面形成第I電極；和 擴(kuò)展型半導(dǎo)體芯片，其具有半導(dǎo)體芯片以及從該半導(dǎo)體芯片的至少I(mǎi)個(gè)側(cè)面起形成于外方的擴(kuò)展部，且在表面形成第2電極， 所述布線基板和所述擴(kuò)展型半導(dǎo)體芯片使所述第I電極以及第2電極的形成面彼此對(duì)置來(lái)相互連接所述第I電極和所述第2電極， 所述擴(kuò)展型半導(dǎo)體芯片中的所述第2電極當(dāng)中的與所述第I電極連接的第2電極僅形成于所述擴(kuò)展部上。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體芯片為多個(gè)半導(dǎo)體芯片， 所述擴(kuò)展型半導(dǎo)體芯片的所述擴(kuò)展部形成于所述半導(dǎo)體芯片中的相互相鄰的側(cè)面彼此間。
8.一種擴(kuò)展型半導(dǎo)體芯片，具備: 多個(gè)半導(dǎo)體芯片； 擴(kuò)展部，其形成于所述半導(dǎo)體芯片中的相互相鄰的側(cè)面彼此間；和 電極，其形成于所述擴(kuò)展部上，且與外部進(jìn)行電連接。
【文檔編號(hào)】H01L25/065GK103650135SQ201280033924
【公開(kāi)日】2014年3月19日 申請(qǐng)日期:2012年8月24日 優(yōu)先權(quán)日:2011年11月16日
【發(fā)明者】巖瀨鐵平, 萩原清己 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社