專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，并且更特別地涉及適用于與外部LSI耦接的半導(dǎo)體器件。
背景技術(shù)：
LSI封裝的焊球布局(ball arrangement)通過(guò)例如對(duì)到外部LSI的布線予以考慮來(lái)確定。在LSI封裝的焊球布局被確定之后，布局通常無(wú)法改變。因此，當(dāng)外部LSI本身被改變，或者外部LSI的規(guī)格被改變時(shí)，取決于LSI封裝的焊球布局，有可能在LSI封裝與外部LSI之間的布線會(huì)變得擁塞。近年來(lái)，LSI封裝的焊球間距(焊球的布局間隔)被減小，并且封裝基板層(例如，PCB基板)的數(shù)量同樣被減少。此外，在基板上的配置根據(jù)每個(gè)客戶而改變。結(jié)果，在LSI封裝與外部LSI之間的布線更易于變得擁塞。為此，即使在外部LSI已經(jīng)改變時(shí)，在LSI封裝與外部LSI之間的布線擁塞也需要盡可能多地抑制。在日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2002-237567和日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2010-103442中公開(kāi)了相關(guān)的技術(shù)。圖12是示出日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2002-237567所公開(kāi)的半導(dǎo)體器件的配置的示意圖。圖12所示的相關(guān)技術(shù)的半導(dǎo)體器件是其中層疊式多芯片(第一芯片3和第二芯片4)被安裝于基板之上的封裝。在圖12所示的半導(dǎo)體器件中，輔助針腳(auxiliarystitch)9、10、16、17和18形成于基板I的絕緣層2上，作為除正常針腳外的冗余針腳。輔助針腳9和10通過(guò)跳線(jump wire) 11相互稱(chēng)接。在第一芯片3上的焊盤(pán)A通過(guò)導(dǎo)線5與針腳6導(dǎo)線接合，而在第二芯片4上的焊盤(pán)A通過(guò)導(dǎo)線7與針腳8導(dǎo)線接合。此外，針腳6與輔助針腳9接線，而針腳8與輔助針腳10接線。以上述配置，即使在半導(dǎo)體芯片被改變?yōu)榫哂胁煌副P(pán)布局的另一個(gè)芯片時(shí)，該改變能夠在沒(méi)有出現(xiàn)交叉線的情況下通過(guò)一種基板靈活地處理。另外，日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2010-103442公開(kāi)了電子構(gòu)件的安裝基板，包括具有其上提供了電子構(gòu)件的安裝區(qū)域的安裝表面的基板、排列于基板邊緣上的多個(gè)外部電極、用于排列于安裝表面上的安裝區(qū)域之外的導(dǎo)線接合的多個(gè)第一電極焊盤(pán)、用于排列于安裝表面的安裝區(qū)域之內(nèi)的倒裝芯片的多個(gè)第二電極焊盤(pán)、將第一電極焊盤(pán)與外部電極按照一對(duì)一的方式耦接的第一布線部分以及將第一電極焊盤(pán)與第二電極焊盤(pán)按照一對(duì)一的方式耦接的第二布線部分。第二布線部分將在基板的前后方向上具有相反的位置關(guān)系的第一電極焊盤(pán)與第二電極焊盤(pán)耦接。

發(fā)明內(nèi)容
但是，在圖12所示的半導(dǎo)體器件中，因?yàn)樵诨迳系母鱾€(gè)輔助針腳之間需要導(dǎo)線接合，所以引起了導(dǎo)線數(shù)量增加的問(wèn)題。此外，在各個(gè)輔助針腳之間的導(dǎo)線接合的耦接方向不同于在半導(dǎo)體芯片的焊盤(pán)與正常針腳之間的導(dǎo)線接合的耦接方向。這導(dǎo)致了制造工藝增加的問(wèn)題。根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供了一種半導(dǎo)體器件，包括:具有第一和第二電極焊盤(pán)的半導(dǎo)體芯片；以及半導(dǎo)體芯片安裝于其上的封裝基板，其中封裝基板包括第一和第二電極、能夠與外部耦接的第一外部電極、將第一電極與第一外部電極耦接的第一導(dǎo)線以及將第一電極與第二電極耦接的第二導(dǎo)線，并且其中封裝基板還包括將第一電極與第一電極焊盤(pán)耦接或者將第二電極與第二電極焊盤(pán)耦接的第一接合導(dǎo)線。根據(jù)本發(fā)明的另一個(gè)方面，本發(fā)明提供了一種半導(dǎo)體器件，包括:具有第一和第二電極焊盤(pán)的半導(dǎo)體芯片；以及半導(dǎo)體芯片安裝于其上的封裝基板，其中封裝基板包括具有對(duì)應(yīng)于第一電極焊盤(pán)與第二電極焊盤(pán)之間的布局間隔的長(zhǎng)度的第一電極、能夠與外部耦接的第一外部電極以及將第一電極與第一外部電極耦接的第一導(dǎo)線，并且其中封裝基板還包括將第一電極與第一電極焊盤(pán)耦接或者將第一電極與第二電極焊盤(pán)耦接的第一接合導(dǎo)線。與相關(guān)技術(shù)相比，以上述電路配置，分配給焊球的半導(dǎo)體芯片的電極焊盤(pán)能夠在不增加導(dǎo)線數(shù)量的情況下改變。利用該半導(dǎo)體器件，例如，即使外部LSI被改變，也沒(méi)有必要為了降低布線擁塞而特意改變基板。根據(jù)本發(fā)明的各個(gè)方面，本發(fā)明能夠提供能夠在與相關(guān)技術(shù)相比不增加導(dǎo)線數(shù)量的情況下改變分配給焊球的半導(dǎo)體芯片的電極焊盤(pán)的半導(dǎo)體器件。


圖1A是示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的一部分的平面圖；圖1B是示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的一部分的平面圖；圖2是示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的截面圖；圖3是示出根據(jù)本發(fā)明的第一實(shí)施例的第一改型實(shí)例的半導(dǎo)體器件的平面圖；圖4是示出根據(jù)本發(fā)明的第一實(shí)施例的第二改型實(shí)例的半導(dǎo)體器件的平面圖；圖5是示出根據(jù)本發(fā)明的第一實(shí)施例的第三改型實(shí)例的半導(dǎo)體器件的平面圖；圖6是示出根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的一部分的平面圖；圖7是示出根據(jù)本發(fā)明的第二實(shí)施例的一個(gè)改型實(shí)例的半導(dǎo)體器件的平面圖；圖8是示出采用本發(fā)明的半導(dǎo)體器件的整體配置的示意圖；圖9是示出根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的一部分的平面圖；圖1OA是示出根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件的一部分的平面圖；圖1OB是示出根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件的一部分的平面圖；圖1lA是示出相關(guān)技術(shù)的問(wèn)題的示意圖；圖1lB是示出相關(guān)技術(shù)的問(wèn)題的示意圖；以及圖12是示出相關(guān)技術(shù)的半導(dǎo)體器件的示意圖。
具體實(shí)施方式
本發(fā)明的實(shí)施例將在下面參照附圖來(lái)描述。由于附圖被簡(jiǎn)化了，本發(fā)明的技術(shù)范圍不應(yīng)僅基于圖示作窄的理解。相同的元件由相同的參考數(shù)字或符號(hào)來(lái)表示，并且將會(huì)省略重復(fù)的描述。為了方便起見(jiàn)，以下所描述的實(shí)施例將在需要時(shí)通過(guò)劃分成多個(gè)部分或更多的實(shí)施例來(lái)描述。但是，這些部分或更多的實(shí)施例并不是彼此不相關(guān)的，除非另有說(shuō)明，并且它們之一涉及包括其他部分或?qū)嵤├娜炕蛞徊糠值母男蛯?shí)例、細(xì)節(jié)、補(bǔ)充說(shuō)明等。同樣，在下面的實(shí)施例中，當(dāng)提到數(shù)字元素(包括部件的數(shù)量、值、量、范圍等)時(shí)，元件的數(shù)量并不僅限于特定的數(shù)字，除非另有說(shuō)明或者除非數(shù)字在原則上顯然限定于具體的數(shù)字。數(shù)字可以大于或小于特定的數(shù)字。此外，在下面的實(shí)施例中，不言而喻的是構(gòu)件(包括基本步驟等)并不總是不可缺少的，除非另有說(shuō)明或者除非該構(gòu)件在原則上顯然是不可缺少的。類(lèi)似地，在下面的實(shí)施例中，當(dāng)提到構(gòu)件的形狀、它們的位置關(guān)系等時(shí)，基本上近似的和類(lèi)似的形狀等都包含于其中，除非另有說(shuō)明或者除非能夠認(rèn)為在原則上顯然不包含它們。該結(jié)論同樣適用于以上所描述的數(shù)字值和范圍。第一實(shí)施例圖1A是示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件101的一部分的平面圖。根據(jù)本實(shí)施例的半導(dǎo)體器件101能夠在不使接合導(dǎo)線彼此相交的情況下僅通過(guò)簡(jiǎn)單改變接合導(dǎo)線的耦接目標(biāo)來(lái)改變被分配給焊球(這些焊球?yàn)橥獠亢盖?的半導(dǎo)體芯片的電極焊盤(pán)。與相關(guān)技術(shù)不同，在這種情況下，沒(méi)有必要新添加接合導(dǎo)線。為此，根據(jù)本實(shí)施例的半導(dǎo)體器件101能夠在不增加導(dǎo)線數(shù)量的情況下改變分配給焊球的半導(dǎo)體芯片的電極焊盤(pán)。利用半導(dǎo)體器件，例如，即使外部LSI被改變，也沒(méi)有必要為了降低布線擁塞而特意改變封裝基板。在下文，將詳細(xì)地描述根據(jù)本發(fā)明的第一實(shí)施例。(半導(dǎo)體器件101的第一平面圖)如圖1A所示，半導(dǎo)體器件101包括封裝基板102以及布置于封裝基板102上的半導(dǎo)體芯片103。在半導(dǎo)體芯片103上沿著半導(dǎo)體芯片103的外周邊布置了電極焊盤(pán)(第一電極焊盤(pán))Pl和電極焊盤(pán)(第二電極焊盤(pán))P2。在圖1A的實(shí)例中，電極焊盤(pán)Pl和電極焊盤(pán)P2按照從紙平面的左側(cè)到右側(cè)的順序排列。事實(shí)上，除了電極焊盤(pán)Pl和P2外，未示出的多個(gè)電極焊盤(pán)沿著半導(dǎo)體芯片103的外周邊排列。在下文，將給出關(guān)于電極焊盤(pán)P1、P2以及與電極焊盤(pán)Pl和P2關(guān)聯(lián)的外圍電路的描述。在封裝基板102上，電極(第一電極，在下文簡(jiǎn)稱(chēng)為“針腳”)Sll和輔助針腳(第二電極)S12被布置于半導(dǎo)體芯片103之外。更具體地，針腳Sll被布置為面對(duì)著半導(dǎo)體芯片103上的電極焊盤(pán)Pl，以半導(dǎo)體芯片103的一個(gè)邊(介于電極焊盤(pán)與針腳之間的邊)X為軸。針腳S12被布置為面對(duì)著半導(dǎo)體芯片103上的電極焊盤(pán)P2，以半導(dǎo)體芯片103的一個(gè)邊X為軸。在圖1A的實(shí)例中，針腳Sll和S12被布置為平行于半導(dǎo)體芯片103的邊X，如同電極焊盤(pán)Pl和P2那樣。同樣，在封裝基板102上，針腳(第三電極)S21和輔助針腳(第四電極)S22被布置于與針腳Sll和S12相比離半導(dǎo)體芯片103更遠(yuǎn)的、在半導(dǎo)體芯片103之外的位置。更具體地，針腳S21被布置為面對(duì)著在與針腳S12相比離半導(dǎo)體芯片103更遠(yuǎn)的位置上的電極焊盤(pán)P2，以半導(dǎo)體芯片103的邊X為軸。針腳S22被布置為面對(duì)著在與針腳Sll相比離半導(dǎo)體芯片103更遠(yuǎn)的位置處的電極焊盤(pán)Pl，以半導(dǎo)體芯片103的邊X為軸。在圖1A的實(shí)例中，針腳S21和S22被布置為平行于半導(dǎo)體芯片103的邊X，如同電極焊盤(pán)P1、P2以及針腳S1US12 一樣。也就是，在圖1A的實(shí)例中，電極焊盤(pán)Pl和針腳S11、S22在垂直于半導(dǎo)體芯片103的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。同樣，電極焊盤(pán)P2和針腳S12、S21在垂直于半導(dǎo)體芯片103的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。此外，封裝基板102還設(shè)置有能夠與外部電路耦接的焊球(第一外部電極)BI和焊球(第二外部電極)B2。例如，焊球BI和B2連同其他多個(gè)焊球一起按照陣列的方式貼附于封裝基板102的后側(cè)上。針腳Sll和輔助針腳S12通過(guò)布置于封裝基板102上的導(dǎo)線(第二導(dǎo)線)W12相互耦接。同樣，針腳Sll和作為外部電極的焊球BI通過(guò)布置于上封裝基板102的導(dǎo)線(第一導(dǎo)線)Wll相互耦接。同樣，針腳S21和輔助針腳S22通過(guò)布置于封裝基板102上的導(dǎo)線(第四導(dǎo)線)W22相互耦接。同樣，針腳S21和作為外部電極的焊球B2通過(guò)布置于封裝基板102上的導(dǎo)線(第三導(dǎo)線)W21相互耦接。此外，在圖1A的實(shí)例中，在半導(dǎo)體芯片103上的電極焊盤(pán)Pl與針腳Sll通過(guò)接合導(dǎo)線BWl相互耦接。在半導(dǎo)體芯片103上的電極焊盤(pán)P2與針腳S21通過(guò)接合導(dǎo)線BW2相互耦接。也就是，在圖1A的實(shí)例中，在半導(dǎo)體芯片103上的電極焊盤(pán)Pl被分配給焊球BI(與焊球BI電耦接)，而在半導(dǎo)體芯片103上的電極焊盤(pán)P2被分配給焊球B2 (與焊球B2電耦接)。(半導(dǎo)體器件101的截面)圖2是示出圖1A所示的半導(dǎo)體器件101的截面圖。如圖2所示，半導(dǎo)體芯片103被布置于封裝基板(內(nèi)插板(interposer)) 102上。電極焊盤(pán)Pl被布置于半導(dǎo)體芯片103的上表面上。在封裝基板102上，針腳Sll被布置為面對(duì)著電極焊盤(pán)P1，以半導(dǎo)體芯片103的邊(介于電極焊盤(pán)與針腳之間的邊)X為軸。在封裝基板102上，針腳S22被布置于與針腳Sll相比離半導(dǎo)體芯片103更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P1，以半導(dǎo)體芯片103的邊X為軸。電極焊盤(pán)Pl和針腳Sll通過(guò)接合導(dǎo)線BWl相互耦接。未示出的電極焊盤(pán)P2、輔助針腳S12和針腳S21同樣分別按照與電極焊盤(pán)P1、針腳Sll和輔助針腳S22的方式相同的方式來(lái)布置。電極焊盤(pán)P2和針腳S21通過(guò)接合導(dǎo)線BW2 (未示出)相互耦接。此外，作為外部電極的焊球BI和B2被布置于封裝基板102的后表面上。雖然在圖2中未示出，但是如同以上所描述的那樣，焊球BI和針腳Sll通過(guò)導(dǎo)線WlI相互耦接，而針腳Sll和針腳S12通過(guò)導(dǎo)線W12相互耦接。同樣，如同以上所描述的那樣，焊球B2和針腳S21通過(guò)導(dǎo)線W21相互耦接，而針腳S21和針腳S22通過(guò)導(dǎo)線W22相互耦接。以此方式，在半導(dǎo)體芯片103上的電極焊盤(pán)Pl被分配給焊球BI，而在半導(dǎo)體芯片103上的電極焊盤(pán)P2被分配給焊球B2。(半導(dǎo)體器件101的第二平面圖)圖1B是示出其中改變了在圖1A所示的半導(dǎo)體器件101中的接合導(dǎo)線BWl和BW2的耦接目標(biāo)的實(shí)例的平面圖。在圖1B所示的半導(dǎo)體器件101中，電極焊盤(pán)Pl和輔助針腳S22通過(guò)接合導(dǎo)線BWl相互耦接。同樣，電極焊盤(pán)P2和輔助針腳S12通過(guò)接合導(dǎo)線BW2相互耦接。圖1B所示的半導(dǎo)體器件101的其他配置與圖1A所示的半導(dǎo)體器件101中的配置是相同的，并且因此將省略關(guān)于它們的重復(fù)描述。在圖1B的實(shí)例中，作為電極焊盤(pán)Pl的替代，電極焊盤(pán)P2被分配給焊球BI (與焊球BI電耦接)，而作為電極焊盤(pán)P2的替代，電極焊盤(pán)Pl被分配給焊球B2 (與焊球B2電耦接)。如圖1A和IB所示，接合導(dǎo)線BWl的耦接目標(biāo)并不限定于針腳S11，而是還能夠改變?yōu)檩o助針腳S22。接合導(dǎo)線BW2的耦接目標(biāo)并不限定于針腳S21，而是還能夠改變?yōu)獒樐_
S12。為此，分配給焊球BI和B2的在半導(dǎo)體芯片103上的電極焊盤(pán)Pl和P2能夠通過(guò)僅僅改變接合導(dǎo)線BWl和BW2的耦接目標(biāo)來(lái)改變。與和焊球BI電耦接的針腳(Sll，S12)耦接的接合導(dǎo)線也稱(chēng)為“第一接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)Pl和針腳Sll之間的接合導(dǎo)線BWl，以及耦接于電極焊盤(pán)P2和針腳S12之間的接合導(dǎo)線BW2也稱(chēng)為“第一接合導(dǎo)線”。電極焊盤(pán)Pl和針腳Sll或者電極焊盤(pán)P2和輔助針腳S12通過(guò)第一接合導(dǎo)線來(lái)耦接。與和焊球B2電耦接的針腳(S21、S22)耦接的接合導(dǎo)線也稱(chēng)為“第二接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)Pl和針腳22之間的接合導(dǎo)線BWl以及耦接于電極焊盤(pán)P2和針腳S21之間的接合導(dǎo)線BW2也稱(chēng)為“第二接合導(dǎo)線”。電極焊盤(pán)Pl和針腳S22或者電極焊盤(pán)P2和針腳S21通過(guò)第二接合導(dǎo)線來(lái)耦接。第一和第二接合導(dǎo)線與相應(yīng)的不同電極焊盤(pán)耦接。在圖1A和IB的實(shí)例中，如同以上所描述的那樣，電極焊盤(pán)Pl和針腳Sll、S22在垂直于半導(dǎo)體芯片103的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。同樣，電極焊盤(pán)P2和針腳S12、S21在垂直于半導(dǎo)體芯片103的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。以上述配置，接合導(dǎo)線BWl和BW2的耦接目標(biāo)能夠在不使接合導(dǎo)線BWl和BW2彼此相交的的情況下改變。以此方式，根據(jù)本實(shí)施例的半導(dǎo)體器件101能夠在不使接合導(dǎo)線BWl和BW2彼此相交的情況下僅通過(guò)簡(jiǎn)單改變接合導(dǎo)線BWl和BW2的耦接目標(biāo)來(lái)改變分配給焊球BI和B2的半導(dǎo)體芯片103的電極焊盤(pán)Pl和P2，該焊球BI和B2是外部焊球。與現(xiàn)有技術(shù)不同，在這種情況下，沒(méi)有必要新添加接合導(dǎo)線。為此，根據(jù)本實(shí)施例的半導(dǎo)體器件101能夠在不增加導(dǎo)線數(shù)量的情況下改變分配給焊球BI和B2的半導(dǎo)體芯片103的電極焊盤(pán)Pl和P2。利用半導(dǎo)體器件，例如，即使外部LSI改變了，也沒(méi)有必要為了降低布線擁塞而特意改變封裝基板。上述各個(gè)針腳SI 1、S12、S21和S22具有比導(dǎo)線Wll、W12、W21和W22的寬度大的
寬度，以致于容易與接合導(dǎo)線BWl和BW2耦接，并且與導(dǎo)線本身區(qū)分開(kāi)。在導(dǎo)線當(dāng)中，用于將排列于基板的上層上的導(dǎo)線與排列于其下層上的導(dǎo)線耦接的通孔部分可以具有比各個(gè)針腳大的寬度。在本說(shuō)明書(shū)中，導(dǎo)線的寬度表示排列于一個(gè)層上的導(dǎo)線的寬度，除非另有說(shuō)明。(半導(dǎo)體器件101的第一改型實(shí)例)圖3是示出圖1A和IB所示的半導(dǎo)體器件101的改型實(shí)例(半導(dǎo)體器件IOla)的平面圖。與圖1A和IB所示的半導(dǎo)體器件101相比，在圖3所示的半導(dǎo)體器件IOla中，針腳S12和針腳S21并沒(méi)有布置為面對(duì)著半導(dǎo)體芯片103上的電極焊盤(pán)P2 (以半導(dǎo)體芯片103的邊(介于電極焊盤(pán)與針腳之間的邊)X為軸)。更具體地，針腳Sll被布置為面對(duì)著半導(dǎo)體芯片103上的電極焊盤(pán)P1，以半導(dǎo)體芯片103的邊X為軸。另一方面，輔助針腳S12被布置為從面對(duì)著半導(dǎo)體芯片103上的電極焊盤(pán)P2的位置稍微移位到紙平面的右側(cè)。因此，在針腳Sll和輔助針腳S12之間的間隔比在電極焊盤(pán)Pl和電極焊盤(pán)P2之間的間隔大。針腳Sll和S12被布置為平行于半導(dǎo)體芯片103的邊X，如同電極焊盤(pán)Pl和P2那樣。同樣，輔助針腳S22被布置為面對(duì)著半導(dǎo)體芯片103的電極焊盤(pán)P1，以半導(dǎo)體芯片103的邊X為軸。另一方面，針腳S21被布置為從面對(duì)著半導(dǎo)體芯片103上的電極焊盤(pán)P2的位置進(jìn)一步移位到紙平面的右側(cè)。因此，在針腳S21和輔助針腳S22之間的間隔比在針腳Sll和輔助針腳S12之間的間隔大。針腳S21和S22被布置為平行于半導(dǎo)體芯片103的邊X，如同電極焊盤(pán)Pl和P2那樣。在圖3的實(shí)例中，針腳Sll和S22沿基本上相同的直線來(lái)布置。圖3所示的半導(dǎo)體器件IOla的其他配置與圖1A所示的半導(dǎo)體器件101的配置是相同的，并且因此將省略關(guān)于它們的描述。因而，針腳(例如，針腳S21)和輔助針腳(例如，輔助針腳S12)并非總是需要布置為面對(duì)著相應(yīng)的電極焊盤(pán)(例如，電極焊盤(pán)P2)(以半導(dǎo)體芯片103的邊X為軸)。除非接合導(dǎo)線(BW1，BW2)彼此相交，與耦接目標(biāo)無(wú)關(guān)，否則都能夠適當(dāng)?shù)馗淖冡樐_布置于其上的位置。針腳的這種布局在封裝基板102的自由區(qū)域(例如，四個(gè)角)內(nèi)是特別有效的。圖3例示了其中輔助針腳S12和S21被布置為從面對(duì)著電極焊盤(pán)P2的位置(以半導(dǎo)體芯片103的邊X為軸)移位的情形。但是，本發(fā)明并非總是限定于這種配置。例如，本發(fā)明能夠適當(dāng)?shù)馗淖兂梢韵屡渲?針腳Sll和S22被布置為從面對(duì)著電極焊盤(pán)Pl的位置(以半導(dǎo)體芯片103的邊X為軸)移位。(半導(dǎo)體器件101的第二改型實(shí)例)圖4是示出作為圖1A和IB所示的半導(dǎo)體器件101的第二改型實(shí)例的半導(dǎo)體器件IOlb的平面圖。與圖1A和IB所示的半導(dǎo)體器件101相比，在圖4所示的半導(dǎo)體器件IOlb中，針腳Sll和針腳S12并不是平行于半導(dǎo)體芯片103的邊X排列的。針腳S21和針腳S22沒(méi)有平行于半導(dǎo)體芯片103的邊X排列。換言之，針腳Sll和S12沒(méi)有平行于電極焊盤(pán)Pl和P2排列。針腳S21和S22沒(méi)有平行于電極焊盤(pán)Pl和P2排列。更具體地，針腳Sll被布置為面對(duì)著電極焊盤(pán)Pl，以半導(dǎo)體芯片103的邊X為軸。另一方面，輔助針腳S12被布置于與針腳Sll相比離半導(dǎo)體芯片103更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P2，以半導(dǎo)體芯片103的邊X為軸。輔助針腳S22被布置為面對(duì)著電極焊盤(pán)P1，以半導(dǎo)體芯片103的邊X為軸。另一方面，針腳S21被布置于與針腳S22相比離半導(dǎo)體芯片103更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P2，以半導(dǎo)體芯片103的邊X為軸。圖4所示的半導(dǎo)體器件IOlb的其他配置與圖1A所示的半導(dǎo)體器件101的配置相同，并因此將省略關(guān)于它們的描述。因而，針腳(例如，針腳Sll)以及通過(guò)導(dǎo)線與該針腳耦接的輔助針腳(例如，輔助針腳S12)并非總是需要平行于半導(dǎo)體芯片103的邊X排列。除非接合導(dǎo)線(BW1，BW2)彼此相交，與耦接目標(biāo)無(wú)關(guān)，否則都能夠適當(dāng)?shù)馗淖冡樐_布置于其上的位置。同樣，在每個(gè)針腳與輔助針腳(例如，針腳Sll和S12)之間的間隔并不必要比在電極焊盤(pán)Pl和電極焊盤(pán)P2之間的布局間隔長(zhǎng)。(半導(dǎo)體器件101的第三改型實(shí)例)圖5是示出圖1A和IB所示的半導(dǎo)體器件101的第三改型實(shí)例(半導(dǎo)體器件IOlc)的平面圖。圖5所示的半導(dǎo)體器件IOlc是圖3所示的第一改型實(shí)例與圖4所示的第二改型實(shí)例的組合。詳細(xì)描述已經(jīng)在上面給出了，并且在此將省去。第二實(shí)施例圖6是示出根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件201的一部分的平面圖。圖6所示的半導(dǎo)體器件201與圖1A和IB所示的半導(dǎo)體器件101的不同點(diǎn)在于:給一個(gè)針腳提供了兩個(gè)輔助針腳。在下文，本發(fā)明的第二實(shí)施例將更詳細(xì)地描述。如圖6所示，半導(dǎo)體器件201包括封裝基板202以及布置于封裝基板202上的半導(dǎo)體芯片203。在半導(dǎo)體芯片203上沿著半導(dǎo)體芯片203的外周邊布置了電極焊盤(pán)P1、電極焊盤(pán)P2和電極焊盤(pán)(第三電極焊盤(pán))P3。在圖6的實(shí)例中，電極焊盤(pán)P1、電極焊盤(pán)P2和電極焊盤(pán)P3按照從紙平面的左側(cè)到右側(cè)的順序排列。事實(shí)上，除電極焊盤(pán)Pl到P3外，未示出的多個(gè)電極焊盤(pán)沿著半導(dǎo)體芯片203的外周邊排列。在下文，將給出關(guān)于電極焊盤(pán)Pl到P3以及與電極焊盤(pán)Pl到P3關(guān)聯(lián)的外圍電路的描述。在封裝基板202上，針腳S11、輔助針腳S12和針腳(第五電極)S13被布置于半導(dǎo)體芯片203之外。更具體地，針腳Sll被布置為面對(duì)著半導(dǎo)體芯片203上的電極焊盤(pán)P1，以半導(dǎo)體芯片203的一個(gè)邊(介于電極焊盤(pán)與針腳之間的邊)X為軸。針腳S12被布置為面對(duì)著半導(dǎo)體芯片203上的電極焊盤(pán)P2，以半導(dǎo)體芯片203的一個(gè)邊X為軸。針腳S13被布置為面對(duì)著半導(dǎo)體芯片203上的電極焊盤(pán)P3，以半導(dǎo)體芯片203的一個(gè)邊X為軸。在圖6的實(shí)例中，針腳Sll到S13被布置為平行于半導(dǎo)體芯片203的邊X，像電極焊盤(pán)Pl到P3那樣。同樣，在封裝基板202上，針腳S21及輔助針腳S22和S23被布置于與針腳Sll到S13相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，在半導(dǎo)體芯片203之外。更具體地，針腳S21被布置于與針腳S13相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P3，以半導(dǎo)體芯片203的邊X為軸。針腳S22被布置于與針腳S12相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P2，以半導(dǎo)體芯片203的邊X為軸。針腳S23被布置于與針腳Sll相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P1，以半導(dǎo)體芯片203的邊X為軸。在圖6的實(shí)例中，針腳S21到S23被布置為平行于半導(dǎo)體芯片203的邊X，如同電極焊盤(pán)Pl到P3那樣。同樣，在封裝基板202上，針腳S33及輔助針腳S31和S32被布置于與針腳S21到S23相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，在半導(dǎo)體芯片203之外。更具體地，針腳S31被布置于與針腳S23相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P1，以半導(dǎo)體芯片203的邊X為軸。針腳S32被布置于與針腳S22相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P2，以半導(dǎo)體芯片203的邊X為軸。針腳S33被布置于與針腳S21相比離半導(dǎo)體芯片203更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)P3，以半導(dǎo)體芯片203的邊X為軸。在圖6的實(shí)例中，針腳S31到S33被布置為平行于半導(dǎo)體芯片203的邊X，如同電極焊盤(pán)Pl到P3那樣。也就是，在圖6的實(shí)例中，電極焊盤(pán)Pl和針腳S11、S23、S31在垂直于半導(dǎo)體芯片203的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。電極焊盤(pán)P2和針腳S12、S22、S32在垂直于半導(dǎo)體芯片203的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。同樣，電極焊盤(pán)P3和針腳S13、S21、S33在垂直于半導(dǎo)體芯片203的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。此外，封裝基板202設(shè)置有能夠與外部電路耦接的焊球(外部電極)BI到B3。例如，焊球BI到B3按照連同其他多個(gè)焊球一起成陣列的方式貼附于封裝基板202的后側(cè)上。針腳Sll和輔助針腳S12通過(guò)布置于封裝基板202上的導(dǎo)線W12相互耦接。輔助針腳S12和輔助針腳S13通過(guò)布置于封裝基板202上的導(dǎo)線(第五導(dǎo)線)W13相互耦接。同樣，針腳Sll和作為外部電極的焊球BI通過(guò)布置于封裝基板202上的導(dǎo)線Wll相互耦接。輔助針腳S21和針腳S22通過(guò)布置于封裝基板202上的導(dǎo)線W22相互耦接。針腳S22和輔助針腳S23通過(guò)布置于封裝基板202上的導(dǎo)線W23相互耦接。輔助針腳S21和作為外部電極的焊球B2通過(guò)布置于封裝基板202上的導(dǎo)線W21相互耦接。輔助針腳S31和輔助針腳S32通過(guò)布置于封裝基板202上的導(dǎo)線W32相互耦接。輔助針腳S32和針腳S33通過(guò)布置于封裝基板202上的導(dǎo)線W33相互耦接。同樣，輔助針腳S31和作為外部電極的焊球B3通過(guò)布置于封裝基板202上的導(dǎo)線W31相互耦接。在圖6的實(shí)例中，在半導(dǎo)體芯片203上的電極焊盤(pán)Pl與針腳Sll通過(guò)接合導(dǎo)線Bffl相互耦接。在半導(dǎo)體芯片203上的電極焊盤(pán)P2與針腳S22通過(guò)接合導(dǎo)線BW2相互耦接。在半導(dǎo)體芯片203上的電極焊盤(pán)P3與針腳S33通過(guò)接合導(dǎo)線BW3相互耦接。也就是，在圖6的實(shí)例中，在半導(dǎo)體芯片203上的電極焊盤(pán)Pl被分配給焊球Bl(與焊球BI電耦接)，在半導(dǎo)體芯片203上的電極焊盤(pán)P2被分配給焊球B2 (與焊球B2電耦接)，以及在半導(dǎo)體芯片203上的電極焊盤(pán)P3被分配給焊球B3 (與焊球B3電耦接)。接合導(dǎo)線BWl的耦接目標(biāo)并不限定于針腳S11，而是還能夠改變?yōu)獒樐_S23和針腳S31。接合導(dǎo)線BW2的耦接目標(biāo)并不限定于針腳S22，而是還能夠改變?yōu)獒樐_S12和針腳S32。接合導(dǎo)線BW3的耦接目標(biāo)并不限定于針腳S33，而是還能夠改變?yōu)獒樐_S13和針腳
S21。為此，分配給焊球BI到B3的在半導(dǎo)體芯片203上的電極焊盤(pán)Pl到P3能夠通過(guò)僅僅改變接合導(dǎo)線BWl到BW3的耦接目標(biāo)來(lái)改變。與和焊球BI電耦接的針腳(Sll到S13)耦接的接合導(dǎo)線也稱(chēng)為“第一接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)Pl和針腳Sll之間的接合導(dǎo)線BWl、耦接于電極焊盤(pán)P2和針腳S12之間的接合導(dǎo)線BW2以及耦接于電極焊盤(pán)P3和針腳S13之間的接合導(dǎo)線BW3也稱(chēng)為“第一接合導(dǎo)線”。電極焊盤(pán)Pl和針腳SI 1、電極焊盤(pán)P2和輔助針腳S12或者電極焊盤(pán)P3和輔助針腳S13通過(guò)第一接合導(dǎo)線來(lái)耦接。與和焊球B2電耦接的針腳(S21到S23)耦接的接合導(dǎo)線也稱(chēng)為“第二接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)Pl和針腳S23之間的接合導(dǎo)線BWl、耦接于電極焊盤(pán)P2和針腳22之間的接合導(dǎo)線BW2以及耦接于電極焊盤(pán)P3和針腳S21之間的接合導(dǎo)線BW3也稱(chēng)為“第二接合導(dǎo)線”。電極焊盤(pán)Pl和針腳S23、電極焊盤(pán)P2和針腳S22或者電極焊盤(pán)P3和針腳S21通過(guò)第二接合導(dǎo)線來(lái)耦接。與和焊球B3電耦接的針腳(S31到S33)耦接的接合導(dǎo)線也稱(chēng)為“第五接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)Pl和針腳S31之間的接合導(dǎo)線BWl、耦接于電極焊盤(pán)P2和針腳32之間的接合導(dǎo)線BW2以及耦接于電極焊盤(pán)P3和針腳S33之間的接合導(dǎo)線BW3也稱(chēng)為“第五接合導(dǎo)線”。電極焊盤(pán)Pl和針腳S31、電極焊盤(pán)P2和針腳S32或者電極焊盤(pán)P3和針腳S33通過(guò)第五接合導(dǎo)線來(lái)耦接。第一、第二和第五接合導(dǎo)線與相應(yīng)的不同電極焊盤(pán)耦接。
在圖6的實(shí)例中，如同以上所描述的那樣，電極焊盤(pán)Pl和針腳S11、S23、S31在垂直于半導(dǎo)體芯片203的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。電極焊盤(pán)P2和針腳S12、
S22、S32在垂直于半導(dǎo)體芯片203的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。同樣，電極焊盤(pán)P3和針腳S13、S21、S33在垂直于半導(dǎo)體芯片203的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。為此，接合導(dǎo)線BWl到BW3的耦接目標(biāo)能夠在不使接合導(dǎo)線BWl到BW3彼此相交的情況下改變。以此方式，根據(jù)本實(shí)施例的半導(dǎo)體器件201能夠在不使接合導(dǎo)線BWl到BW3彼此相交的情況下僅僅通過(guò)簡(jiǎn)單改變接合導(dǎo)線BWl到BW3的耦接目標(biāo)來(lái)改變分配給焊球BI到B3的半導(dǎo)體芯片203的電極焊盤(pán)Pl到P3，該焊球BI到B3是外部焊球。與相關(guān)技術(shù)不同，在這種情況下，沒(méi)有必要新添加接合導(dǎo)線。為此，根據(jù)本實(shí)施例的半導(dǎo)體器件201能夠在不增加導(dǎo)線數(shù)量的情況下改變分配給焊球BI到B3的半導(dǎo)體芯片203的電極焊盤(pán)Pl到P3。利用該半導(dǎo)體器件，例如，即使外部LSI改變了，也沒(méi)有必要為了降低布線擁塞而特意改變封裝基板。上述各個(gè)針腳Sll到S13、S21到S23和S31到S33都具有比導(dǎo)線Wll到W13.W21到W23和W31和W33的寬度大的寬度，以致于容易與接合導(dǎo)線BWl到BW3耦接，并且與導(dǎo)線本身區(qū)分開(kāi)。(半導(dǎo)體器件201的改型實(shí)例)圖7是示出作為圖6所示的半導(dǎo)體器件201的一個(gè)改型實(shí)例的半導(dǎo)體器件201a的平面圖。與圖6所示的半導(dǎo)體器件201相比，在圖7所示的半導(dǎo)體器件201a中，針腳S12、S22和S32并沒(méi)有布置為面對(duì)著半導(dǎo)體芯片203上的電極焊盤(pán)P2 (以半導(dǎo)體芯片203的邊(介于電極焊盤(pán)與針腳之間的邊)X為軸)。針腳S13、S21和S33并沒(méi)有布置為面對(duì)著半導(dǎo)體芯片203的電極焊盤(pán)P3 (以半導(dǎo)體芯片203的邊X為軸)。細(xì)節(jié)與圖3所示的半導(dǎo)體器件IOla中的細(xì)節(jié)基本上相同，并且將省略關(guān)于它們的描述。因而，針腳(例如，針腳S22)和輔助針腳(例如，輔助針腳S32)并非總是需要布置為面對(duì)著相應(yīng)的電極焊盤(pán)(例如，電極焊盤(pán)P3)，以半導(dǎo)體芯片203的邊X為軸。除非接合導(dǎo)線(BWl到BW3)彼此相交，與耦接目標(biāo)無(wú)關(guān)，否則都能夠適當(dāng)?shù)馗淖冡樐_布置于其上的位置。針腳的這種布局在封裝基板102的自由區(qū)域(例如，四個(gè)角)內(nèi)是特別有效的。本發(fā)明能夠適當(dāng)?shù)馗淖兊搅硪粋€(gè)針腳(例如，針腳Sll)布置于其上的位置，不限定于圖7的實(shí)例。另外，如同圖4的實(shí)例那樣，針腳Sll到S13、針腳S21到S23和針腳S31到S33并非總是需要平行于半導(dǎo)體芯片203的邊X排列。除非接合導(dǎo)線(BWl到BW3)彼此相交，與耦接目標(biāo)無(wú)關(guān)，否則都能夠適當(dāng)?shù)馗淖冡樐_布置于其上的位置。(本發(fā)明的應(yīng)用實(shí)例)圖8是示出本發(fā)明應(yīng)用于其上的半導(dǎo)體器件301的整體配置的示意圖。在圖8所示的半導(dǎo)體器件301中，本發(fā)明的配置被應(yīng)用于每個(gè)功能塊。如圖8所示，半導(dǎo)體器件301包括封裝基板302以及布置于封裝基板302上的半導(dǎo)體芯片303。例如，半導(dǎo)體芯片303設(shè)置有進(jìn)行視頻相關(guān)的處理的功能塊(在下文簡(jiǎn)稱(chēng)為“視頻系統(tǒng)電路”)304、進(jìn)行首頻相關(guān)的處理的功能塊(在下文簡(jiǎn)稱(chēng)為“首頻系統(tǒng)電路”)305以及進(jìn)行電源系統(tǒng)的處理的功能塊(在下文簡(jiǎn)稱(chēng)為“電源系統(tǒng)電路”)306。本發(fā)明的配置(其中布置為面對(duì)著電極焊盤(pán)的針腳和輔助針腳與電極焊盤(pán)導(dǎo)線連接的配置)由圖1A、1B和3代表。本發(fā)明的配置與圖1A、1B和3所描述的內(nèi)容相同，并且下面將省略它們的描述。當(dāng)本發(fā)明的配置根據(jù)功能塊而這樣應(yīng)用時(shí)，與本發(fā)明應(yīng)用于整個(gè)半導(dǎo)體器件的情形相比，能夠減少輔助針腳的數(shù)量。為此，基板的空間能夠得以有效地利用。第三實(shí)施例圖9是示出根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件401的一部分的平面圖。在本實(shí)施例中，將給出關(guān)于其中本發(fā)明應(yīng)用于具有多級(jí)焊盤(pán)的半導(dǎo)體芯片的情形的描述。如圖9所示，半導(dǎo)體器件401包括封裝基板402以及布置于封裝基板402上的半導(dǎo)體芯片403。在半導(dǎo)體芯片403上，電極焊盤(pán)Pl和P2沿著半導(dǎo)體芯片403的外周邊布置，并且電極焊盤(pán)(第四電極焊盤(pán))P4和電極焊盤(pán)(第五電極焊盤(pán))P5被進(jìn)一步布置于電極焊盤(pán)Pl和P2之內(nèi)。在封裝基板402上，針腳S12和輔助針腳Sll被布置于半導(dǎo)體芯片403之外。同樣，在封裝基板402上，針腳S22和輔助針腳S21被布置于與針腳Sll和S12相比離半導(dǎo)體芯片403更遠(yuǎn)的位置，在半導(dǎo)體芯片403之外。詳細(xì)的描述與圖1A所描述的內(nèi)容相同，并因此將予以省略。此外，在封裝基板402上，針腳(第七電極)S42和輔助針腳(第六電極)S41被布置于與針腳S21和S22相比離半導(dǎo)體芯片403更遠(yuǎn)的位置，在半導(dǎo)體芯片403之外。同樣，在封裝基板402上，針腳S52和輔助針腳S51被布置于與針腳S41和S42相比離半導(dǎo)體芯片403更遠(yuǎn)的位置，在半導(dǎo)體芯片403之外。針腳S41、S42、S51和S52的布局的關(guān)系與針腳S11、S12、S21和S22的布局的關(guān)系相同。在圖9的實(shí)例中，針腳Sll和S22被布置為面對(duì)著電極焊盤(pán)Pl，以半導(dǎo)體芯片403的邊(介于電極焊盤(pán)與針腳之間)X為軸。針腳S12和S21被布置為面對(duì)著電極焊盤(pán)P2，以半導(dǎo)體芯片403的邊X為軸。針腳S41和S52被布置為面對(duì)著電極焊盤(pán)P4，以半導(dǎo)體芯片403的邊(介于電極焊盤(pán)與針腳之間)X為軸。針腳S42和S51被布置為面對(duì)著電極焊盤(pán)P5，以半導(dǎo)體芯片403的邊X為軸。也就是，在圖9的實(shí)例中，電極焊盤(pán)P4、P1和針腳S11、S22、S41、S52在垂直于半導(dǎo)體芯片403的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。同樣，電極焊盤(pán)P5、P2和針腳S12、S21、S42、S51在垂直于半導(dǎo)體芯片103的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。此外，封裝基板402設(shè)置有能夠與外部電路耦接的焊球B1、焊球(第三外部電極)B4和焊球B5。例如，焊球B1、B2、B4和B5按照連同其他多個(gè)焊球一起成陣列的方式貼附于封裝基板402的后側(cè)上。輔助針腳Sll和針腳S12通過(guò)布置于封裝基板402上的導(dǎo)線W12相互耦接。輔助針腳Sll和作為外部電極的焊球BI通過(guò)布置于封裝基板402上的導(dǎo)線Wll相互耦接。輔助針腳S21和針腳S22通過(guò)布置于封裝基板402上的導(dǎo)線W22相互耦接。輔助針腳S21與作為外部電極的焊球B2通過(guò)布置于封裝基板402上的導(dǎo)線W21相互耦接。輔助針腳S41和針腳S42通過(guò)布置于封裝基板402上的導(dǎo)線(第七導(dǎo)線)W42相互耦接。輔助針腳S41和作為外部電極的焊球B4通過(guò)布置于封裝基板402上的導(dǎo)線(第六導(dǎo)線)W41相互耦接。輔助針腳S51和針腳S52通過(guò)布置于封裝基板402上的導(dǎo)線W52相互耦接。輔助針腳S51和作為外部電極的焊球B5通過(guò)布置于封裝基板402上的導(dǎo)線W51相互耦接。在圖9的實(shí)例中，在半導(dǎo)體芯片403上的電極焊盤(pán)Pl與針腳S22通過(guò)接合導(dǎo)線Bffl相互耦接。在半導(dǎo)體芯片403上的電極焊盤(pán)P2與針腳S12通過(guò)接合導(dǎo)線BW2相互耦接。在半導(dǎo)體芯片403上的電極焊盤(pán)P4與針腳S52通過(guò)接合導(dǎo)線BW4相互耦接。在半導(dǎo)體芯片403上的電極焊盤(pán)P5與針腳S42通過(guò)接合導(dǎo)線BW5相互耦接。也就是，在圖9的實(shí)例中，在半導(dǎo)體芯片403上的電極焊盤(pán)P2被分配給焊球BI，在半導(dǎo)體芯片403上的電極焊盤(pán)Pl被分配給焊球B2，在半導(dǎo)體芯片403上的電極焊盤(pán)P5被分配給焊球B4，以及在半導(dǎo)體芯片403上的電極焊盤(pán)P4被分配給焊球B5。接合導(dǎo)線BWl的耦接目標(biāo)并不限定于針腳S22，而是還能夠改變?yōu)獒樐_Sll (甚至針腳S41和S52，只要有自由空間)。接合導(dǎo)線BW2的耦接目標(biāo)并不限定于針腳S12，而是還能夠改變?yōu)獒樐_S21 (甚至針腳S42和S51，只要有自由空間)。接合導(dǎo)線BW4的耦接目標(biāo)并不限定于針腳S52，而是還能夠改變?yōu)獒樐_S41 (甚至針腳Sll和S22，只要有自由空間)。接合導(dǎo)線BW5的耦接目標(biāo)并不限定于針腳S42，而是還能夠改變?yōu)獒樐_S51 (甚至針腳S12和S21，只要有自由空間)。為此，分配給焊球B1、B2、B4和B5的在半導(dǎo)體芯片403上的電極焊盤(pán)P1、P2、P4和P5能夠通過(guò)僅僅改變接合導(dǎo)線BWl、Bff2, BW4和BW5的耦接目標(biāo)來(lái)改變。與和焊球B4電耦接的針腳(S41、S42)耦接的接合導(dǎo)線也稱(chēng)為“第三接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)P4和針腳S41之間的接合導(dǎo)線BW4以及耦接于電極焊盤(pán)P5和針腳S42之間的接合導(dǎo)線BW5也稱(chēng)為“第三接合導(dǎo)線”。電極焊盤(pán)P4和針腳S41或者電極焊盤(pán)P5和針腳S42通過(guò)第三接合導(dǎo)線來(lái)耦接。與和焊球B5電耦接的針腳(S51，S52)耦接的接合導(dǎo)線也稱(chēng)為“第四接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)P4和針腳S52之間的接合導(dǎo)線BW4以及耦接于電極焊盤(pán)P5和針腳S51之間的接合導(dǎo)線BW5也稱(chēng)為“第四接合導(dǎo)線”。電極焊盤(pán)P4和針腳S52或者電極焊盤(pán)P5和針腳S51通過(guò)第四接合導(dǎo)線來(lái)耦接。第三和第四接合導(dǎo)線與相應(yīng)的不同電極焊盤(pán)耦接。在圖9的實(shí)例中，如同以上所描述的那樣，電極焊盤(pán)P4、Pl和針腳Sll、S22、S41、S52在垂直于半導(dǎo)體芯片403的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。為此，接合導(dǎo)線Bffl和BW2的耦接目標(biāo)能夠在不使接合導(dǎo)線BWl和BW2彼此相交的情況下改變。同樣，電極焊盤(pán)P5、P2和針腳S12、S21、S42、S51在垂直于半導(dǎo)體芯片403的邊X的方向(紙平面的縱向)上對(duì)準(zhǔn)排列。為此，接合導(dǎo)線BW4和BW5的耦接目標(biāo)能夠在不使接合導(dǎo)線BW4和BW5彼此相交的情況下改變。接合導(dǎo)線BW1、BW2與接合導(dǎo)線BW4、BW5在導(dǎo)線高度方面是彼此不同的，并因此即使那些導(dǎo)線彼此相交也不會(huì)產(chǎn)生問(wèn)題。以此方式，即使多級(jí)焊盤(pán)的半導(dǎo)體芯片被安裝于封裝基板上，本發(fā)明也能夠應(yīng)用于這種配置，并且能夠獲得與其他實(shí)施例的優(yōu)點(diǎn)相同的優(yōu)點(diǎn)。各個(gè)針腳并非總是需要布置為面對(duì)著相應(yīng)的電極焊盤(pán)，以紙平面的橫向方向?yàn)檩S，如同在其他實(shí)施例中那樣。同樣，針腳和輔助針腳并非總是需要布置為平行于半導(dǎo)體芯片的邊X，如同在其他實(shí)施例中那樣。如果接合導(dǎo)線(BW1、BW2、BW4、BW5)彼此不相交，與耦接目標(biāo)無(wú)關(guān)，則能夠適當(dāng)?shù)馗淖冡樐_布置于其上的位置。第四實(shí)施例
圖1OA和IOB是示出根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件501的一部分的平面圖。圖1OA和IOB所示的半導(dǎo)體器件501在針腳的形狀方面與圖1A和IB所示的半導(dǎo)體器件101不同。在下文，第五本發(fā)明的實(shí)施例將參照?qǐng)D1OA詳細(xì)地描述。如圖1OA所示，半導(dǎo)體器件501包括封裝基板502和半導(dǎo)體芯片503。電極焊盤(pán)P6和P7被布置于半導(dǎo)體芯片503上。半導(dǎo)體芯片503對(duì)應(yīng)于圖1A中的半導(dǎo)體芯片103，而電極焊盤(pán)P6和P7分別對(duì)應(yīng)于圖1A中的電極焊盤(pán)Pl和P2。在封裝基板502上,針腳(第一電極)S61被布置于半導(dǎo)體芯片503之外。更具體地，針腳S61被布置為面對(duì)著電極焊盤(pán)對(duì)P6和P7，以半導(dǎo)體芯片503的邊(介于電極焊盤(pán)與針腳之間的邊)X為軸。在本例中，在針腳S61內(nèi)，當(dāng)假定紙平面的水平方向是縱向方向，以及紙平面的垂直方向是寬度方向時(shí)，縱向的長(zhǎng)度比針腳Sll長(zhǎng)。例如，針腳S61在縱向方向上的長(zhǎng)度比在電極焊盤(pán)P6和電極焊盤(pán)P7之間的布局間隔長(zhǎng)。結(jié)果，針腳S61能夠通過(guò)接合導(dǎo)線與電極焊盤(pán)P6和P7中的任意一個(gè)耦接。此外，在封裝基板502上，針腳(第二電極)S71被布置于與針腳S61相比離半導(dǎo)體芯片503更遠(yuǎn)的位置，在半導(dǎo)體芯片503之外。更具體地，針腳S71被布置于與針腳S61相比離半導(dǎo)體芯片503更遠(yuǎn)的位置，面對(duì)著電極焊盤(pán)對(duì)P6和P7，以半導(dǎo)體芯片503的邊X為軸。在本例中，針腳S71在縱向方向上的長(zhǎng)度比針腳Sll長(zhǎng)，像針腳S61—樣。例如，針腳S71在縱向方向上的長(zhǎng)度比在電極焊盤(pán)P6和電極焊盤(pán)P7之間的布局間隔長(zhǎng)。結(jié)果，針腳S71能夠通過(guò)接合導(dǎo)線與電極焊盤(pán)P6和P7中的任意一個(gè)耦接。此外，封裝基板502設(shè)置有能夠與外部電路耦接的焊球(第一外部電極)B6和焊球(第二外部電極)B7。例如，焊球B6和B7按照連同多個(gè)其他焊球一起成陣列的方式貼附于封裝基板502的后側(cè)上。針腳S61和作為外部電極的焊球B6通過(guò)布置于封裝基板502上的導(dǎo)線(第一導(dǎo)線)W61相互耦接。針腳S71和作為外部電極的焊球B7通過(guò)布置于封裝基板502上的導(dǎo)線(第二導(dǎo)線)W71相互耦接。在圖1OA的實(shí)例中，在半導(dǎo)體芯片503上的電極焊盤(pán)P6與針腳S61通過(guò)接合導(dǎo)線BW6相互耦接。在半導(dǎo)體芯片503上的電極焊盤(pán)P7與針腳S71通過(guò)接合導(dǎo)線BW7相互耦接。也就是，在圖1OA的實(shí)例中，半導(dǎo)體芯片503的電極焊盤(pán)P6被分配給焊球B6，而半導(dǎo)體芯片503的電極焊盤(pán)P7被分配給焊球B7。另一方面，在圖1OB的實(shí)例中，在半導(dǎo)體芯片503上的電極焊盤(pán)P6與針腳S71通過(guò)接合導(dǎo)線BW6相互耦接。在半導(dǎo)體芯片503上的電極焊盤(pán)P7與針腳S61通過(guò)接合導(dǎo)線BW7相互耦接。也就是，在圖1OB的實(shí)例中，半導(dǎo)體芯片503的電極焊盤(pán)P7被分配給焊球B6，而半導(dǎo)體芯片503的電極焊盤(pán)P6被分配給焊球B7。如圖1OA和IOB所示，接合導(dǎo)線BW6的耦接目標(biāo)并不限定于針腳S61，而是能夠改變?yōu)獒樐_S71。接合導(dǎo)線BW7的耦接目標(biāo)并不限定于針腳S71，而是能夠改變?yōu)獒樐_S61。為此，分配給焊球B6和B7的在半導(dǎo)體芯片503上的電極焊盤(pán)P6和P7能夠通過(guò)僅僅改變接合導(dǎo)線BW6和BW7的耦接目標(biāo)來(lái)改變。與和焊球B6電耦接的針腳(S61)耦接的接合導(dǎo)線也稱(chēng)為“第一接合導(dǎo)線”。也就是，耦接于電極焊盤(pán)P6和針腳S61之間的接合導(dǎo)線BW6以及耦接于電極焊盤(pán)P7和針腳S61之間的接合導(dǎo)線BW7也稱(chēng)為“第一接合導(dǎo)線”。電極焊盤(pán)P6和針腳S61或者電極焊盤(pán)P7和針腳S61通過(guò)第一接合導(dǎo)線來(lái)耦接。
與和焊球B7電連接的針腳(S71)連接的接合導(dǎo)線也稱(chēng)為“第二接合導(dǎo)線”。耦接于電極焊盤(pán)P6和針腳S71之間的接合導(dǎo)線BW6以及耦接于電極焊盤(pán)P7和針腳S71之間的接合導(dǎo)線BW7也稱(chēng)為“第二接合導(dǎo)線”。電極焊盤(pán)P6和針腳S71或者電極焊盤(pán)P7和針腳S71通過(guò)第二接合導(dǎo)線來(lái)耦接。第一和第二接合導(dǎo)線通過(guò)相應(yīng)的不同電極焊盤(pán)來(lái)耦接。在圖1OA和IOB的實(shí)例中，針腳S61和S71兩者都被布置為面對(duì)著電極焊盤(pán)對(duì)P6和P7，以半導(dǎo)體芯片503的邊X為軸。為此，接合導(dǎo)線BW6和BW7的耦接目標(biāo)能夠在不使接合導(dǎo)線BW6和BW7彼此相交的情況下改變。以此方式，根據(jù)本實(shí)施例的半導(dǎo)體器件501能夠在不使接合導(dǎo)線BW6和BW7彼此相交的情況下僅僅通過(guò)簡(jiǎn)單改變接合導(dǎo)線BW6到BW7的耦接目標(biāo)來(lái)改變分配給焊球的B6和B7的半導(dǎo)體芯片503的電極焊盤(pán)P6和P7，該焊球的B6和B7是外部焊球。與相關(guān)技術(shù)不同，在這種情況下，沒(méi)有必要新添加接合導(dǎo)線。為此，根據(jù)本實(shí)施例的半導(dǎo)體器件501能夠在不增加導(dǎo)線數(shù)量的情況下改變分配給焊球的B6和B7的半導(dǎo)體芯片503的電極焊盤(pán)P6和P7。利用半導(dǎo)體器件，例如，即使外部LSI改變了，也沒(méi)有必要為了降低布線擁塞而特意改變封裝基板。上述各個(gè)針腳S61和S71具有比導(dǎo)線W61和W71的寬度大的寬度，以致于容易與接合導(dǎo)線BW6和BW7耦接，并且與導(dǎo)線本身區(qū)分開(kāi)。各個(gè)針腳(S61，S71)并非總是需要布置為面對(duì)著相應(yīng)的電極焊盤(pán)(電極焊盤(pán)對(duì)P6和P7)，以半導(dǎo)體芯片503的邊X為軸，如同在其他實(shí)施例中那樣。如果接合導(dǎo)線(BW6、BW7)彼此不相交，與耦接目標(biāo)無(wú)關(guān)，則能夠適當(dāng)?shù)馗淖冡樐_布置于其上的位置。同樣，各個(gè)針腳在縱向方向上的長(zhǎng)度并不總是需要比電極焊盤(pán)P6和電極焊盤(pán)P7的布局間隔長(zhǎng)的。除非接合導(dǎo)線(BW6、BW7)彼此相交，與耦接目標(biāo)無(wú)關(guān)，否則都能夠適當(dāng)?shù)馗淖冡樐_在縱向方向上的長(zhǎng)度。(在本發(fā)明與相關(guān)技術(shù)之間的差異)接下來(lái)，將給出關(guān)于在本發(fā)明的配置與日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2002-237567和日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2010-103442所公開(kāi)的配置之間的差異的描述。首先，將參照?qǐng)D1lA和IlB給出關(guān)于在日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2002-237567所公開(kāi)的配置與本發(fā)明的配置之間的差異的描述。為了便于與本發(fā)明進(jìn)行比較，圖1lA和IlB重新繪制了日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2002-237567所公開(kāi)的配置的一部分。如圖1lA所示，焊盤(pán)704被布置于第一芯片703上。焊盤(pán)704與布置于基板702上的針腳706耦接。針腳706與輔助針腳707導(dǎo)線連接。輔助針腳707與焊球710導(dǎo)線連接。輔助針腳708與焊球711導(dǎo)線連接。也就是，在圖1lA中，在第一芯片703上的焊盤(pán)704的耦接目標(biāo)是焊球710。如果在第一芯片703上的焊盤(pán)704的耦接目標(biāo)將要改變?yōu)楹盖?11，如圖1lB所示，則需要通過(guò)跳線709將輔助針腳707與輔助針腳708耦接。為此，在上述相關(guān)技術(shù)中，增加了導(dǎo)線的數(shù)量。此外，在上述相關(guān)技術(shù)中，因?yàn)樵谳o助針腳707和708之間的跳線709的耦接方向不同于在焊盤(pán)704和針腳706之間的接合導(dǎo)線705的耦接方向，所以會(huì)增加制造工藝。此夕卜，在上述相關(guān)技術(shù)中，還會(huì)改變焊盤(pán)到焊球710的指派。
另一方面，在本發(fā)明中，分配給焊球的半導(dǎo)體芯片的電極焊盤(pán)能夠在不添加新的導(dǎo)線(例如，跳線709)的情況下改變。為此，與相關(guān)的技術(shù)相比，導(dǎo)線數(shù)量的增加得以抑制，并且制造工藝的增加得以抑制。此外，還能夠自由改變電極焊盤(pán)到焊球的指派。接下來(lái)，將給出關(guān)于在日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2010-103442所公開(kāi)的配置與本發(fā)明的配置之間的差異的描述。日本未經(jīng)審核的專(zhuān)利公開(kāi)N0.2010-103442所公開(kāi)的相關(guān)技術(shù)涉及用于電子構(gòu)件的安裝基板，該安裝基板接受導(dǎo)線接合耦接和倒裝芯片耦接兩者，并且無(wú)法通過(guò)改變接合導(dǎo)線的耦接目標(biāo)來(lái)自由地改變焊盤(pán)到焊球的指派。為此，當(dāng)外部LSI改變時(shí)，則在芯片之間的布線有可能會(huì)擁塞。此外，為了降低布線擁塞，需要改變封裝基板。另一方面，在本發(fā)明中，能夠僅僅通過(guò)簡(jiǎn)單地改變接合導(dǎo)線的耦接目標(biāo)來(lái)自由地改變電極焊盤(pán)到焊球的指派。為此，即使在外部LSI改變時(shí)，也沒(méi)有必要為了降低布線擁塞而特意改變封裝基板。如同以上已經(jīng)描述的，在根據(jù)上述第一到第四實(shí)施例的半導(dǎo)體器件中，分配給作為外部焊球的焊球的半導(dǎo)體芯片的電極焊盤(pán)能夠在不使接合導(dǎo)線彼此相交的情況下僅僅通過(guò)簡(jiǎn)單改變接合導(dǎo)線的耦接目標(biāo)來(lái)改變。與相關(guān)技術(shù)不同，在這種情況下，沒(méi)有必要新添加接合導(dǎo)線。為此，根據(jù)上述第一到第四實(shí)施例的半導(dǎo)體器件501能夠在不增加導(dǎo)線數(shù)量的情況下改變分配給焊球的半導(dǎo)體芯片的電極焊盤(pán)。利用該半導(dǎo)體器件，例如，即使外部LSI改變了，也沒(méi)有必要為了降低布線擁塞而特意改變封裝基板。本發(fā)明并不限定于上述第一到第四實(shí)施例，而是能夠在不脫離本發(fā)明的主旨的情況下適當(dāng)?shù)馗淖儭Ｉ鲜鰧?shí)施例示出了其中給一個(gè)針腳(例如，針腳Sll)提供一個(gè)或兩個(gè)輔助針腳(針腳S12、S13)的實(shí)例。但是，本發(fā)明并不限定于這種配置?？梢越o一個(gè)針腳提供三個(gè)或更多的輔助針腳。此外，在以上實(shí)施例中，已經(jīng)描述了其中一個(gè)半導(dǎo)體芯片被布置于封裝基板上的實(shí)例。但是，本發(fā)明并不限定于這種配置。本發(fā)明能夠適當(dāng)?shù)馗淖兂梢韵屡渲?多個(gè)半導(dǎo)體芯片被層疊于封裝基板上。根據(jù)上述第一到第四實(shí)施例的半導(dǎo)體器件能夠有效地應(yīng)用于可能由客戶來(lái)改變外部LSI的物品。
權(quán)利要求
1.一種半導(dǎo)體器件，包括: 具有第一和第二電極焊盤(pán)的半導(dǎo)體芯片；以及 所述半導(dǎo)體芯片安裝于其上的封裝基板， 其中所述封裝基板包括: 第一和第二電極； 能夠與外部耦接的第一外部電極； 用于將所述第一電極與所述第一外部電極耦接的第一導(dǎo)線；以及 用于將所述第一電極與所述第二電極耦接的第二導(dǎo)線，并且 其中所述封裝基板還包括用于將所述第一電極與所述第一電極焊盤(pán)耦接的或者將所述第二電極與所述第二電極焊盤(pán)耦接的第一接合導(dǎo)線。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述第一和第二 電極被布置為分別面對(duì)著所述第一和第二電極焊盤(pán)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述第一和第二電極被布置為分別平行于所述第一和第二電極焊盤(pán)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述封裝基板包括: 第三和第四電極； 能夠與外部耦接的第二外部電極； 用于將所述第三電極與所述第二外部電極耦接的第三導(dǎo)線；以及 用于將所述第三電極與所述第四電極耦接的第四導(dǎo)線，并且 其中所述封裝基板還包括用于將所述第三和第四電極之一與所述第一電極焊盤(pán)耦接的或者將所述第三和第四電極中的另一個(gè)與所述第二電極焊盤(pán)耦接的第二接合導(dǎo)線。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述第一和第二接合導(dǎo)線與所述第一和第二電極焊盤(pán)中的相應(yīng)的不同電極焊盤(pán)耦接。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件， 其中所述第一到第四電極被布置于所述第一和第二接合導(dǎo)線彼此不相交的位置。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述第三和第四電極之一被布置為面對(duì)著所述第一電極焊盤(pán)，且所述第三和第四電極中的另一個(gè)被布置為面對(duì)著所述第二電極焊盤(pán)。
8.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述第三和第四電極被布置為平行于所述第一和第二電極焊盤(pán)。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述半導(dǎo)體芯片還包括第三電極焊盤(pán)， 其中所述封裝基板還包括: 第五電極；以及 用于將所述第二電極與所述第五電極耦接的第五導(dǎo)線，并且 其中所述第一電極和所述第一電極焊盤(pán)、所述第二電極和所述第二電極焊盤(pán)或者所述第五電極和所述第三電極焊盤(pán)通過(guò)所述第一接合導(dǎo)線彼此耦接。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件， 其中所述第一、第二和第五電極被布置為分別面對(duì)著所述第一到第三電極焊盤(pán)。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件， 其中所述第一、第二和第五電極被布置為分別平行于所述第一到第三電極焊盤(pán)。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述半導(dǎo)體芯片除了所述第一和第二電極焊盤(pán)外還包括布置于所述半導(dǎo)體芯片內(nèi)部的第四和第五電極焊盤(pán)， 其中所述封裝基板包括: 第六和第七電極； 能夠與外部耦接的第三外部電極； 用于將所述第六電極與所述第三外部電極耦接的第六導(dǎo)線；以及 用于將所述第六電極與所述第七電極耦接的第七導(dǎo)線，并且 其中所述封裝基板還包括用于將所述第六電極與所述第四電極焊盤(pán)耦接的或者將所述第七電極與所述第五電極焊盤(pán)耦接的第三接合導(dǎo)線。
13.一種半導(dǎo)體器件，包括: 具有第一和第二電極焊盤(pán)的半導(dǎo)體芯片；以及 所述半導(dǎo)體芯片安裝于其上的封裝基板， 其中所述封裝基板包括: 具有與在所述第一電極焊盤(pán)與所述第二電極焊盤(pán)之間的布局間隔對(duì)應(yīng)的長(zhǎng)度的第一電極； 能夠與外部耦接的第一外部電極；以及 用于將所述第一電極與所述第一外部電極耦接的第一導(dǎo)線， 其中所述封裝基板還包括用于將所述第一電極與所述第一電極焊盤(pán)耦接的或者將所述第一電極與所述第二電極焊盤(pán)耦接的第一接合導(dǎo)線。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件， 其中所述第一電極的長(zhǎng)度比在所述第一電極焊盤(pán)與所述第二電極焊盤(pán)之間的布局間隔長(zhǎng)。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件， 其中所述第一電極被布置為面對(duì)著所述第一和第二電極焊盤(pán)這一對(duì)電極焊盤(pán)。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件， 其中所述封裝基板包括: 具有與在所述第一電極焊盤(pán)與所述第二電極焊盤(pán)之間的布局間隔對(duì)應(yīng)的長(zhǎng)度的第二電極； 能夠與外部耦接的第二外部電極；以及 用于將所述第二電極與所述第二外部電極耦接的第二導(dǎo)線，并且其中所述封裝基板還包括用于將所述第二電極與所述第一電極焊盤(pán)耦接的或者將所述第二電極與所述第二電極焊盤(pán)耦接的第二接合導(dǎo)線。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件， 其中所述第一和第二接合導(dǎo)線與所述第一和第二電極焊盤(pán)中的相應(yīng)的不同電極焊盤(pán)耦接。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件， 其中所述第一和第二電極被布置于所述第一和第二接合導(dǎo)線彼此不相交的位置。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件， 其中所述第二電極的長(zhǎng)度比在所述第一電極焊盤(pán)與所述第二電極焊盤(pán)之間的布局間隔長(zhǎng)。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件， 其中所述第一電極被布置為面對(duì)著所述第一和第二電極焊盤(pán)這一對(duì)電極焊盤(pán)，并且 其中所述第二電極被布置為面對(duì) 著所述第一和第二電極焊盤(pán)這一對(duì)電極焊盤(pán)。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件，該半導(dǎo)體器件能夠在不增加導(dǎo)線的數(shù)量以及不改變基板的情況下改變被分配給焊球的半導(dǎo)體芯片的電極焊盤(pán)。半導(dǎo)體器件包括具有第一和第二電極焊盤(pán)的半導(dǎo)體芯片，以及半導(dǎo)體芯片安裝于其上的封裝基板。封裝基板包括具有比第一和第二導(dǎo)線的寬度大的寬度的第一針腳、具有比第一和第二導(dǎo)線的寬度大的寬度的第二針腳、能夠與外部耦接的焊球、將第一針腳與焊球耦接的第一導(dǎo)線以及將第一針腳與第二針腳耦接的第二導(dǎo)線。第一接合導(dǎo)線將第一針腳與第一電極焊盤(pán)耦接，或者將第二針腳與第二電極焊盤(pán)耦接。
文檔編號(hào)H01L23/49GK103165565SQ20121053885
公開(kāi)日2013年6月19日 申請(qǐng)日期2012年12月13日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者堀田健介 申請(qǐng)人:瑞薩電子株式會(huì)社