一種三模式集成絕緣柵型雙極晶體管及其形成方法
【專利摘要】一種三模式集成絕緣柵型雙極晶體管（即TI-IGBT）包括：第一半導(dǎo)體襯底，第一半導(dǎo)體襯底內(nèi)形成有并列設(shè)置的短路區(qū)和集電區(qū)，短路區(qū)與集電區(qū)的摻雜類型不同；第二半導(dǎo)體襯底，第二半導(dǎo)體襯底位于第一半導(dǎo)體襯底的上表面，且第二半導(dǎo)體襯底與短路區(qū)的摻雜類型相同；第一摻雜層，第一摻雜層位于第一半導(dǎo)體襯底與第二半導(dǎo)體襯底之間，且至少覆蓋集電區(qū)；其中，第一摻雜層的摻雜類型與第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度小于第二半導(dǎo)體襯底的摻雜濃度，從而增加了集電區(qū)上方的電阻，使得本發(fā)明所提供的TI-IGBT，以更小的電流進入IGBT模式，解決現(xiàn)有技術(shù)中TI-IGBT工作時的電流回跳現(xiàn)象。
【專利說明】一種三模式集成絕緣柵型雙極晶體管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件制造【技術(shù)領(lǐng)域】，尤其涉及一種三模式集成絕緣柵型雙極晶體管及其形成方法。
【背景技術(shù)】
[0002]垂直雙擴散金屬-氧化物場效應(yīng)晶體管(Vertical Double diffusedMOS,簡稱VDM0S)，具有良好的開關(guān)特性和線性特性，主要應(yīng)用于電機調(diào)速、逆變器、不間斷電源、電子開關(guān)、高保真音響、汽車電器和電子鎮(zhèn)流器等。如圖1所示，由于所述VDMOS器件的背面是N型半導(dǎo)體，屬于單極器件，隨著其耐壓的增加，會導(dǎo)致其導(dǎo)通壓降迅速增大。
[0003]絕緣柵雙極型晶體管(InsulatedGate Bipolar Transistor,簡稱 IGBT)是由雙極型三極管(BJT)和絕緣柵型場效應(yīng)管(MOSFET)組成的復(fù)合全控型電壓驅(qū)動式功率半導(dǎo)體器件，兼有MOSFET器件的高輸入阻抗和電力晶體管(即巨型晶體管，簡稱GTR)的低導(dǎo)通壓降兩方面的優(yōu)點，作為高壓開關(guān)被普遍應(yīng)用。如圖2所示，由于所述IGBT器件的背面是P型半導(dǎo)體，在導(dǎo)通時其P型集電區(qū)會注入大量的空穴，發(fā)生電導(dǎo)調(diào)制效應(yīng)，降低其導(dǎo)通壓降，從而使得其關(guān)斷時需要將過剩的少子復(fù)合掉，導(dǎo)致其關(guān)斷速度較慢。
[0004]快恢復(fù)二極管(Fast Recovery Diode,簡稱FRD),是一種具有開關(guān)特性好,反向恢復(fù)時間短的半導(dǎo)體二極管，主要在開關(guān)電源、PWM脈寬調(diào)制器、變頻器等電子電路中，作為高頻整流二極管、續(xù)流二極管或阻尼二極管使用。
[0005]因此，人們發(fā)明了一種三模式集成絕緣柵型雙極晶體管(Triple mode IntegrateInsulated Gate Bipolar Transistor，簡稱 T1-1GBT)，將 IGBT、VDM0S、FRD 三種器件的結(jié)構(gòu)和功能巧妙的結(jié)合起來。所述T1-1GBT器件在正向?qū)〞r類似IGBT，具有較小的導(dǎo)通壓降；在關(guān)斷時類似VDM0S，具有較快的關(guān)斷速度；在承受反壓時似于FRD，不用反并聯(lián)快恢復(fù)二極管。但是，所述T1-1GBT器件在工作時，具有電流回跳現(xiàn)象。

【發(fā)明內(nèi)容】

[0006]為解決上述技術(shù)問題，本發(fā)明實施例提供了一種T1-1GBT，以解決現(xiàn)有技術(shù)中T1-1GBT工作時的電流回跳現(xiàn)象。
[0007]為解決上述問題，本發(fā)明實施例提供了如下技術(shù)方案:
[0008]—種T1-1GBT,包括:第一半導(dǎo)體襯底,所述第一半導(dǎo)體襯底內(nèi)形成有并列設(shè)置的短路區(qū)和集電區(qū)，所述短路區(qū)與集電區(qū)的摻雜類型不同；第二半導(dǎo)體襯底，所述第二半導(dǎo)體襯底位于所述第一半導(dǎo)體襯底的上表面，且所述第二半導(dǎo)體襯底與所述短路區(qū)的摻雜類型相同；第一摻雜層，所述第一摻雜層位于所述第一半導(dǎo)體襯底與所述第二半導(dǎo)體襯底之間，且至少覆蓋所述第一半導(dǎo)體襯底內(nèi)的集電區(qū)；其中，所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度。
[0009]優(yōu)選的，所述第一摻雜層完全覆蓋所述第一半導(dǎo)體襯底。
[0010]優(yōu)選的，所述第一摻雜層只覆蓋所述集電區(qū)。[0011]優(yōu)選的，還包括第二摻雜層，所述第二摻雜層位于所述短路區(qū)與所述第二半導(dǎo)體襯底之間，其摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度大于所述第二半導(dǎo)體襯底的摻雜濃度。
[0012]優(yōu)選的，所述第一摻雜層的厚度為Iym-1O μ m，包括端點值。
[0013]優(yōu)選的,所述第一摻雜層的摻雜濃度為IO12X cm ^3-1O13X Cm _3，包括端點值。
[0014]優(yōu)選的，所述T1-1GBT為穿通型T1-1GBT時，還包括:位于所述第一摻雜層與所述第二半導(dǎo)體襯底的緩沖層，所述緩沖層與所述第二半導(dǎo)體襯底的摻雜類型相同，且所述緩沖層的摻雜濃度大于所述第二半導(dǎo)體襯底的摻雜濃度。
[0015]—種T1-1GBT的形成方法,包括:提供第一半導(dǎo)體襯底；在所述第一半導(dǎo)體襯底上表面形成第一摻雜層；在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底，所述第二半導(dǎo)體襯底完全覆蓋所述第一摻雜層和所述第一半導(dǎo)體襯底；在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)；其中，所述第一摻雜層至少覆蓋所述集電區(qū)，且所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度。
[0016]優(yōu)選的，所述第一摻雜層完全覆蓋所述第一半導(dǎo)體襯底。
[0017]優(yōu)選的，所述第一摻雜層只覆蓋所述集電區(qū)。
[0018]優(yōu)選的，在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底之前還包括:在所述短路區(qū)上表面形成第二摻雜層；所述第二摻雜層摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度大于所述第 二半導(dǎo)體襯底的摻雜濃度。
[0019]優(yōu)選的，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括:對所述第一半導(dǎo)體襯底的下表面進行減?。粚λ龅谝话雽?dǎo)體襯底待形成集電區(qū)的位置進行P型離子注入，形成集電區(qū)；對所述第一半導(dǎo)體襯底待形成短路區(qū)的位置進行N型離子注入，形成短路區(qū)。
[0020]優(yōu)選的，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括:對所述第一半導(dǎo)體襯底的下表面進行減??；對所述第一半導(dǎo)體襯底進行P型離子注入，形成集電區(qū)；去除所述第一半導(dǎo)體襯底內(nèi)待形成短路區(qū)的位置處的集電區(qū)；對所述第一半導(dǎo)體襯底內(nèi)待形成短路區(qū)的位置進行N型離子注入，形成短路區(qū)。
[0021]優(yōu)選的，所述第一半導(dǎo)體襯底為P型半導(dǎo)體襯底，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括:對所述第一半導(dǎo)體襯底下表面進行減?。粚λ龅谝话雽?dǎo)體襯底待形成短路區(qū)的位置進行N型離子注入，形成短路區(qū)，未進行離子注入部分為集電區(qū)。
[0022]優(yōu)選的，所述第一半導(dǎo)體襯底為N型半導(dǎo)體襯底，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括:對所述第一半導(dǎo)體襯底下表面進行減薄；對所述第一半導(dǎo)體襯底待形成集電區(qū)的位置進行P型離子注入，形成集電區(qū)，未進行離子注入部分為短路區(qū)。
[0023]—種T1-1GBT的形成方法,包括:提供第一半導(dǎo)體襯底；在所述第一半導(dǎo)體襯底上表面形成第一摻雜層；在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底，所述第二半導(dǎo)體襯底完全覆蓋所述第一摻雜層和所述第一半導(dǎo)體襯底；對所述第一半導(dǎo)體襯底下表面進行減薄，直至露出所述第一摻雜層；在所述第一摻雜層內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)；其中，所述第一摻雜層至少覆蓋所述集電區(qū)，且所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度。
[0024]優(yōu)選的，所述T1-1GBT為穿通型T1-1GBT時，在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底之前還包括:在所述第一摻雜層上方形成緩沖層，所述緩沖層完全覆蓋所述第一摻雜層和所述第一半導(dǎo)體襯底；其中，所述緩沖層與所述第二半導(dǎo)體襯底的摻雜類型相同，且所述緩沖層的摻雜濃度大于所述第二半導(dǎo)體襯底的摻雜濃度。
[0025]與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點:
[0026]本發(fā)明實施例所提供的T1-1GBT中，增加了形成于所述第一半導(dǎo)體襯底與所述第二半導(dǎo)體襯底之間的第一摻雜層，且所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度，從而增加了所述第一半導(dǎo)體襯底內(nèi)集電區(qū)上方的電阻，使得本發(fā)明所提供的T1-1GBT，相較于現(xiàn)有技術(shù)中的T1-1GBT，在一定的電流密度下，增加了所述集電區(qū)上方的相同距離內(nèi)的電壓壓降，使得所述T1-1GBT以更小的電流進入IGBT模式，解決現(xiàn)有技術(shù)中T1-1GBT工作時的電流回跳現(xiàn)象。
【專利附圖】

【附圖說明】
[0027]圖1為現(xiàn)有技術(shù)中VDMOS器件的結(jié)構(gòu)示意圖；
[0028]圖2為現(xiàn)有技術(shù)中IGBT器件的結(jié)構(gòu)不意圖；
[0029]圖3為現(xiàn)有技術(shù)中T1-1GBT器件的結(jié)構(gòu)示意圖；
[0030]圖4為現(xiàn)有技術(shù)中T1-1GBT器件的1-V特性曲線示意圖；
[0031]圖5為現(xiàn)有技術(shù)中T1-1GBT器件發(fā)生電流回跳的原理示意圖；
[0032]圖6為本發(fā)明所提供的T1-1GBT的一種結(jié)構(gòu)示意圖；
[0033]圖7為本發(fā)明所提供的T1-1GBT的另一種結(jié)構(gòu)示意圖；
[0034]圖8為本發(fā)明所提供的T1-1GBT的又一種結(jié)構(gòu)示意圖。
【具體實施方式】
[0035]如圖3所示，所述T1-1GBT器件包括:
[0036]半導(dǎo)體襯底，形成于所述半導(dǎo)體襯底正面的正面結(jié)構(gòu)20，以及形成于所述半導(dǎo)體襯底背面的集電極結(jié)構(gòu)30，其中，所述半導(dǎo)體襯底內(nèi)除去正面結(jié)構(gòu)20和集電極結(jié)構(gòu)30的部分為漂移區(qū)10 ；
[0037]所述正面結(jié)構(gòu)20包括位于所述半導(dǎo)體襯底表面的柵極結(jié)構(gòu)201，以及位于所述柵極結(jié)構(gòu)201兩側(cè)的發(fā)射極結(jié)構(gòu)202，其中，所述柵極結(jié)構(gòu)201包括形成于所述半導(dǎo)體襯底表面的柵介質(zhì)層2011，和位于所述柵介質(zhì)層2011表面的柵電極層2012，所述發(fā)射極結(jié)構(gòu)202包括形成于所述柵極結(jié)構(gòu)201兩側(cè)半導(dǎo)體襯底內(nèi)的發(fā)射極2021和形成于所述發(fā)射極2021表面并與發(fā)射極2021電連接的發(fā)射極電極2022 ；
[0038]所述集電極結(jié)構(gòu)30包括:并列形成于所述半導(dǎo)體襯底背面的集電區(qū)301和短路區(qū)302，以及形成于所述集電區(qū)301和短路區(qū)302表面，并與所述集電區(qū)301和短路區(qū)302電連接的集電極303。
[0039]此外，對于穿通型T1-1GBT器件，還包括位于所述集電極結(jié)構(gòu)30與所述漂移區(qū)10之間的緩沖層40，所述緩沖層40的摻雜類型與所述漂移區(qū)10的摻雜類型相同，摻雜濃度大于所述漂移區(qū)10的摻雜濃度。
[0040]正如【背景技術(shù)】部分所述，上述TI-IGBT器件在工作時，具有電流回跳現(xiàn)象。
[0041]發(fā)明人研究發(fā)現(xiàn)，如圖4所示，在所述TI-IGBT器件導(dǎo)通初期，其電流很小，柵極結(jié)構(gòu)201與集電極結(jié)構(gòu)30之間的電壓Vra很大。但是，當(dāng)所述T1-1GBT器件柵極結(jié)構(gòu)201與集電極結(jié)構(gòu)30之間的電壓Vra大于一個特定值Vp時，所述柵極結(jié)構(gòu)201與集電極結(jié)構(gòu)30之間的電壓Vce會發(fā)生陡降，而電流陡增，即發(fā)生電流回跳現(xiàn)象。
[0042]發(fā)明人進一步研究發(fā)現(xiàn)，以穿通型TI-IGBT器件為例，如圖5所示，在導(dǎo)通初期，所述TI-IGBT器件工作在VDMOS模式，是單極導(dǎo)通的，電子從溝道區(qū)注入漂移區(qū)10，然后以幾乎垂直的方向流向緩沖層40，當(dāng)電子匯集到緩沖層40后，所述集電區(qū)301上方的電子會橫向流到所述短路區(qū)302上方，然后從所述短路區(qū)302流出集電極結(jié)構(gòu)30，從而使得沿所述集電區(qū)301邊緣到所述集電區(qū)301中心的方向，所述集電區(qū)301上方的電勢逐漸降低。
[0043]又由于所述集電區(qū)301上方的電勢決定了所述穿通型T1-1GBT器件的集電結(jié)是否開啟。在所述穿通型TI-IGBT器件導(dǎo)通初期，電流密度很小，如圖5 (a)所示，集電結(jié)兩側(cè)電勢處處小于其內(nèi)建電勢，即Vmg〈Vmf〈…〈Vma〈0.7V，使得所述集電區(qū)301上方產(chǎn)生的壓降不足以使集電結(jié)開啟，從而使得所述集電區(qū)301 —側(cè)沒有空穴注入，相應(yīng)的，所述穿通型TI-IGBT器件內(nèi)部不會發(fā)生電導(dǎo)調(diào)制效應(yīng)，使得其導(dǎo)通壓降很大，即柵極結(jié)構(gòu)201與集電極結(jié)構(gòu)30之間的電壓Vce很大。
[0044]隨著柵極結(jié)構(gòu)201與集電極結(jié)構(gòu)30兩端施加的電壓差不斷增大，電流密度增加，集電結(jié)正向偏壓增加，如圖5 (b)所示，直到達到特定電壓值VP，集電結(jié)開始導(dǎo)通。當(dāng)集電結(jié)部分導(dǎo)通時，即Vmg〈…Vmd〈0.7V〈Vmc〈…〈Vma，使得集電結(jié)中導(dǎo)通的部分開始注入空穴，從而使得所述穿通型TI-IGBT器件內(nèi)部，開始發(fā)生電導(dǎo)調(diào)制效應(yīng)，進而使得其導(dǎo)通壓降大幅下降，此時，所述穿通型T1-1GBT器件進入了 IGBT模式，其導(dǎo)通壓降很小，即柵極結(jié)構(gòu)201與集電極結(jié)構(gòu)30之間的電壓Vce很小。
[0045]發(fā)明人更進一步研究發(fā)現(xiàn)，增加所述集電區(qū)301沿所述集電區(qū)301到所述短路區(qū)302方向的長度LP，可以使得所述T1-1GBT器件發(fā)生電流會跳時的特定電壓值Vp顯著減小，從而使得所述TI-IGBT器件以更小的電流進入IGBT模式。
[0046]但是，由于所述集電區(qū)301沿所述集電區(qū)301到所述短路區(qū)302方向的長度Lp和所述短路區(qū)302沿所述集電區(qū)301到所述短路區(qū)302方向的長度Ln的比例是有一定范圍限制的，因此，增加所述集電區(qū)301的長度LP，相應(yīng)的，也會增加所述短路區(qū)302的長度Ln。而增加所述短路區(qū)302的長度Ln，雖然與所述TI-1GBT器件發(fā)生電流會跳時的特定電壓值Vp關(guān)系不大，但是會增加所述T1-1GBT器件發(fā)生電流回跳時的電流，從而導(dǎo)致不能同時降低所述TI-1GBT器件發(fā)生電流回跳時的電壓和電流。
[0047]而且，增加所述集電區(qū)301的長度LP，會使得所述TI-IGBT器件正向?qū)〞r，所述集電區(qū)301上方的電流密度較大，而所述短路區(qū)302上方的電流密度較小，即所述集電極結(jié)構(gòu)30上方的電流分布在大尺度上不均分，從而減弱所述TI-1GBT器件的功率循環(huán)能力。
[0048]基于上述研究的基礎(chǔ)上，本發(fā)明提供了一種TI-IGBT及其形成方法，其中，所述TI-IGBT包括:第一半導(dǎo)體襯底，所述第一半導(dǎo)體襯底內(nèi)形成有并列設(shè)置的短路區(qū)和集電區(qū)，所述短路區(qū)與集電區(qū)的摻雜類型不同；第二半導(dǎo)體襯底，所述第二半導(dǎo)體襯底位于所述第一半導(dǎo)體襯底的上表面，且所述第二半導(dǎo)體襯底與所述短路區(qū)的摻雜類型相同；第一摻雜層，所述第一摻雜層位于所述第一半導(dǎo)體襯底與所述第二半導(dǎo)體襯底之間，且至少覆蓋所述第一半導(dǎo)體襯底內(nèi)的集電區(qū)；其中，所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度，以解決現(xiàn)有技術(shù)中T1-1GBT器件工作時的電流回跳現(xiàn)象，且不減弱所述T1-1GBT器件的功率循環(huán)能力。
[0049]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細的說明。本發(fā)明所提供的T1-1GBT以所述T1-1GBT為非穿通型平面柵結(jié)構(gòu)的T1-1GBT器件為例進行說明，但本發(fā)明所提供的T1-1GBT及其形成方法同樣適用于穿通型平面柵結(jié)構(gòu)的T1-1GBT，或是溝槽柵結(jié)構(gòu)的T1-1GBT器件，或其他類型的逆導(dǎo)型IGBT。
[0050]在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施的限制。
[0051]如圖6所示，本發(fā)明實施例中所提供的T1-1GBT包括:第一半導(dǎo)體襯底601，所述第一半導(dǎo)體襯底601內(nèi)形成有并列設(shè)置的集電區(qū)6011和短路區(qū)6012 ;第二半導(dǎo)體襯底603，所述第二半導(dǎo)體襯底603位于所述第一半導(dǎo)體襯底601的上表面；第一摻雜層602，所述第一摻雜層602位于所述第一半導(dǎo)體襯底601與所述第二半導(dǎo)體襯底603之間，且至少覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011 ;其中，所述第一摻雜層602的摻雜類型與所述第二半導(dǎo)體襯底603的摻雜類型相同，且摻雜濃度小于所述第二半導(dǎo)體襯底603的摻雜濃度。
[0052]此外，本發(fā)明實施例所提供的T1-1GBT還包括:形成于所述第二半導(dǎo)體襯底603表面的正面結(jié)構(gòu)604。所述正面結(jié)構(gòu)包括:形成于所述第二半導(dǎo)體襯底603表面的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括形成于所述第二半導(dǎo)體襯底603表面的柵介質(zhì)層以及位于所述柵介質(zhì)層表面的柵電極層；形成于所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體襯底603內(nèi)的基區(qū)，以及形成于所述第二半導(dǎo)體襯底603內(nèi)，且位于基區(qū)外側(cè)的阱區(qū)；形成于所述柵極結(jié)構(gòu)兩側(cè)的發(fā)射極結(jié)構(gòu)，所述發(fā)射極結(jié)構(gòu)包括形成于所述基區(qū)內(nèi)的發(fā)射極，以及形成于所述發(fā)射區(qū)和阱區(qū)表面，且與所述發(fā)射區(qū)和阱區(qū)電連接的發(fā)射極電極。由于所述第二半導(dǎo)體襯底603的正面結(jié)構(gòu)與現(xiàn)有技術(shù)中IGBT器件的正面結(jié)構(gòu)相同，已為本領(lǐng)域技術(shù)人員所熟知，本發(fā)明實施例在此不再詳細贅述。
[0053]由于半導(dǎo)體的導(dǎo)電能力與其摻雜濃度密切相關(guān)，本發(fā)明實施例所提供的T1-1GBT中，第一摻雜層602的摻雜濃度小于所述第二半導(dǎo)體襯底603的摻雜濃度，因此，所述第一摻雜層602的導(dǎo)電能力小于所述第二半導(dǎo)體襯底603的導(dǎo)電能力，即所述第一摻雜層602的電阻率大于所述第二半導(dǎo)體襯底603的電阻率，從而在所述T1-1GBT導(dǎo)通初期，匯集到所述集電區(qū)6011上方的電子橫向流到所述短路區(qū)6012上方時，增加所述集電區(qū)6011上方單位距離內(nèi)的電壓壓降，從而使得所述T1-1GBT以更小的電流進入IGBT模式，即以更小的電流進入傳統(tǒng)IGBT的工作模式，以解決現(xiàn)有技術(shù)中T1-1GBT發(fā)生電流回跳現(xiàn)象的現(xiàn)象。
[0054]從圖6中可以看出，本實施例所提供的T1-1GBT的一個實施例中，所述第一摻雜層602完全覆蓋所述第一半導(dǎo)體襯底601。
[0055]如圖7所示，在本發(fā)明所提供的T1-1GBT的另一個實施例中，所述第一摻雜層602只覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011，從而在避免了所述T1-1GBT工作時的電流會跳現(xiàn)象的同時，保證了所述短路區(qū)6012上方電子釋放的速率，加快了所述T1-1GBT的關(guān)斷速度。而且，由于所述短路區(qū)6012上方?jīng)]有覆蓋第一摻雜層602，從而減小了所述第一摻雜層602的面積，減少了所述第一摻雜層602形成過程中的離子注入數(shù)量，降低了所述T1-1GBT的制作成本。
[0056]如圖8所示，在本發(fā)明所提供的T1-1GBT的又一個實施例中，所述第一摻雜層602只覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011，而且還包括:位于所述第一半導(dǎo)體襯底601內(nèi)的短路區(qū)6012與所述第二半導(dǎo)體襯:603之間的第二摻雜層606，所述第二摻雜層606的摻雜類型與所述第二半導(dǎo)體襯底603的摻雜類型相同，且摻雜濃度大于所述第二半導(dǎo)體襯底603的摻雜濃度，從而能夠迅速截止所述T1-1GBT工作時漂移區(qū)內(nèi)電場，進一步降低所述T1-1GBT的導(dǎo)通壓降。
[0057]需要說明的是，本發(fā)明所提供的T1-1GBT中，所述第一摻雜層602可以完全覆蓋所述第一半導(dǎo)體襯底601，如圖6所示，也可以只覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011，但本發(fā)明對此并不做限定，只要所述第一摻雜層602至少覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011即可。
[0058]還需要說明的是，本發(fā)明實施例所提供的T1-1GBT中，所述第一摻雜層602的厚度優(yōu)選為1μ m-10 μ m,包括端點值,其摻雜濃度優(yōu)選為10 12× cm -3-10 13× cm _3，包括端點值，本發(fā)明對此也不做限定，視具體T1-1GBT結(jié)構(gòu)和用途而定。
[0059]當(dāng)所述T1-1GBT為穿通型T1-1GBT時，本發(fā)明所提供的T1-1GBT還包括:位于所述第一摻雜層602與所述第二半導(dǎo)體襯底603的緩沖層(圖中未示出)，所述緩沖層與所述第二半導(dǎo)體襯底603的摻雜類型相同，且所述緩沖層的摻雜濃度大于所述第二半導(dǎo)體襯底603的摻雜濃度。
[0060]綜上所述，本發(fā)明實施例所提供的T1-1GBT，通過在所述第一半導(dǎo)體襯底與第二半導(dǎo)體襯底之間增加第一摻雜層，且所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度，從而增加了所述第一半導(dǎo)體襯底內(nèi)集電區(qū)上方的電阻，使得本發(fā)明所提供的T1-1GBT，以更小的電流進入IGBT模式，解決現(xiàn)有技術(shù)中T1-1GBT工作時的電流回跳現(xiàn)象。
[0061]本發(fā)明還提供了一種T1-1GBT的形成方法，包括:
[0062]提供第一半導(dǎo)體襯底601，所述第一半導(dǎo)體襯底可以為N型硅襯底，也可以為P型硅襯底，本發(fā)明對此并不做限定。
[0063]在所述第一半導(dǎo)體襯底601上表面形成第一摻雜層602,所述第一摻雜層602的形成工藝優(yōu)選為外延工藝。
[0064]在所述第一半導(dǎo)體襯底601上方形成第二半導(dǎo)體襯底603,所述第二半導(dǎo)體襯底603完全覆蓋所述第一摻雜層602和所述第一半導(dǎo)體襯底601，所述第二半導(dǎo)體襯底603的形成工藝優(yōu)選為外延工藝。
[0065]在所述第二半導(dǎo)體襯底603上表面形成正面結(jié)構(gòu)，所述正面結(jié)構(gòu)包括:形成于所述第二半導(dǎo)體襯底603表面的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括形成于所述第二半導(dǎo)體襯底603表面的柵介質(zhì)層以及位于所述柵介質(zhì)層表面的柵電極層；形成于所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體襯底603內(nèi)的基區(qū)，以及形成于所述第二半導(dǎo)體襯底603內(nèi)，且位于基區(qū)外側(cè)的阱區(qū)；形成于所述柵極結(jié)構(gòu)兩側(cè)的發(fā)射極結(jié)構(gòu)，所述發(fā)射極結(jié)構(gòu)包括形成于所述基區(qū)內(nèi)的發(fā)射極，以及形成于所述發(fā)射區(qū)和阱區(qū)表面，且與所述發(fā)射區(qū)和阱區(qū)電連接的發(fā)射極電極。由于所述第二半導(dǎo)體襯底603正面結(jié)構(gòu)的形成工藝，已為本領(lǐng)域技術(shù)人員所熟知，本發(fā)明實施例在此不再詳細贅述。
[0066]形成所述第二半導(dǎo)體襯底603的正面結(jié)構(gòu)后,對所述第一半導(dǎo)體襯底601下表面進行背面減薄，然后在所述第一半導(dǎo)體襯底601內(nèi)形成并列設(shè)置的集電區(qū)6011和短路區(qū)6012 ;其中，所述第一摻雜層602至少覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011，且所述第一摻雜層602的摻雜類型與所述第二半導(dǎo)體襯底603的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底603的摻雜濃度。
[0067]在所述集電區(qū)6011和短路區(qū)6012表面形成集電極605，所述集電極605與所述集電區(qū)6011和所述短路區(qū)6012電連接。
[0068]當(dāng)所述第一半導(dǎo)體襯底601為低摻雜的半導(dǎo)體襯底時，本發(fā)明提供的T1-1GBT形成方法的一個實施例中，對所述第一半導(dǎo)體襯底601下表面進行背面減薄，然后在所述第一半導(dǎo)體襯底601內(nèi)形成并列設(shè)置的集電區(qū)6011和短路區(qū)6012包括:
[0069]對所述第一半導(dǎo)體襯底601下表面進行減薄，并保留一定厚度的半導(dǎo)體襯底601 ；
[0070]所述第一半導(dǎo)體襯底601下表面形成第一光刻膠,并在所述第一光刻膠上形成第一窗口，所述第一窗口與所述第一半導(dǎo)體襯底601內(nèi)待形成集電區(qū)6011位置相對應(yīng)；
[0071 ] 以所述光刻膠為掩膜，對所述第一半導(dǎo)體襯底601進行P型離子注入，在所述第一半導(dǎo)體襯底601內(nèi)形成集電區(qū)6011 ；
[0072]去除所述第一半導(dǎo)體襯底601表面的第一光刻膠，并在所述第一半導(dǎo)體襯底601表面形成第二光刻膠，然后在所述第二光刻膠上形成第二窗口，所述第二窗口與所述第一半導(dǎo)體襯底601內(nèi)待形成短路區(qū)6012位置相對應(yīng)；
[0073]以所述第二光刻膠為掩膜，對所述第一半導(dǎo)體襯底601待形成短路區(qū)6012的位置進行N型離子注入，在所述第一半導(dǎo)體襯底601內(nèi)形成短路區(qū)6012。
[0074]當(dāng)所述第一半導(dǎo)體襯底601為低摻雜的半導(dǎo)體襯底時，本發(fā)明提供的T1-1GBT形成方法的另一個實施例中，對所述第一半導(dǎo)體襯底601下表面進行背面減薄，然后在所述第一半導(dǎo)體襯底601內(nèi)形成并列設(shè)置的集電區(qū)6011和短路區(qū)6012包括:
[0075]對所述第一半導(dǎo)體襯底601下表面進行減薄，并保留一定厚度的半導(dǎo)體襯底601 ；
[0076]對所述第一半導(dǎo)體襯底601進行P型離子注入，在所述第一半導(dǎo)體襯底601內(nèi)形成集電區(qū)6011 ；
[0077]去除所述第一半導(dǎo)體襯底601內(nèi)待形成短路區(qū)6012的位置處的集電區(qū)6011 ；
[0078]在所述第一半導(dǎo)體襯底601表面形成第二光刻膠，然后在所述第二光刻膠上形成第二窗口，所述第二窗口與所述第一半導(dǎo)體襯底601內(nèi)待形成短路區(qū)6012位置相對應(yīng)；
[0079]以所述第二光刻膠為掩膜，對所述第一半導(dǎo)體襯底601內(nèi)待形成短路區(qū)6012的位置進行N型離子注入，在所述第一半導(dǎo)體襯底601內(nèi)形成短路區(qū)6012。
[0080]當(dāng)所述第一半導(dǎo)體襯底601為P型半導(dǎo)體襯底時，對所述第一半導(dǎo)體襯底601下表面進行背面減薄，然后在所述第一半導(dǎo)體襯底601內(nèi)形成并列設(shè)置的集電區(qū)6011和短路區(qū)6012包括:
[0081]對所述第一半導(dǎo)體襯底601下表面進行減?。籟0082]在所述第一半導(dǎo)體襯底601表面形成光刻膠，并在所述光刻膠上形成刻蝕窗口，所述刻蝕窗口與所述第一半導(dǎo)體襯底601內(nèi)待形成短路區(qū)6012位置相對應(yīng)；
[0083]以所述光刻膠為掩膜，對所述第一半導(dǎo)體襯底601待形成短路區(qū)6012的位置進行N型離子注入，在所述第一半導(dǎo)體襯底601內(nèi)形成短路區(qū)6012，未進行離子注入部分為集電區(qū) 6011。
[0084]當(dāng)所述第一半導(dǎo)體襯底601為N型半導(dǎo)體襯底時，對所述第一半導(dǎo)體襯底601下表面進行背面減薄，然后在所述第一半導(dǎo)體襯底601內(nèi)形成并列設(shè)置的集電區(qū)6011和短路區(qū)6012包括:
[0085]對所述第一半導(dǎo)體襯底601下表面進行減??；
[0086]在所述第一半導(dǎo)體襯底601表面形成光刻膠，并在所述光刻膠上形成刻蝕窗口，所述刻蝕窗口與所述第一半導(dǎo)體襯底601內(nèi)待形成集電區(qū)6011位置相對應(yīng)；
[0087]以所述光刻膠為掩膜，對所述第一半導(dǎo)體襯底601待形成集電區(qū)6011的位置進行P型離子注入，在所述第一半導(dǎo)體襯底601內(nèi)形成集電區(qū)6011，未進行離子注入部分為短路區(qū) 6012。
[0088]本發(fā)明還提供了另一種T1-1GBT的形成方法，包括:
[0089]提供第一半導(dǎo)體襯底601，所述第一半導(dǎo)體襯底可以為N型硅襯底，也可以為P型硅襯底，本發(fā)明對此并不做限定。
[0090]在所述第一半導(dǎo)體襯底601上表面形成第一摻雜層602。
[0091]在所述第一半導(dǎo)體襯底601上方形成第二半導(dǎo)體襯底603,所述第二半導(dǎo)體襯底603完全覆蓋所述第一摻雜層602和所述第一半導(dǎo)體襯底601。
[0092]在所述第二半導(dǎo)體襯底603上表面形成正面結(jié)構(gòu)；
[0093]形成所述第二半導(dǎo)體襯底603的正面結(jié)構(gòu)后,對所述第一半導(dǎo)體襯底601下表面進行背面減薄，直至露出所述第一摻雜層602 ；
[0094]在所述第一摻雜層602內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)；
[0095]在所述集電區(qū)6011和短路區(qū)6012表面形成集電極605，所述集電極605與所述集電區(qū)6011和所述短路區(qū)6012電連接。
[0096]需要說明的是，當(dāng)在第一摻雜層602內(nèi)形成短路區(qū)和集電區(qū)時，需要嚴格控制所述集電區(qū)與短路區(qū)的深度，使得所述第一摻雜層602內(nèi)未形成集電區(qū)的區(qū)域至少覆蓋所述集電區(qū)。
[0097]本發(fā)明實施例所提供的T1-1GBT形成方法中，所述第一摻雜層602可以完全覆蓋所述第一半導(dǎo)體襯底601，也可以只覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011，但本發(fā)明對此并不做限定，只要所述第一摻雜層602至少覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011即可。
[0098]當(dāng)本發(fā)明實施例所提供的T1-1GBT形成方法中，所述第一摻雜層602只覆蓋所述第一半導(dǎo)體襯底601內(nèi)的集電區(qū)6011時，本發(fā)明實施例所提供的T1-1GBT形成方法，在所述第一半導(dǎo)體襯底601上方形成第二半導(dǎo)體襯底602之前還可以包括:在所述短路區(qū)6012上表面形成第二摻雜層606 ;所述第二摻雜層606摻雜類型與所述第二半導(dǎo)體襯底603的摻雜類型相同，且摻雜濃度大于所述第二半導(dǎo)體襯底603的摻雜濃度，從而能夠迅速截止所述T1-1GBT工作時漂移區(qū)內(nèi)電場，進一步降低所述T1-1GBT的導(dǎo)通壓降。[0099]需要說明的是，本發(fā)明所提供的T1-1GBT形成方法中，當(dāng)所述T1-1GBT為穿通型T1-1GBT時，在所述第一半導(dǎo)體襯底601上方形成第二半導(dǎo)體襯底603之前還包括:在所述第一摻雜層602上方形成緩沖層(圖中未示出)，所述緩沖層完全覆蓋所述第一摻雜層602和所述第一半導(dǎo)體襯底601 ;其中，所述緩沖層與所述第二半導(dǎo)體襯底603的摻雜類型相同，且所述緩沖層的摻雜濃度大于所述第二半導(dǎo)體襯底603的摻雜濃度。
[0100]綜上所述，本發(fā)明實施例所提供的T1-1GBT形成方法中，通過在所述第一半導(dǎo)體襯底與第二半導(dǎo)體襯底之間增加第一摻雜層，且所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度，從而增加了所述第一半導(dǎo)體襯底內(nèi)集電區(qū)上方的電阻，使得本發(fā)明所提供的T1-1GBT，以更小的電流進入IGBT模式，解決現(xiàn)有技術(shù)中T1-1GBT工作時的電流回跳現(xiàn)象。
[0101]本說明書中各個部分采用遞進的方式描述，每個部分重點說明的都是與其他部分的不同之處，各個部分之間相同相似部分互相參見即可。
[0102]對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【權(quán)利要求】
1.一種三模式集成絕緣柵型雙極晶體管，其特征在于，包括: 第一半導(dǎo)體襯底，所述第一半導(dǎo)體襯底內(nèi)形成有并列設(shè)置的短路區(qū)和集電區(qū)，所述短路區(qū)與集電區(qū)的摻雜類型不同； 第二半導(dǎo)體襯底，所述第二半導(dǎo)體襯底位于所述第一半導(dǎo)體襯底的上表面，且所述第二半導(dǎo)體襯底與所述短路區(qū)的摻雜類型相同； 第一摻雜層，所述第一摻雜層位于所述第一半導(dǎo)體襯底與所述第二半導(dǎo)體襯底之間，且至少覆蓋所述第一半導(dǎo)體襯底內(nèi)的集電區(qū)； 其中，所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度。
2.根據(jù)權(quán)利要求1所述的三模式集成絕緣柵型雙極晶體管，其特征在于，所述第一摻雜層完全覆蓋所述第一半導(dǎo)體襯底。
3.根據(jù)權(quán)利要求1所述的三模式集成絕緣柵型雙極晶體管，其特征在于，所述第一摻雜層只覆蓋所述集電區(qū)。
4.根據(jù)權(quán)利要求3所述的三模式集成絕緣柵型雙極晶體管，其特征在于，還包括第二摻雜層，所述第二摻雜層位于所述短路區(qū)與所述第二半導(dǎo)體襯底之間，其摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度大于所述第二半導(dǎo)體襯底的摻雜濃度。
5.根據(jù)權(quán)利要求1所述的三模式集成絕緣柵型雙極晶體管，其特征在于，所述第一摻雜層的厚度為Ιμπι-ΙΟμπι，包括端點值。
6.根據(jù)權(quán)利要求5所述的三模式集成絕緣柵型雙極晶體管，其特征在于，所述第一摻雜層的摻雜濃度為IO12X c·m ^3-1O13X Cm Λ包括端點值。
7.根據(jù)權(quán)利要求1所述的三模式集成絕緣柵型雙極晶體管，其特征在于，所述三模式集成絕緣柵型雙極晶體管為穿通型三模式集成絕緣柵型雙極晶體管時，還包括:位于所述第一摻雜層與所述第二半導(dǎo)體襯底的緩沖層，所述緩沖層與所述第二半導(dǎo)體襯底的摻雜類型相同，且所述緩沖層的摻雜濃度大于所述第二半導(dǎo)體襯底的摻雜濃度。
8.一種三模式集成絕緣柵型雙極晶體管的形成方法，其特征在于，包括: 提供第一半導(dǎo)體襯底； 在所述第一半導(dǎo)體襯底上表面形成第一摻雜層； 在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底，所述第二半導(dǎo)體襯底完全覆蓋所述第一摻雜層和所述第一半導(dǎo)體襯底； 在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)； 其中，所述第一摻雜層至少覆蓋所述集電區(qū)，且所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度。
9.根據(jù)權(quán)利要求8所述的形成方法，其特征在于，所述第一摻雜層完全覆蓋所述第一半導(dǎo)體襯底。
10.根據(jù)權(quán)利要求8所述的形成方法，其特征在于，所述第一摻雜層只覆蓋所述集電區(qū)。
11.根據(jù)權(quán)利要求10所述的形成方法，其特征在于，在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底之前還包括:在所述短路區(qū)上表面形成第二摻雜層；所述第二摻雜層摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，且摻雜濃度大于所述第二半導(dǎo)體襯底的摻雜濃度。
12.根據(jù)權(quán)利要求8所述的形成方法，其特征在于，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括: 對所述第一半導(dǎo)體襯底的下表面進行減??； 對所述第一半導(dǎo)體襯底待形成集電區(qū)的位置進行P型離子注入，形成集電區(qū)； 對所述第一半導(dǎo)體襯底待形成短路區(qū)的位置進行N型離子注入，形成短路區(qū)。
13.根據(jù)權(quán)利要求8所述的形成方法，其特征在于，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括: 對所述第一半導(dǎo)體襯底的下表面進行減??； 對所述第一半導(dǎo)體襯底進行P型離子注入，形成集電區(qū)； 去除所述第一半導(dǎo)體襯底內(nèi)待形成短路區(qū)的位置處的集電區(qū)； 對所述第一半導(dǎo)體襯底內(nèi)待形成短路區(qū)的位置進行N型離子注入，形成短路區(qū)。
14.根據(jù)權(quán)利要求8所述的形成方法，其特征在于，所述第一半導(dǎo)體襯底為P型半導(dǎo)體襯底，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括: 對所述第一半導(dǎo)體襯底下表面進行減薄； 對所述第一半導(dǎo)體襯底待形 成短路區(qū)的位置進行N型離子注入，形成短路區(qū)，未進行離子注入部分為集電區(qū)。
15.根據(jù)權(quán)利要求8所述的形成方法，其特征在于，所述第一半導(dǎo)體襯底為N型半導(dǎo)體襯底，在所述第一半導(dǎo)體襯底內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)包括: 對所述第一半導(dǎo)體襯底下表面進行減薄； 對所述第一半導(dǎo)體襯底待形成集電區(qū)的位置進行P型離子注入，形成集電區(qū)，未進行離子注入部分為短路區(qū)。
16.一種三模式集成絕緣柵型雙極晶體管的形成方法，其特征在于，包括: 提供第一半導(dǎo)體襯底； 在所述第一半導(dǎo)體襯底上表面形成第一摻雜層； 在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底，所述第二半導(dǎo)體襯底完全覆蓋所述第一摻雜層和所述第一半導(dǎo)體襯底； 對所述第一半導(dǎo)體襯底下表面進行減薄，直至露出所述第一摻雜層； 在所述第一摻雜層內(nèi)形成并列設(shè)置的短路區(qū)和集電區(qū)； 其中，所述第一摻雜層至少覆蓋所述集電區(qū)，且所述第一摻雜層的摻雜類型與所述第二半導(dǎo)體襯底的摻雜類型相同，摻雜濃度小于所述第二半導(dǎo)體襯底的摻雜濃度。
17.根據(jù)權(quán)利要求8-16任一項所述的形成方法，其特征在于，所述三模式集成絕緣柵型雙極晶體管為穿通型三模式集成絕緣柵型雙極晶體管時，在所述第一半導(dǎo)體襯底上方形成第二半導(dǎo)體襯底之前還包括:在所述第一摻雜層上方形成緩沖層，所述緩沖層完全覆蓋所述第一摻雜層和所述第一半導(dǎo)體襯底； 其中，所述緩沖層與所述第二半導(dǎo)體襯底的摻雜類型相同，且所述緩沖層的摻雜濃度大于所述第二半導(dǎo)體襯底的摻雜濃度。
【文檔編號】H01L21/8249GK103855155SQ201210519798
【公開日】2014年6月11日 申請日期:2012年12月6日 優(yōu)先權(quán)日:2012年12月6日
【發(fā)明者】朱陽軍, 張文亮, 盧爍今, 田曉麗, 胡愛斌 申請人:江蘇物聯(lián)網(wǎng)研究發(fā)展中心, 中國科學(xué)院微電子研究所, 江蘇中科君芯科技有限公司