半導(dǎo)體封裝件及其制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體封裝件，包括位于半導(dǎo)體襯底的鈍化層、位于鈍化層的凸塊以及位于鈍化層上方并覆蓋凸塊的下部的模塑料層。模塑料層覆蓋鈍化層的側(cè)壁。本發(fā)明還提供了半導(dǎo)體封裝件的制造方法。
【專利說明】 半導(dǎo)體封裝件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體封裝件，更具體地，涉及制造半導(dǎo)體封裝件的方法。
【背景技術(shù)】
[0002]實(shí)際上，現(xiàn)代集成電路由以百萬計(jì)的有源器件(諸如晶體管和電容器)制成。這些器件最初彼此隔離，但隨后互連在一起以形成功能電路。典型的互連結(jié)構(gòu)包括諸如金屬線(布線)的橫向互連件和諸如通孔和接觸件的垂直互連件?；ミB件越來越多地決定現(xiàn)代集成電路的性能和密度的限制。在互連結(jié)構(gòu)的頂部，在相應(yīng)芯片的表面上形成和暴露接合焊盤。通過接合焊盤進(jìn)行電連接以將芯片連接至封裝襯底或另ー個(gè)管芯。接合焊盤可以用于引線接合或倒裝芯片接合。倒裝芯片封裝件利用凸塊建立芯片的輸入/輸出(I/o)焊盤和封裝件的襯底或引線框之間的電接觸件。在結(jié)構(gòu)上，凸塊結(jié)構(gòu)常常指的是凸塊以及位于凸塊和I/o焊盤之間的“凸塊底部金屬化”層(UBM)。當(dāng)前晶圓級(jí)芯片尺寸封裝(WLCSP)由于其低成本和相對(duì)簡單的エ藝而被廣泛使用，并且植球或落球(ball drop)エ藝用于WLCSP技術(shù)中。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體封裝件，包括:芯片，包括:半導(dǎo)體襯底；鈍化層，位于所述半導(dǎo)體襯底上方；和凸塊，位于所述鈍化層上方；以及模塑料層，位于所述鈍化層上方并覆蓋所述凸塊的下部；其中，所述模塑料層覆蓋所述鈍化層的側(cè)壁。
[0004]在半導(dǎo)體封裝件中，所述半導(dǎo)體襯底包括緊鄰所述鈍化層的所述側(cè)壁的上側(cè)壁、緊鄰所述半導(dǎo)體襯底的背面的下側(cè)壁以及從所述上側(cè)壁延伸至所述下側(cè)壁的表面區(qū)域，并且所述上側(cè)壁和所述表面區(qū)域在所述半導(dǎo)體襯底中形成凹陷區(qū)域。
[0005]在半導(dǎo)體封裝件中，所述模塑料層覆蓋所述半導(dǎo)體襯底的所述上側(cè)壁和所述表面區(qū)域。
[0006]在半導(dǎo)體封裝件中，所述凹陷區(qū)域填充有所述模塑料層。
[0007]在半導(dǎo)體封裝件中，所述半導(dǎo)體襯底的所述下側(cè)壁與所述模塑料層的側(cè)壁基本對(duì)齊。
[0008]在半導(dǎo)體封裝件中，所述半導(dǎo)體襯底的所述上側(cè)壁與所述鈍化層的所述側(cè)壁基本對(duì)齊。
[0009]在半導(dǎo)體封裝件中，所述模塑料層覆蓋所述半導(dǎo)體襯底的所述下側(cè)壁。
[0010]在半導(dǎo)體封裝件中，所述凸塊的上部突出到所述模塑料層的頂面之外。
[0011]根據(jù)本發(fā)明的另一方面，提供了ー種形成半導(dǎo)體封裝件的方法，包括:在半導(dǎo)體襯底上方形成鈍化層，所述半導(dǎo)體襯底包括第一芯片區(qū)、第二芯片區(qū)以及位于所述第一芯片區(qū)和所述第二芯片區(qū)之間的劃線區(qū)；在所述第一芯片區(qū)和所述第二芯片區(qū)中的至少ー個(gè)上的所述鈍化層的上方形成凸塊；形成穿過所述劃線區(qū)上的所述鈍化層的凹槽；形成模塑料層以覆蓋所述鈍化層和所述凸塊的下部并填充所述凹槽；以及在所述劃線區(qū)上實(shí)施切割エ藝以分離所述第一芯片區(qū)和所述第二芯片區(qū)。
[0012]在該方法中，所述凹槽延伸至所述半導(dǎo)體襯底位于所述劃線區(qū)上的部分。
[0013]在該方法中，所述凹槽的形成包括:實(shí)施第一開槽エ藝以形成穿過所述鈍化層并以第一深度延伸至所述劃線區(qū)上的所述半導(dǎo)體襯底的所述凹槽，其中，所述方法進(jìn)ー步包括:實(shí)施第二開槽エ藝以形成位于所述凹槽下方的另ー個(gè)凹槽，所述另ー個(gè)凹槽以第二深度延伸至所述劃線區(qū)上的所述半導(dǎo)體襯底。
[0014]在該方法中，所述凹槽具有第一寬度，所述另ー個(gè)凹槽具有第二寬度，并且所述第一寬度大于所述第二寬度。
[0015]在該方法中，所述模塑料層的形成包括在所述半導(dǎo)體襯底上施加液態(tài)模塑料。
[0016]該方法進(jìn)ー步包括:在實(shí)施所述切割エ藝之前，減薄所述半導(dǎo)體襯底。
[0017]根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體封裝件，包括:芯片，包括:襯底；介電層，位于所述襯底上方；接觸焊盤，位于所述介電層上方；鈍化層，位于所述接觸焊盤上方；以及凸塊，位于所述鈍化層上方；以及模塑料層，位于所述鈍化層上方并覆蓋所述凸塊的下部；其中，所述模塑料層覆蓋所述鈍化層和所述介電層的側(cè)壁。
[0018]在該半導(dǎo)體封裝件中，所述襯底包括緊鄰所述介電層的所述側(cè)壁的上側(cè)壁、緊鄰所述半導(dǎo)體襯底的背面的下側(cè)壁以及從所述上側(cè)壁延伸至所述下側(cè)壁的表面區(qū)域，并且所述模塑料層覆蓋所述上側(cè)壁和所述表面區(qū)域。
[0019]在該半導(dǎo)體封裝件中，所述上側(cè)壁和所述表面區(qū)域在所述半導(dǎo)體襯底中形成凹陷區(qū)域，并且所述模塑料層填充所述凹陷區(qū)域。
[0020]在該半導(dǎo)體封裝件中，所述半導(dǎo)體襯底的所述上側(cè)壁與所述介電層的所述側(cè)壁基本對(duì)齊。
[0021]在該半導(dǎo)體封裝件中，所述模塑料層覆蓋所述半導(dǎo)體襯底的所述下側(cè)壁。
[0022]在該半導(dǎo)體封裝件中，所述半導(dǎo)體襯底的側(cè)壁與所述模塑料層的側(cè)壁基本對(duì)齊。
【專利附圖】

【附圖說明】
[0023]圖1A至圖6是示出根據(jù)實(shí)施例制造半導(dǎo)體封裝件的方法的示意圖；
[0024]圖7至圖12是示出根據(jù)實(shí)施例制造半導(dǎo)體封裝件的方法的示意圖；以及
[0025]圖13至圖15是示出根據(jù)實(shí)施例制造半導(dǎo)體封裝件的方法的示意圖。
【具體實(shí)施方式】
[0026]下面詳細(xì)討論了本發(fā)明的實(shí)施例的制造和使用。然而，應(yīng)該理解，本實(shí)施例提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅僅示出制造和使用實(shí)施例的具體方式，并且沒有限定本發(fā)明的范圍。本文中所述的實(shí)施例涉及用于半導(dǎo)體器件的凸塊。如下文中所討論，公開了為了將ー個(gè)襯底附接至另ー個(gè)襯底而使用凸塊的實(shí)施例，其中，每個(gè)襯底都可以是管芯、晶圓、中介襯底、印刷電路板、封裝襯底等，因此允許管芯與管芯、晶圓與管芯、晶圓與晶圓、管芯或晶圓與中介襯底或印刷電路板或封裝襯底等的附接。在各個(gè)附圖和所有說明性實(shí)施例中，相同的參考標(biāo)號(hào)用于指定相同的元件。
[0027]現(xiàn)在將附圖中示出的具體示例性實(shí)施例作為參考。只要可能，在附圖和描述中使用相同的參考標(biāo)號(hào)就指的是相同或類似部件。在附圖中，為了清楚和方便，形狀和厚度可以被放大。具體地，描述涉及根據(jù)本發(fā)明形成的裝置的部分或更直接地與該裝置協(xié)作的元件。應(yīng)該理解，未具體示出或描述的元件可以采用本領(lǐng)域技術(shù)人員公知的各種形式。此外，當(dāng)層被稱為位于另ー層上或位于襯底“上”時(shí)，該層可以直接位于其他層上或位于襯底上，或者也可以具有中間層。整個(gè)本說明書中引用“一個(gè)實(shí)施例”或“實(shí)施例”表示本發(fā)明的至少ー個(gè)實(shí)施例包括結(jié)合所述實(shí)施例所描述的特定部件、結(jié)構(gòu)或特征。因此在本說明書的各個(gè)位置處出現(xiàn)的短語“在一個(gè)實(shí)施例中”或“在實(shí)施例中”不一定指同一個(gè)實(shí)施例。而且，在一個(gè)或多個(gè)實(shí)施例中可以以任何合適的方式組合特定部件、結(jié)構(gòu)或特征。應(yīng)該理解，以下附圖沒有按比例繪制；而這些附圖僅是為了進(jìn)行說明。
[0028]圖1至圖6是示出根據(jù)實(shí)施例制造半導(dǎo)體封裝件的方法的示意圖。
[0029]參考圖1A和圖1B，提供包括多個(gè)具有電路和在其上制造的凸塊的芯片(或管芯)IOA和IOB的半導(dǎo)體晶圓100。圖1A是根據(jù)實(shí)施例的具有芯片IOA和IOB的半導(dǎo)體晶圓100的俯視圖，而圖1B是沿在圖1A中所示的線A-A截取的截面圖。半導(dǎo)體晶圓100包括通過兩組相交劃線區(qū)12相互分離開的芯片陣列。一組劃線區(qū)12沿第一方向延伸而第二組劃線區(qū)12沿第二方向延伸。根據(jù)實(shí)施例，芯片IOA和IOB具有基本相同的結(jié)構(gòu)。截面圖示出了形成在第一芯片區(qū)I上的第一芯片IOA和形成在第二芯片區(qū)II上的第二芯片10B，并且芯片區(qū)I和II通過劃線區(qū)12分離開。下面詳細(xì)描述形成在芯片區(qū)I和II上的芯片IOA和IOB的結(jié)構(gòu)。
[0030]在制造芯片IOA和IOB期間，在半導(dǎo)體襯底14上實(shí)施半導(dǎo)體エ藝以形成電路、介電層16、接觸焊盤18、第一鈍化層20、第二鈍化層22、凸塊底部金屬化(UBM)層24以及凸塊26。在至少ー個(gè)實(shí)施例中，還形成在劃線區(qū)12之上延伸的層16、20以及22。例如，半導(dǎo)體襯底14可以包括絕緣體上半導(dǎo)體(SOI)襯底的體硅層、摻雜的或未摻雜層或有源層。還可以使用諸如多層或梯度襯底的其他村底。形成在半導(dǎo)體襯底14中的電路(未示出)可以是適合特定應(yīng)用的任意類型的電路。在一些實(shí)施例中，電路包括具有位于電器件上方一個(gè)或多個(gè)介電層的電器件。金屬層可以形成在介電層之間以在電器件之間的傳送電信號(hào)。電器件也可以形成在ー個(gè)或多個(gè)介電層中。例如，電路可以包括互連的各種N型金屬氧化物半導(dǎo)體(NMOS)和/或P型金屬氧化物半導(dǎo)體(PMOS)器件(諸如，晶體管、電容器、電阻器、ニ極管、光電ニ極管、熔絲等)以實(shí)施一個(gè)或多個(gè)功能件。功能件可以包括存儲(chǔ)結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、配電裝置、輸入/輸出電路等。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，提供以上實(shí)例僅是為了說明的目的以進(jìn)ー步解釋一些說明性實(shí)施例的應(yīng)用，并且不是為了以任何方式限定本發(fā)明。對(duì)于給定的應(yīng)用，可以適當(dāng)?shù)厥褂闷渌娐贰?br> [0031]例如，介電層16可以通過任意合適的方法(諸如旋涂、化學(xué)汽相沉積(CVD)和/或等離子增強(qiáng)CVD(PECVD)等)由低介電常數(shù)(低k)的介電材料形成，諸如，摻磷硅玻璃(PSG)、摻硼磷硅玻璃(BPSG)、摻氟硅玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它們的化合物、它們的合成物、它們的組合等。在一些實(shí)施例中，介電層16可以包括多個(gè)介電材料層。金屬線和/或通孔(未示出)可以形成在介電層16內(nèi)部以提供到達(dá)形成在半導(dǎo)體襯底14中的電路的電連接件。在一些實(shí)施例中，最上層的介電層由諸如氮化硅、氧化硅、未摻雜硅玻璃等的介電材料形成。
[0032]接觸焊盤18形成在介電層16上以電連接介電層16內(nèi)部的金屬線或通孔。在ー些實(shí)施例中，接觸焊盤18可以由鋁、鋁銅、鋁合金、銅、銅合金等形成。諸如第一鈍化層20和第ニ鈍化層22的ー個(gè)或多個(gè)鈍化層形成在介電層16上方并且進(jìn)行圖案化以分別暴露接觸焊盤18的部分。在一些實(shí)施例中，第一鈍化層20通過諸如CVD、PVD等的任意合適的方法由介電材料形成，諸如，未摻雜硅玻璃(USG)、氮化硅、氧化硅、氮氧化硅或非多孔材料。在實(shí)施例中，形成第一鈍化層20以覆蓋每個(gè)接觸焊盤18的外圍部分，并通過第一鈍化層20中的開ロ暴露每個(gè)接觸焊盤18的中心部分。第一鈍化層20可以是單層或?qū)訅簩?。第二鈍化層22形成在第一鈍化層20上方并進(jìn)行圖案化以分別暴露接觸焊盤18的部分。在一些實(shí)施例中，例如，第二鈍化層22可以是聚合物層，將該聚合物層圖案化以形成通過其暴露接觸焊盤18的開ロ。在一些實(shí)施例中，聚合物層由諸如環(huán)氧樹脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等的聚合物材料形成，但也可以使用其他相對(duì)較軟的、通常為有機(jī)的介電材料。形成方法包括旋涂或其他方法。
[0033]UBM層24形成在相應(yīng)的接觸焊盤18的暴露的部分上。在一些實(shí)施例中，UBM層24緊鄰接觸焊盤18延伸至第二鈍化層22的表面。UBM層24的形成方法包括光刻膠涂覆、光刻、濕蝕刻或干蝕刻等。在實(shí)施例中，UBM層24包括含有鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)JM (Cu)、銅合金、鎳(Ni)、錫(Sn)、金(Au)或它們的組合的至少ー個(gè)金屬化層。在一些實(shí)施例中，UBM層24包括至少ー個(gè)含Ti層和至少ー個(gè)含Cu層。
[0034]凸塊26形成在相應(yīng)的UBM層24上方。凸塊26可以是由含有焊料、Cu、Ni或Au中的的至少ー種的導(dǎo)電材料形成的球形凸塊或柱形凸塊。在實(shí)施例中，凸塊26是通過將焊料球附接至UBM層24然后熱回流焊料材料形成的焊料凸塊。在實(shí)施例中，通過使用光刻技術(shù)和隨后的回流エ藝電鍍鍍焊料層來形成焊料凸塊。在實(shí)施例中，焊料凸塊的直徑大于約200 u m0在一些實(shí)施例中，焊料凸塊包括無鉛預(yù)焊料層、SnAg或焊料材料(包括錫、鉛、銀、銅、鎳、秘或它們的組合的合金)。
[0035]參考圖2A和圖2B，在晶圓100上方實(shí)施開槽エ藝以在劃線區(qū)12上形成凹槽28。圖2A是根據(jù)實(shí)施例具有凹槽28的半導(dǎo)體晶圓100的俯視圖，而圖2B是沿在圖2A中所示的線B-B所截取的截面圖。開槽エ藝移除位于劃線區(qū)12中的第二鈍化層22、第一鈍化層20、介電層16以及半導(dǎo)體襯底14的部分。在實(shí)施例中，通過用激光束照射劃線區(qū)12形成凹槽28。根據(jù)ー個(gè)實(shí)施例，可以在劃線區(qū)12上以連續(xù)的方式形成晶圓100上的凹槽28，使得凹槽28的平面布局基本類似于相交劃線區(qū)12的平面布局。例如，第一組凹槽28沿第一方向延伸而第二組凹槽沿第二方向延伸。在一些實(shí)施例中，晶圓100上的凹槽28可以以不連續(xù)的方式形成在劃線區(qū)12上并以距離相互間隔開。因此，至少一個(gè)凹槽28形成在兩個(gè)緊接芯片區(qū)I和II之間的劃線區(qū)12上。在實(shí)施例中，寬度為Wl的凹槽28穿過層22、20和16并到達(dá)半導(dǎo)體襯底14的深度Dl。深度Dl小于半導(dǎo)體襯底14的厚度Tl，并且寬度Wl小于劃線區(qū)12的寬度W2。在實(shí)施例中，深度Dl等于或大于約lOiim。
[0036]接下來，如圖3所示，模塑料層30施加在圖2B所示的結(jié)構(gòu)上以覆蓋第二鈍化層22并填充凹槽28，其中，每個(gè)凸塊26都部分地掩埋在模塑料層30中。在實(shí)施例中，凸塊26包括下部26L和上部26U，并且模塑料層30與凸塊26的下部26L物理接觸，而凸塊26的上部26U暴露并突出到模塑料層30的頂面30A上。在一些實(shí)施例中，模塑料層30可以與第ニ鈍化層22和/或UBM層24物理接觸。在一些實(shí)施例中，模塑料層30的厚度(T2)介于凸塊26的高度(H)的約1/4至3/4之間。在實(shí)施例中，通過施加液態(tài)模塑料并實(shí)施固化工藝以固化和凝固液態(tài)模塑料來形成模塑料層30。在一些實(shí)施例中，剝離膜(release film)或軟材料可以施加在液態(tài)模塑料上。壓カ施加在液態(tài)模塑料上的剝離膜上，使得凸塊26的部分被壓入剝離膜中。此外，施加在剝離膜上的壓カ可以向下推動(dòng)ー些液態(tài)模塑料。在壓力施加在推動(dòng)凸塊和液態(tài)模塑料的剝離膜上的同時(shí)，可以實(shí)施固化以固化和凝固液態(tài)模塑料。此后，從模塑料層30上剝掉剝離膜。
[0037]然后，如圖4所示，上下翻轉(zhuǎn)晶圓100并附接至膠帶32，隨后在半導(dǎo)體襯底14的背面實(shí)施研磨エ藝34，以減薄半導(dǎo)體襯底14的厚度。在實(shí)施例中，減薄的襯底14”的厚度T3小于厚度Tl，但大于凹槽28的深度Dl。
[0038]如圖5所示，在去除膠帶32之后，在劃線區(qū)12上實(shí)施切割エ藝以從晶圓100中分離單個(gè)芯片10。如圖5所示，虛線36指示在劃線區(qū)12上實(shí)施的切割エ藝，該切割エ藝穿過凹槽28內(nèi)的模塑料層30并穿過凹槽28下方的半導(dǎo)體襯底14。在切割エ藝之后，圖6示出了示例性獨(dú)立芯片10。模塑料層30覆蓋凸塊26的下部26L、第二鈍化層22的表面以及層22,20和16的側(cè)壁S22、S20和S16。此外，在獨(dú)立芯片10中，減薄的襯底14”包括緊鄰介電層16的側(cè)壁S16的上側(cè)壁S1、緊鄰減薄的襯底14”的背面的下側(cè)壁S2以及從上側(cè)壁SI延伸至下側(cè)壁S2的表面區(qū)域S3。上側(cè)壁SI和表面區(qū)域S3是通過開槽エ藝制造的凹槽28的部分，生成處于減薄的襯底14”的邊緣處的凹陷區(qū)域14R。通過切割エ藝形成下側(cè)壁S2。
[0039]在實(shí)施例中，上側(cè)壁SI與層16、20和22的側(cè)壁S16、S20和S22的至少ー個(gè)基本對(duì)齊，而下側(cè)壁S2與模塑料層30的側(cè)壁S30基本對(duì)齊。在實(shí)施例中，上側(cè)壁SI的深度與深度Dl基本相同。在實(shí)施例中，模塑料層30覆蓋減薄的襯底14”的上側(cè)壁SI和表面區(qū)域S3。在實(shí)施例中，模塑料層30填充減薄的襯底14”的凹陷區(qū)域14R?？梢栽谠S多不同的情況下使用獨(dú)立芯片10。例如，獨(dú)立芯片10可以用于管芯與管芯的接合結(jié)構(gòu)、管芯與晶圓接合結(jié)構(gòu)、管芯級(jí)封裝件等中。在一些實(shí)施例中，將獨(dú)立芯片10上下翻轉(zhuǎn)并附接至另ー個(gè)襯底，例如，芯片、中間板、印刷電路板(PCB)或任何其他封裝襯底。
[0040]根據(jù)圖6所述的實(shí)施例，模塑料層30完全覆蓋緊鄰芯片邊緣的半導(dǎo)體襯底14的上側(cè)壁SI和表面區(qū)域S3以提供具有較強(qiáng)的粘合強(qiáng)度的凸塊26以消除切割エ藝期間的芯片開裂問題。模塑料層30也覆蓋凸塊26的下部26L，從而可以提供用于附接至另ー個(gè)襯底的較強(qiáng)的封裝結(jié)構(gòu)。而且，在芯片切割エ藝之前使用激光開槽エ藝可以消除或減少介電層16、鈍化層20和22以及芯片10的邊緣中的初始開裂點(diǎn)，使得改善了器件的可靠性。
[0041]圖7至圖12是示出根據(jù)實(shí)施例制造半導(dǎo)體封裝件的方法的示意圖。除非另有說明，否則這些實(shí)施例中的參考標(biāo)號(hào)表示與在圖1至圖6所示的實(shí)施例中的相同元件。
[0042]參考圖7，在晶圓100上實(shí)施第一開槽エ藝以在劃線區(qū)12上形成第一凹槽28a。第一開槽エ藝去除在劃線區(qū)12內(nèi)的第二鈍化層22、第一鈍化層20、介電層16以及半導(dǎo)體襯底14的部分。在實(shí)施例中，寬度為Wl的凹槽28a穿過層22、20和16并到達(dá)半導(dǎo)體襯底14的深度D1。深度Dl小于半導(dǎo)體襯底14的厚度Tl，并且寬度Wl小于劃線區(qū)12的寬度W2。在實(shí)施例中，深度Dl等于或大于約lOiim。
[0043]接下來，如圖8所示，在晶圓100上實(shí)施第二開槽エ藝以在劃線區(qū)12上的第一凹槽28a內(nèi)部形成第二凹槽28b。第二開槽エ藝去除位于第一凹槽28a下方的半導(dǎo)體襯底14的部分。在實(shí)施例中，寬度為W3的第二凹槽28b穿過半導(dǎo)體襯底14并到達(dá)半導(dǎo)體襯底14的深度D2。在一些實(shí)施例中，深度D2滿足公式:D1 <D2<T1，而寬度W3滿足公式W3<W1< W20
[0044]接下來，如圖9所示，模塑料層30施加在圖8所示的生成的結(jié)構(gòu)上以覆蓋第二鈍化層22并填充凹槽28a和28b，其中，各個(gè)凸塊26都部分地掩埋在模塑料層30中。在實(shí)施例中，模塑料層30與凸塊26的下部26L物理接觸，而凸塊26的上部26U被暴露并突出到模塑料層30的頂面30A之外。在一些實(shí)施例中，模塑料層30可以與第二鈍化層22和/或UBM層24物理接觸。
[0045]然后，如圖10所示，將晶圓100上下翻轉(zhuǎn)并附接至膠帶32，隨后在半導(dǎo)體襯底14的背面實(shí)施研磨エ藝34，以減薄半導(dǎo)體襯底14的厚度。減薄的襯底14”的厚度T3小于厚度Tl。在實(shí)施例中，厚度T3基本等于第二凹槽28b的深度D3，使得在減薄的襯底14”的背面上暴露模塑料層30。在一些實(shí)施例中，厚度T3大于第二凹槽28b的深度D3。在去除膠帶32之后，在劃線區(qū)12上實(shí)施切割エ藝以從晶圓100上分離獨(dú)立芯片10。如圖11所示，虛線36指示在劃線區(qū)12上實(shí)施的切割エ藝，該切割エ藝穿過凹槽28a和28b內(nèi)的模塑料層30并穿過位于凹槽28b下方的半導(dǎo)體襯底14。
[0046]在切割エ藝之后，如圖12所示，示出了獨(dú)立芯片10。模塑料層30覆蓋凸塊26的下部26L、第二鈍化層22的表面以及層22、20和16的側(cè)壁S22、S20和S16。此外，在獨(dú)立芯片10中，減薄的襯底14”包括緊鄰介電層16的側(cè)壁S16的上側(cè)壁S1、緊鄰減薄的襯底14”的背面的下側(cè)壁S2，以及從上側(cè)壁SI延伸至下側(cè)壁S2的表面區(qū)域S3。上側(cè)壁SI和表面區(qū)域S3是通過第一開槽エ藝制造的第一凹槽28a的部分，在減薄的襯底14”的邊緣處生成凹陷區(qū)域14R。下側(cè)壁S2是通過第二開槽エ藝制造的第二凹槽28b的部分。在實(shí)施例中，模塑料層30覆蓋減薄的襯底14”的上側(cè)壁S1、表面區(qū)域S3以及下側(cè)壁S2。在實(shí)施例中，模塑料層30覆蓋并填充減薄的襯底14”的凹陷區(qū)域14R。
[0047]圖13至圖15是示出根據(jù)實(shí)施例制造半導(dǎo)體封裝件的方法的示意圖。除非另有說明，否則這些實(shí)施例中的參考標(biāo)號(hào)表示與在圖1至圖6所示的實(shí)施例中類似的元件。
[0048]參考圖13，在晶圓100上實(shí)施開槽エ藝以在劃線區(qū)12上形成凹槽28c。開槽エ藝去除劃線區(qū)12內(nèi)的第二鈍化層22、第一鈍化層20以及介電層16的部分，并且暴露半導(dǎo)體襯底14的表面。在實(shí)施例中，寬度為Wl的凹槽28c穿過層22、20和16。寬度Wl小于劃線區(qū)12的寬度W2。
[0049]接下來，如圖14所示，模塑料層30施加在生成的結(jié)構(gòu)上以覆蓋第二鈍化層22并填充凹槽28c，其中，每個(gè)凸塊26部分地掩埋在模塑料層30中。在實(shí)施例中，模塑料層30與凸塊26的下部26L物理接觸，而凸塊26的上部26U被暴露并突出到模塑料層30的頂面30A之外。在一些實(shí)施例中，模塑料層30可以與第二鈍化層22和/或UBM層24物理接觸。
[0050]在減薄エ藝和切割エ藝之后，如圖15所示，示出了獨(dú)立芯片10。模塑料層30覆蓋凸塊26的下部26L、第二鈍化層22的表面以及層22、20和16的側(cè)壁S22、S20和S16。此夕卜，在獨(dú)立芯片10中，減薄的襯底14”的側(cè)壁S2與模塑料層30的側(cè)壁S30基本上對(duì)齊。
[0051]根據(jù)實(shí)施例，半導(dǎo)體封裝件包括位于半導(dǎo)體襯底上方的鈍化層、位于鈍化層上方的凸塊以及位于鈍化層上方井覆蓋凸塊下部的模塑料層。模塑料層覆蓋鈍化層的側(cè)壁。
[0052]根據(jù)ー些實(shí)施例，形成半導(dǎo)體封裝件的方法包括:在半導(dǎo)體襯底上方形成鈍化層，其中，該半導(dǎo)體襯底包括第一芯片區(qū)、第二芯片區(qū)以及位于第一芯片區(qū)和第二芯片區(qū)之間的劃線區(qū)。然后，在第一芯片區(qū)和第二芯片區(qū)的至少ー個(gè)上的鈍化層上方形成凸塊。接下來，形成的凹槽穿過劃線區(qū)上的鈍化層。然后，形成模塑料層以覆蓋鈍化層和凸塊的下部并填充凹槽。在劃線區(qū)上實(shí)施切割エ藝之后，第一芯片區(qū)與第二芯片區(qū)分離。
[0053]根據(jù)ー些實(shí)施例，半導(dǎo)體封裝件包括位于襯底上方介電層、位于介電層上方接觸焊盤、位于接觸焊盤上方的鈍化層、位于鈍化層上方的凸塊以及位于鈍化層上方井覆蓋凸塊下部的模塑料層。模塑料層覆蓋鈍化層和介電層的側(cè)壁。
[0054]雖然已經(jīng)參考其示例性實(shí)施例具體地示出和描述了本發(fā)明，本領(lǐng)域技術(shù)人員應(yīng)該理解，可以存在本發(fā)明的許多實(shí)施例的變型例。盡管已經(jīng)詳細(xì)描述了實(shí)施例及其特征，但應(yīng)該理解，在不背離本實(shí)施例的主g和范圍的情況下，可以在本文中進(jìn)行各種改變、替換和更改。
[0055]以上方法實(shí)施例示出了示例性步驟,但不一定要求按所示順序?qū)嵤┻@些示例性步驟。根據(jù)本發(fā)明的實(shí)施例的主_和范圍，可以適當(dāng)?shù)貕埣?、替換步驟、改變步驟的順序和/或去除步驟。結(jié)合不同權(quán)利要求和/或不同實(shí)施例的實(shí)施例在本發(fā)明的范圍內(nèi)，并本領(lǐng)域技術(shù)人員在審閱本發(fā)明以后，容易理解這些實(shí)施例。
【權(quán)利要求】
1.一種半導(dǎo)體封裝件，包括: 芯片，包括: 半導(dǎo)體襯底； 鈍化層，位于所述半導(dǎo)體襯底上方；和 凸塊，位于所述鈍化層上方；以及 模塑料層，位于所述鈍化層上方并覆蓋所述凸塊的下部； 其中，所述模塑料層覆蓋所述鈍化層的側(cè)壁。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述半導(dǎo)體襯底包括緊鄰所述鈍化層的所述側(cè)壁的上側(cè)壁、緊鄰所述半導(dǎo)體襯底的背面的下側(cè)壁以及從所述上側(cè)壁延伸至所述下側(cè)壁的表面區(qū)域，并且所述上側(cè)壁和所述表面區(qū)域在所述半導(dǎo)體襯底中形成凹陷區(qū)域。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝件，其中，所述模塑料層覆蓋所述半導(dǎo)體襯底的所述上側(cè)壁和所述表面區(qū)域。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝件，其中，所述凹陷區(qū)域填充有所述模塑料層。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝件，其中，所述半導(dǎo)體襯底的所述下側(cè)壁與所述模塑料層的側(cè)壁基本對(duì)齊。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝件，其中，所述半導(dǎo)體襯底的所述上側(cè)壁與所述鈍化層的所述側(cè)壁基本對(duì)齊。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝件，其中，所述模塑料層覆蓋所述半導(dǎo)體襯底的所述下側(cè)壁。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述凸塊的上部突出到所述模塑料層的頂面之外。
9.ー種形成半導(dǎo)體封裝件的方法，包括: 在半導(dǎo)體襯底上方形成鈍化層，所述半導(dǎo)體襯底包括第一芯片區(qū)、第二芯片區(qū)以及位于所述第一芯片區(qū)和所述第二芯片區(qū)之間的劃線區(qū)； 在所述第一芯片區(qū)和所述第二芯片區(qū)中的至少ー個(gè)上的所述鈍化層的上方形成凸塊； 形成穿過所述劃線區(qū)上的所述鈍化層的凹槽； 形成模塑料層以覆蓋所述鈍化層和所述凸塊的下部并填充所述凹槽；以及 在所述劃線區(qū)上實(shí)施切割エ藝以分離所述第一芯片區(qū)和所述第二芯片區(qū)。
10.一種半導(dǎo)體封裝件，包括: 芯片，包括: 襯底； 介電層，位于所述襯底上方； 接觸焊盤，位于所述介電層上方； 鈍化層，位于所述接觸焊盤上方；以及 凸塊，位于所述鈍化層上方；以及 模塑料層，位于所述鈍化層上方并覆蓋所述凸塊的下部； 其中，所述模塑料層覆蓋所述鈍化層和所述介電層的側(cè)壁。
【文檔編號(hào)】H01L21/60GK103594441SQ201210519648
【公開日】2014年2月19日 申請(qǐng)日期:2012年12月6日 優(yōu)先權(quán)日:2012年8月14日
【發(fā)明者】王宗鼎, 鄭榮偉, 李柏毅 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司