內透明集電極絕緣柵雙極晶體管及其制作方法
【專利摘要】一種內透明集電極絕緣柵雙極晶體管及其制作方法，該方法包括：提供一重摻雜襯底，在所述重摻雜襯底表面上形成GexSi1-x/Si多量子阱應變超晶格層，在所述GexSi1-x/Si多量子阱應變超晶格層表面上形成輕摻雜層。所述GexSi1-x/Si多量子阱應變超晶格層通過一個步驟形成在所述重摻雜襯底表面上，簡化了內透明集電極絕緣柵雙極晶體管的生產(chǎn)工藝。
【專利說明】內透明集電極絕緣柵雙極晶體管及其制作方法
【技術領域】
[0001]本發(fā)明涉及半導體制造【技術領域】，更具體地說，涉及一種內透明集電極絕緣柵雙極晶體管及其制作方法。
【背景技術】
[0002]內透明集電極絕緣柵雙極晶體管(InternallyTransparent Collector-1nsulatedGate Bipolar Transistor,簡稱；[TC-1GBT)是在傳統(tǒng)穿通型IGBT的基礎上演化而來。即如圖1所示，在集電區(qū)I的集電結附近引入具有高缺陷復合中心的高復合層2，在高復合層2區(qū)域內的載流子壽命大幅降低，從而降低了背面集電區(qū)I的注入效率，進而使漂移區(qū)3內載流子的濃度較低。在關斷時，電場對漂移區(qū)3內的載流子的抽取速度就變得很快，提高了 IGBT的工作頻率。
[0003]現(xiàn)有技術中，一般采用氦離子注入或質子輻照的方式獲得高復合層，但是采用氦離子注入和質子輻照的方式不能將原子(或離子)注入到足夠的深度，得到的高復合層較薄。
[0004]為了解決上述問題，有人提出了采用硅硅鍵合的方法實現(xiàn)高復合層。即，先在一襯底表面注入高復合層雜質，然后進行氦離子注入，形成高復合層，再與另一襯底材料進行鍵合，最后采用穿通型IGBT結構的工藝流程，形成IGBT的正面和背面結構，并完成ITC-1GBT的制備。但是，這種工藝比較復雜。

【發(fā)明內容】

[0005]為解決上述技術問題，本發(fā)明實施例提供了一種ITC-1GBT及其制作方法，以降低
工藝難度。
[0006]該ITC-1GBT的制作方法，包括:
[0007]一種ITC-1GBT的制作方法，包括:
[0008]提供一重摻雜襯底；
[0009]采用分子束外延工藝在所述重摻雜襯底表面上形成GexSi1-x/Si多量子阱應變超晶格層；
[0010]在所述GexSi1-x/Si多量子阱應變超晶格層表面上形成輕摻雜層。
[0011]優(yōu)選的，形成GexSi1-x/Si多量子阱應變超晶格層之后，還包括:
[0012]采用高溫退火工藝對所述GexSi1V^Si多量子阱應變超晶格層進行退火處理。
[0013]優(yōu)選的，所述高溫退火工藝的退火溫度為700°C~800°C。
[0014]優(yōu)選的，所述GexSi1^Si多量子阱應變超晶格層的厚度為5 μ m~10 μ m。
[0015]優(yōu)選的，所述GexSi1VSi多量子阱應變超晶格層包括50~100個周期的GexSi1-x/Si應變超晶格層。
[0016]優(yōu)選的，所述GexSi1^Si多量子阱應變超晶格層為N型摻雜，且摻雜濃度為lel3cm -3 ~5el3cm -3。[0017]優(yōu)選的，形成輕摻雜層之后，還包括:
[0018]在所述輕摻雜層上形成所述ITC-1GBT的正面結構；
[0019]在所述重摻雜襯底背面形成所述ITC-1GBT的背面結構。
[0020]優(yōu)選的，所述在所述輕摻雜層上形成所述ITC-1GBT的正面結構的過程，包括:
[0021]采用激光刻蝕工藝在所述輕摻雜層表面內形成溝槽；
[0022]在所述溝槽底部和側壁形成第一柵介質層；
[0023]在所述溝槽內形成溝槽柵，且所述溝槽柵填滿所述溝槽；
[0024]在所述溝槽柵表面上形成第二柵介質層；
[0025]采用離子注入工藝和高溫退火工藝在所述輕摻雜層表面內形成阱區(qū)，所述阱區(qū)的表面與所述輕摻雜層的表面齊平；
[0026]采用離子注入工藝和高溫退火工藝在阱區(qū)內形成發(fā)射區(qū)，所述發(fā)射區(qū)的表面與所述輕摻雜層的表面齊平；
[0027]對所述第二柵介質層進行刻蝕，在所述阱區(qū)和發(fā)射區(qū)表面上形成發(fā)射極，在所述溝槽柵表面上形成柵極。
[0028]優(yōu)選的，所述在所述重 摻雜襯底背面形成所述ITC-1GBT的背面結構的過程，包括:
[0029]采用化學機械研磨工藝減薄所述重摻雜襯底，形成集電區(qū)；
[0030]在所述集電區(qū)背面形成集電極。
[0031]優(yōu)選的，所述重摻雜襯底為P型重摻雜，所述輕摻雜層為N型輕摻雜，所述阱區(qū)為P型摻雜，所述發(fā)射區(qū)為N型重摻雜。
[0032]一種 ITC-1GBT，包括:
[0033]集電區(qū)；
[0034]位于集電區(qū)表面上的GexSiJSi多量子阱應變超晶格層；
[0035]位于所述Gejih/Si多量子阱應變超晶格層表面上的輕摻雜層。
[0036]優(yōu)選的，所述GexSi1VSi多量子阱應變超晶格層的厚度為5 μ m~10 μ m。
[0037]優(yōu)選的，所述GexSi1ViSi多量子阱應變超晶格層包括50~100個周期的GexSi1VSi應變超晶格層。
[0038]優(yōu)選的，所述GexSi1^Si多量子阱應變超晶格層為N型摻雜，且摻雜濃度為lel3cm 3 ~5el3cm 3。
[0039]優(yōu)選的，所述ITC-1GBT還包括:
[0040]位于所述輕摻雜層上的ITC-1GBT的正面結構；
[0041]位于所述集電區(qū)背面的集電極。
[0042]優(yōu)選的，所述ITC-1GBT的正面結構，包括:
[0043]位于所述輕摻雜層表面內的溝槽；
[0044]位于所述溝槽底部和側壁的第一柵介質層；
[0045]位于所述溝槽內的溝槽柵，且所述溝槽柵填滿所述溝槽；
[0046]包覆在所述溝槽柵表面上的第二柵介質層；
[0047]位于所述輕摻雜層表面內的阱區(qū)，且所述阱區(qū)的表面與所述輕摻雜層的表面齊平；[0048]位于所述阱區(qū)內的發(fā)射區(qū)，所述發(fā)射區(qū)的表面與所述輕摻雜層的表面齊平；
[0049]位于所述阱區(qū)和發(fā)射區(qū)表面上的發(fā)射極，位于所述溝槽柵表面上的柵極。
[0050]優(yōu)選的，所述集電區(qū)為P型重摻雜，所述輕摻雜層為N型輕摻雜，所述阱區(qū)為P型摻雜，所述發(fā)射區(qū)為N型重摻雜。
[0051]與現(xiàn)有技術相比，上述技術方案具有以下優(yōu)點:
[0052]本發(fā)明實施例所提供的技術方案，首先提供一重摻雜襯底，然后在所述重摻雜襯底表面上形成Gejih/Si多量子阱應變超晶格層，最后在所述Gejih/Si多量子阱應變超晶格層表面上形成輕摻雜層。其中，所述GexSihZiSi多量子阱應變超晶格層是一種亞穩(wěn)結構，在GexSi1ViSi界面處不可避免地會形成一些位錯缺陷。這些位錯缺陷和晶格失配將會在禁帶引入深中心，并成為有效的載流子陷阱或復合中心。即，所述GexSi1ViSi多量子阱應變超晶格層是一種高復合層，而且所述Gejih/Si多量子阱應變超晶格層是在所述重摻雜襯底表面上形成的，則所述GexSihZiSi多量子阱應變超晶格層的厚度可控制在一個較大的范圍內，且所述GexSi1ViSi多量子阱應變超晶格層通過一個步驟即可形成在所述重摻雜襯底表面上，與現(xiàn)有技術相比，簡化了 ITC-1GBT的生產(chǎn)工藝。
【專利附圖】

【附圖說明】
[0053]圖1為現(xiàn)有的ITC-1GBT結構示意圖；
[0054]圖2為本發(fā)明實施例提供的一種ITC-1GBT的制作流程圖；
[0055]圖3?圖12為本發(fā)明另一實施例提供的一種ITC-1GBT的制作步驟示意圖。
【具體實施方式】
[0056]正如【背景技術】部分所述，現(xiàn)有技術中，制作ITC-1GBT的工藝比較復雜復雜，發(fā)明人研究發(fā)現(xiàn)，GexSi1VSi多量子阱應變超晶格層可以用作ITC-1GBT的高復合層。
[0057]基于上述研究的基礎上，本發(fā)明實施例提供了一種ITC-1GBT的制作方法，該方法包括以下步驟:提供一重摻雜襯底，在所述重摻雜襯底表面上形成Gejih/Si多量子阱應變超晶格層，在所述Gejih/Si多量子阱應變超晶格層表面上形成輕摻雜層。
[0058]本發(fā)明實施例所提供的技術方案，所述GexSihZiSi多量子阱應變超晶格層的厚度可控制在一個較大的范圍內，且所述Gejih/Si多量子阱應變超晶格層通過一個步驟即可形成在所述重摻雜襯底表面上，與現(xiàn)有技術相比，簡化了 ITC-1GBT的生產(chǎn)工藝。
[0059]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0060]實施例一:
[0061]本實施例公開了一種ITC-1GBT的制作方法，如圖2所示，包括:
[0062]步驟S1:提供一重摻雜襯底，所述重摻雜襯底優(yōu)選為硅襯底。
[0063]步驟S2:采用分子束外延工藝在所述重摻雜襯底表面上形成Gejih/Si多量子阱應變超晶格層。
[0064]步驟S3:在所述Gejih/Si多量子阱應變超晶格層表面上形成輕摻雜層。
[0065]在GexSiJSi應變超晶格結構中，Si和Ge之間存在著4.2%的晶格失配，但在臨界厚度以內，可以通過彈性形變在平行于界面方向上達到一個統(tǒng)一的平衡晶格常數(shù)，形成位錯缺陷密度較低的應變層超晶格。但由于晶格畸變而產(chǎn)生彈性應力，這種超晶格是一種亞穩(wěn)結構，在GexSi1ViSi界面處不可避免地會形成一些位錯缺陷。這些位錯缺陷和晶格失配將會在禁帶引入深中心，并成為有效的載流子陷阱或復合中心。即，所述GexSi1ViSi多量子阱應變超晶格層是一種高復合層，而且所述GexSihZiSi多量子阱應變超晶格層是在所述重摻雜襯底表面上形成的，則所述Gejih/Si多量子阱應變超晶格層的厚度可控制在一個較大的范圍內，且所述GexSihZiSi多量子阱應變超晶格層通過一個步驟即可形成在所述重摻雜襯底表面上，與現(xiàn)有技術相比，簡化了 ITC-1GBT的生產(chǎn)工藝。
[0066]實施例二:
[0067]本實施例提供了另一種ITC-1GBT的制作方法，以正面結構為溝槽柵的ITC-1GBT為例，該方法包括:
[0068]步驟Sll:提供一重摻雜襯底10,所述重摻雜襯底10為P型重摻雜，厚度為300 μ m ~500 μ m。
[0069]步驟S12:采用分子束外延工藝在所述重摻雜襯底表面上形成Gejih/Si多量子講應變超晶格層。
[0070]具體的，如圖3所示，采用分子束外延工藝在所述重摻雜襯底10表面上共度生長厚度為20nm的GexSi^層和厚度為80nm的Si層，GexSi1^x層和Si層交替生長50~100周期，形成GexSi1VSi多量子阱應變超晶格層11 (即所述GexSi1VSi多量子阱應變超晶格層11包括50~100個量子阱)。所述GexSi1VSi多量子阱應變超晶格層11的厚度為5μπι~10 μ m，優(yōu)選為8 μ m。其中，所述GexSiJSi多量子阱應變超晶格層11中，深能級中心El所處位置為Ec-0.28eV，E2所處的位置為Ec_0.3eV，E3所處的位置為Ec_0.22eV。且所述Gejih/Si多量 子阱應變超晶格層11為N型摻雜，其離子的摻雜濃度為le13cm_3~5el3cm 3,優(yōu)選為 2el3cm 3 ~4el3cm 3。
[0071]步驟S13:采用高溫退火工藝對所述GexSi1V^Si多量子阱應變超晶格層進行退火處理。所述高溫退火工藝的退火溫度為700°C~800°C，優(yōu)選為750°C。
[0072]由于所述GexSi1^Si多量子阱應變超晶格層11是一種亞穩(wěn)結構，在GexSi1VSi界面處不可避免地會形成一些位錯缺陷，而通過退火處理后，所述GexSi1ViSi多量子阱應變超晶格層11內的位錯缺陷會產(chǎn)生深能級復合中心。即，所述Gejih/Si多量子阱應變超晶格層11成為一種高復合層，而且所述GexSiJSi多量子阱應變超晶格層11是在所述重摻雜襯底10表面上采用分子束外延工藝形成的，則所述Gejih/Si多量子阱應變超晶格層11的厚度可控制在一個較大的范圍內，且所述GexSihZiSi多量子阱應變超晶格層11通過一個步驟即可形成在所述重摻雜襯底10表面上，與現(xiàn)有技術相比，簡化了 ITC-1GBT的生產(chǎn)工藝。
[0073]此外，GexSi1VSi應變超晶格層11具有溫度穩(wěn)定性，且位錯缺陷不會隨著長時間工作在高溫狀態(tài)而減少或消失，所以相較于采用離子注入等方法實現(xiàn)的高復合層，本實施例所提供的Gejih/Si多量子阱應變超晶格層11的位錯缺陷溫度穩(wěn)定性更好。
[0074]步驟S14:如圖3所示，采用外延工藝在所述Gejih/Si多量子阱應變超晶格層11表面上生長輕摻雜層12，所述輕摻雜層12優(yōu)選為N型輕摻雜的晶體硅層，且所述輕摻雜層12的厚度可以根據(jù)器件設計的耐壓需求和外延設備的能力確定，優(yōu)選的，所述輕摻雜層12的厚度為50 μ m~100 μ m,更優(yōu)選的，所述輕摻雜層12的厚度為70 μ m~80 μ m。[0075]之后，還包括:
[0076]步驟S15:在所述輕摻雜層12上形成所述ITC-1GBT的正面結構，且在所述輕摻雜層12上形成所述ITC-1GBT的正面結構的過程，包括:
[0077]步驟S151:如圖4所示，在所述輕摻雜層12內形成溝槽。具體可以采用激光刻蝕工藝，以具有溝槽圖形的掩膜版為掩模，在所述輕摻雜層12內刻蝕處溝槽，所述溝槽的深度為5 μ m?8 μ m。
[0078]步驟S152:采用熱氧化工藝在所述溝槽底部和側壁表面形成第一柵介質層，所述第一柵介質層的材料可以為二氧化娃。所述第一柵介質層的厚度為800nm?IOOOnm,優(yōu)選為 900nm。
[0079]在所述溝槽內形成溝槽柵，且所述溝槽柵填滿所述溝槽。
[0080]具體的，如圖5所示，在采用熱氧化工藝形成第一柵介質層13之后，所述第一柵介質層13還會覆蓋在輕摻雜層12的表面上。如圖6所示，采用化學氣相淀積工藝在所述第一柵介質層13表面上淀積一層多晶硅130，且所述多晶硅材料填滿所述溝槽，此時，所述多晶硅130除了填充在溝槽內的部分之外，在溝槽之外也會存在。之后，如圖7所示，以具有溝槽柵圖形的掩膜版為掩模，采用光刻工藝和刻蝕工藝，去掉溝槽柵圖形之外的多晶硅和第一柵介質層，形成溝槽柵14。
[0081]步驟S153:如圖8所示，在所述溝槽柵14表面上形成第二柵介質層15，所述第二柵介質層15包覆在所述溝槽柵14的表面，且所述第二柵介質層15的具體制作工藝過程與所述第一柵介質層的制作工藝類似，在此不再贅述。
[0082]步驟S154:如圖9所示，采用離子注入工藝和高溫退火工藝在所述輕摻雜層12表面內形成阱區(qū)16，所述阱區(qū)16的表面與所述輕摻雜層12的表面齊平。具體的，采用離子注入工藝將摻雜離子注入到所述輕摻雜層12表面內，所述摻雜離子優(yōu)選為硼，所述阱區(qū)16為P型摻雜阱區(qū)。之后，采用高溫退火工藝，激活所述阱區(qū)16內的摻雜離子，其中，高溫退火工藝的退火溫度為1150°C?1200°C，持續(xù)Ih?2h。
[0083]步驟S155:如圖10所示，采用離子注入工藝和高溫退火工藝在阱區(qū)16內形成發(fā)射區(qū)17，所述發(fā)射區(qū)17的表面與所述輕摻雜層12的表面齊平。具體的，在所述輕摻雜層12表面涂覆光刻膠，形成光刻膠層，采用具有發(fā)射區(qū)圖形的掩膜版對所述光刻膠層進行曝光、顯影。在所述光刻膠層上形成發(fā)射區(qū)圖形，然后以所述光刻膠層為掩模，采用離子注入工藝，將摻雜離子注入到所述阱區(qū)16內，形成發(fā)射區(qū)17。所述發(fā)射區(qū)17為N型重摻雜，摻雜濃度為lel4Cm_3-lel6Cm_3，且所述發(fā)射區(qū)17的摻雜離子優(yōu)選為砷或磷。之后，對所述發(fā)射區(qū)17進行高溫退火處理，退火溫度為800°C?950°C，激活發(fā)射區(qū)17內的摻雜離子。最后，去除光刻膠層。其中，在所述輕摻雜層12中，除發(fā)射區(qū)17和阱區(qū)16之外的部分為漂移區(qū)。
[0084]步驟S156:如圖11所示，對所述第二柵介質層進行刻蝕，露出溝槽柵14，在所述阱區(qū)16和發(fā)射區(qū)17表面上形成發(fā)射極18，并在所述溝槽柵14表面上形成柵極(圖中未示出)，所述發(fā)射極18與所述阱區(qū)16和發(fā)射區(qū)17電接觸，所述柵極與所述溝槽柵14電接觸。
[0085]之后，還包括:
[0086]在所述發(fā)射極和柵極表面上形成鈍化層，防止表面金屬氧化和載流子沾污，所述鈍化層優(yōu)選為氮化硅層。[0087]對所述鈍化層進行刻蝕，露出柵極和發(fā)射極，以便于鍵合引線，完成所述ITC-1GBT正面結構的制作。
[0088]步驟S16:在所述重摻雜襯底背面形成所述ITC-1GBT的背面結構，且在所述重摻雜襯底背面形成所述ITC-1GBT的背面結構的過程，包括:
[0089]如圖12所示，采用化學機械研磨工藝減薄所述重摻雜襯底，形成集電區(qū)20，所述集電區(qū)20的厚度為lum-3um，在所述集電區(qū)20背面形成集電極21。
[0090]本實施例所公開的ITC-1GBT的制作方法，除了能夠簡化其制作工藝之外，由于本實施例所提供的ITC-1GBT的制作方法只需要一片襯底，節(jié)約了芯片制備原材料的成本，而且在制作工藝過程中只有一次減薄工藝，大大降低了圓片碎片的風險。
[0091]實施例三:
[0092]本實施例公開了一種ITC-1GBT芯片的制作方法，該方法包括:
[0093]步驟S21:提供一重摻雜襯底,所述重摻雜襯底為P型重摻雜,厚度為300 μ m~500 μ m0
[0094]步驟S22:采用分子束外延工藝在所述重摻雜襯底表面上形成GexSijSi多量子講應變超晶格層。
[0095]具體的，采用分子束外延工藝在所述重摻雜襯底表面上共度生長厚度為20nm的GexSi^層和厚度為80nm的Si層，GexSi^層和Si層交替生長50~100周期，形成GexSi^x/Si多量子阱應變超晶格層。所述GexSi1^Si多量子阱應變超晶格層的厚度為5μπι~10 μ m，優(yōu)選為8 μ m。其中，所述GexSi1V^i多量子阱應變超晶格層中，深能級中心El所處位置為Ec-0.28eV，E2所處的位置為Ec_0.3eV，E3所處的位置為Ec_0.22eV。且所述Gejih/Si多量子阱應變超晶格層為N型摻雜，其離子的摻雜濃度為lel3cm_3~5el3Cm_3’，優(yōu)選為 2el3cm 3 ~4el3cm 3。
[0096]步驟S23:采用高溫退火工藝對所述GexSi1V^Si多量子阱應變超晶格層進行退火處理。所述高溫退火工藝的退火溫度為700°C~800°C，優(yōu)選為750°C。
[0097]由于所述GexSi1^Si多量子阱應變超晶格層是一種亞穩(wěn)結構，在GexSijSi界面處不可避免地會形成一些位錯缺陷，而通過退火處理后，所述GexSi1ViSi多量子阱應變超晶格層內的位錯缺陷會產(chǎn)生深能級復合中心。即，所述Gejih/Si多量子阱應變超晶格層成為一種高復合層，而且所述GexSihZiSi多量子阱應變超晶格層是在所述重摻雜襯底表面上采用分子束外延工藝形成的，則所述GexSihZiSi多量子阱應變超晶格層的厚度可控制在一個較大的范圍內，且所述GexSihZiSi多量子阱應變超晶格層通過一個步驟即可形成在所述重摻雜襯底表面上，與現(xiàn)有技術相比，簡化了 ITC-1GBT的生產(chǎn)工藝。
[0098]步驟S24:采用外延工藝在所述GexSi1ViSi多量子阱應變超晶格層表面上生長輕摻雜層，所述輕摻雜層優(yōu)選為N型輕摻雜的晶體硅層，且所述輕摻雜層的厚度可以根據(jù)器件設計的耐壓需求和外延設備的能力確定，優(yōu)選的，所述輕摻雜層的厚度為50 μ m~100 μ m,更優(yōu)選的,所述輕摻雜層的厚度為70 μ m~80 μ m。
[0099]之后，還包括:
[0100]步驟S25:在所述輕摻雜層上形成所述ITC-1GBT芯片的正面結構，且在所述輕摻雜層上形成所述ITC-1GBT芯片的正面結構的過程，包括:
[0101]步驟S251:在所述輕摻雜層表面上形成氧化層。具體的，將所述輕摻雜層置于一爐管內，采用濕氧氧化工藝，向所述爐管內通入一定比例的高溫氫氣和氧氣，在所述輕摻雜層表面形成二氧化硅層，即完成氧化層的制作。
[0102]步驟S252:對所述氧化層進行刻蝕，形成終端區(qū)，并在所述輕摻雜層內形成保護環(huán)結構。具體的，在所述輕摻雜層表面涂覆光刻膠，形成光刻膠層，采用具有終端區(qū)圖形的掩膜版對所述光刻膠層進行曝光、顯影。在所述光刻膠層上形成終端區(qū)圖形，然后以具有終端區(qū)圖形光刻膠層為掩模，對所述氧化層進行刻蝕，形成有終端區(qū)。然后，以具有終端區(qū)圖形的光刻膠層為掩模，采用離子注入工藝將保護環(huán)結構的摻雜離子注入到輕摻雜層內，注入劑量為IeHcnT2?lel6Cm_2，再進行高溫退火處理，退火溫度為1000°C?1200°C，激活保護環(huán)結構內的摻雜離子，去除光刻膠。所述保護環(huán)結構的摻雜類型優(yōu)選為P型重摻雜，所述保護環(huán)結構內的摻雜離子優(yōu)選為磷。由于所述保護環(huán)結構可以延長電場，則可以增加芯片的耐壓水平。
[0103]步驟S253:對剩余的氧化層進行刻蝕，形成有發(fā)射區(qū)。具體的，在所述輕摻雜層表面和氧化層表面涂覆光刻膠，形成光刻膠層，采用具有有源區(qū)圖形的掩膜版對所述光刻膠層進行曝光、顯影。在所述光刻膠層上形成有源區(qū)圖形，然后以具有有源區(qū)圖形的光刻膠層為掩模，對所述氧化層進行刻蝕，形成有源區(qū)，去除光刻膠層。所述有源區(qū)即為ITC-1GBT的分布區(qū)域。
[0104]步驟S254:在所述有源區(qū)內進行所述ITC-1GBT正面結構的制作。與上述ITC-1GBT正面結構的制作過程不同之處在于，在形成發(fā)射區(qū)之后、形成發(fā)射極之前，還包括:
[0105]在所述輕摻雜層和第二柵介質層表面上形成隔絕保護層。具體的，采用化學氣相淀積工藝在所述輕摻雜層表面和第二柵介質層表面形成隔絕保護層，所述隔絕保護層優(yōu)選為硼磷硅玻璃層，且所述隔絕保護層的厚度優(yōu)選為1.5 μ m?2 μ m。所述隔絕保護層可以防止芯片表面的沾污離子滲入芯片內部，進而保護芯片的穩(wěn)定性不受沾污離子的影響。
[0106]對所述隔絕保護層進行刻蝕，形成接觸孔。具體可以采用光刻工藝和刻蝕工藝在所述隔絕保護層上形成接觸孔，露出溝槽柵和發(fā)射區(qū)，以便在正面金屬化之后，形成發(fā)射極和柵極。需要說明的是，所述發(fā)射極和發(fā)射區(qū)電接觸，所述柵極個溝槽柵電接觸，而且，在對所述溝槽柵處的接觸孔進行刻蝕的時候，還需要過刻，將接觸孔下方的第二柵介質層也刻蝕掉，以使所述柵極和溝槽柵實現(xiàn)電接觸。
[0107]本實施例所公開的ITC-1GBT芯片的制作方法中，首先提供一重摻雜襯底，然后在所述重摻雜襯底表面上形成Gejih/Si多量子阱應變超晶格層，最后在所述Gejih/Si多量子阱應變超晶格層表面上形成輕摻雜層。其中，所述Gejih/Si多量子阱應變超晶格層是一種亞穩(wěn)結構，在GexSi1ViSi界面處不可避免地會形成一些位錯缺陷。這些位錯缺陷和晶格失配將會在禁帶引入深中心，并成為有效的載流子陷阱或復合中心。即，所述GexSih/Si多量子阱應變超晶格層是一種高復合層，而且所述GexSihZiSi多量子阱應變超晶格層是在所述重摻雜襯底表面上形成的，則所述Gejih/Si多量子阱應變超晶格層的厚度可控制在一個較大的范圍內，且所述GexSihZiSi多量子阱應變超晶格層通過一個步驟即可形成在所述重摻雜襯底表面上，與現(xiàn)有技術相比，簡化了 ITC-1GBT芯片的生產(chǎn)工藝。
[0108]實施例四:
[0109]本實施例公開了一種ITC-1GBT，如圖12所示，包括:[0110]集電區(qū)20，所述集電區(qū)20為P型重摻雜；
[0111]位于集電區(qū)20表面上的GexSi1^Si多量子阱應變超晶格層11 ；
[0112]位于所述GexSiJSi多量子阱應變超晶格層11表面上的輕摻雜層12，所述輕摻雜層12為N型輕摻雜，且所述輕摻雜層12的厚度為50 μ m~100 μ m。
[0113]其中，所述GexSi1VSi多量子阱應變超晶格層11的厚度為5 μ m~10 μ m，優(yōu)選為
8μ m，包括50~100個周期的GexSi1VSi應變超晶格層，在所述GexSi1VSi多量子阱應變超晶格層11中，深能級中心El所處位置為Ec-0.28eV,E2所處的位置為Ec_0.3eV,E3所處的位置為Ec-0.22eV，且所述Gejih/Si多量子阱應變超晶格層11為N型摻雜，其摻雜濃度為 lel3cm 3 ~5el3cm 3。
[0114]由于所述GexSi1VSi多量子阱應變超晶格層11是一種亞穩(wěn)結構，在GexSi1VSi界面處不可避免地會形成一些位錯缺陷，而通過退火處理后，所述GexSi1ViSi多量子阱應變超晶格層11內的位錯缺陷會產(chǎn)生深能級復合中心。即，所述Gejih/Si多量子阱應變超晶格層11成為一種高復合層。
[0115]此外，GexSi1VSi應變超晶格層11具有溫度穩(wěn)定性，且位錯缺陷不會隨著長時間工作在高溫狀態(tài)而減少或消失，所以相較于采用離子注入等方法實現(xiàn)的高復合層，本實施例所提供的Gejih/Si多量子阱應變超晶格層11的位錯缺陷溫度穩(wěn)定性更好。
[0116]所述ITC-1GBT，還包括:
[0117]位于所述輕摻雜 層12上的ITC-1GBT的正面結構；
[0118]位于所述集電區(qū)20背面的集電極21，所述集電區(qū)20和集電極21為所述ITC-1GBT的背面結構。
[0119]其中，所述ITC-1GBT的正面結構，包括:
[0120]位于所述輕摻雜層表面內的溝槽,所述溝槽深5 μ m~8 μ m。
[0121]位于所述溝槽底部和側壁的第一柵介質層13，所述第一柵介質層13優(yōu)選為二氧化娃層，厚度為800nm~1000nm,優(yōu)選為900nm。
[0122]位于所述溝槽內的溝槽柵14，且所述溝槽柵105填滿所述溝槽，所述溝槽柵14優(yōu)選為多晶娃柵。
[0123]包覆在所述溝槽柵14表面上的第二柵介質層15，所述第二柵介質層15優(yōu)選為二
氧化硅層。
[0124]位于所述輕摻雜層12表面內的阱區(qū)16，且所述阱區(qū)16的表面與所述輕摻雜層12的表面齊平。所述阱區(qū)16為P型摻雜阱區(qū)，其摻雜離子優(yōu)選為硼。
[0125]位于所述阱區(qū)16內的發(fā)射區(qū)17，所述發(fā)射區(qū)17的表面與所述輕摻雜層12的表面齊平。所述發(fā)射區(qū)17為N型重摻雜，其摻雜離子優(yōu)選為砷或磷。
[0126]位于所述阱區(qū)16和發(fā)射區(qū)17表面上形成發(fā)射極18，所述發(fā)射極18與所述阱區(qū)16和發(fā)射區(qū)17電接觸。
[0127]此外，所述ITC-1GBT的正面結構還包括柵極(圖中未示出)，所述柵極與所述溝槽柵14電接觸。
[0128]本申請實施例僅以溝槽柵N型發(fā)射區(qū)的ITC-1GBT的制作方法和ITC-1GBT為例，對ITC-1GBT的結構和制作方法進行說明，如果采用P型發(fā)射區(qū)，或平面柵的ITC-1GBT，制作步驟和工藝可能會有些許不同，但是只要符合本發(fā)明實施例的主體思想，均在本發(fā)明實施例的保護范圍之內。
[0129]另外，本說明書中的附圖為示意圖，并不代表真實比例。而且，本說明書所記載的數(shù)值范圍均包括端點，各個部分采用遞進的方式描述，每個部分重點說明的都是與其他部分的不同之處，各個部分之間相同相似部分互相參見即可。
【權利要求】
1.一種內透明集電極絕緣柵雙極晶體管的制作方法，其特征在于，包括: 提供一重摻雜襯底； 采用分子束外延工藝在所述重摻雜襯底表面上形成GexSihZiSi多量子阱應變超晶格層； 在所述Gejih/Si多量子阱應變超晶格層表面上形成輕摻雜層。
2.根據(jù)權利要求1所述方法，其特征在于，形成Gejih/Si多量子阱應變超晶格層之后,還包括: 采用高溫退火工藝對所述GexSi1ViSi多量子阱應變超晶格層進行退火處理。
3.根據(jù)權利要求2所述方法，其特征在于，所述高溫退火工藝的退火溫度為700°C~800。。。
4.根據(jù)權利要求1所述方法，其特征在于，所述Gejih/Si多量子阱應變超晶格層的厚度為5 μ m~10 μ m。
5.根據(jù)權利要求1所述方法，其特征在于，所述Gejih/Si多量子阱應變超晶格層包括50~100個周期的GexSi1VSi應變超晶格層。
6.根據(jù)權利要求1所述方法，其特征在于，所述Gejih/Si多量子阱應變超晶格層為N型摻雜，且摻雜濃度為lel3cm_3~5el3cm_3。·
7.根據(jù)權利要求1所述方法，其特征在于，形成輕摻雜層之后，還包括: 在所述輕摻雜層上形成所述內透明集電極絕緣柵雙極晶體管的正面結構； 在所述重摻雜襯底背面形成所述內透明集電極絕緣柵雙極晶體管的背面結構。
8.根據(jù)權利要求7所述方法，其特征在于，所述在所述輕摻雜層上形成所述內透明集電極絕緣柵雙極晶體管的正面結構的過程，包括: 采用激光刻蝕工藝在所述輕摻雜層表面內形成溝槽； 在所述溝槽底部和側壁形成第一柵介質層； 在所述溝槽內形成溝槽柵，且所述溝槽柵填滿所述溝槽； 在所述溝槽柵表面上形成第二柵介質層； 采用離子注入工藝和高溫退火工藝在所述輕摻雜層表面內形成阱區(qū)，所述阱區(qū)的表面與所述輕摻雜層的表面齊平； 采用離子注入工藝和高溫退火工藝在阱區(qū)內形成發(fā)射區(qū)，所述發(fā)射區(qū)的表面與所述輕摻雜層的表面齊平； 對所述第二柵介質層進行刻蝕，在所述阱區(qū)和發(fā)射區(qū)表面上形成發(fā)射極，在所述溝槽柵表面上形成柵極。
9.根據(jù)權利要求7所述方法，其特征在于，所述在所述重摻雜襯底背面形成所述內透明集電極絕緣柵雙極晶體管的背面結構的過程，包括: 采用化學機械研磨工藝減薄所述重摻雜襯底，形成集電區(qū)； 在所述集電區(qū)背面形成集電極。
10.根據(jù)權利要求8所述方法，其特征在于，所述重摻雜襯底為P型重摻雜，所述輕摻雜層為N型輕摻雜，所述阱區(qū)為P型摻雜，所述發(fā)射區(qū)為N型重摻雜。
11.一種內透明集電極絕緣柵雙極晶體管，其特征在于，包括: 集電區(qū)；位于集電區(qū)表面上的GexSihAi多量子阱應變超晶格層； 位于所述Gejih/Si多量子阱應變超晶格層表面上的輕摻雜層。
12.根據(jù)權利要求11所述內透明集電極絕緣柵雙極晶體管，其特征在于，所述GexSih/Si多量子阱應變超晶格層的厚度為5 μ m~10 μ m。
13.根據(jù)權利要求11所述內透明集電極絕緣柵雙極晶體管，其特征在于，所述GexSih/Si多量子阱應變超晶格層包括50~100個周期的GexSi1^Si應變超晶格層。
14.根據(jù)權利要求11所述內透明集電極絕緣柵雙極晶體管，其特征在于，所述GexSih/Si多量子阱應變超晶格層為N型摻雜，且摻雜濃度為lel3Cm_3~5e13cm_3。
15.根據(jù)權利要求11所述內透明集電極絕緣柵雙極晶體管，其特征在于，還包括: 位于所述輕摻雜層上的內透明集電極絕緣柵雙極晶體管的正面結構； 位于所述集電區(qū)背面的集電極。
16.根據(jù)權利要求15所述內透明集電極絕緣柵雙極晶體管，其特征在于，所述內透明集電極絕緣柵雙極晶體管的正面結構，包括: 位于所述輕摻雜層表面內的溝槽； 位于所述溝槽底部和側壁的第一柵介質層； 位于所述溝槽內的溝槽柵，且所述溝槽柵填滿所述溝槽；· 包覆在所述溝槽柵表面上的第二柵介質層； 位于所述輕摻雜層表面內的阱區(qū)，且所述阱區(qū)的表面與所述輕摻雜層的表面齊平； 位于所述阱區(qū)內的發(fā)射區(qū)，所述發(fā)射區(qū)的表面與所述輕摻雜層的表面齊平； 位于所述阱區(qū)和發(fā)射區(qū)表面上的發(fā)射極，位于所述溝槽柵表面上的柵極。
17.根據(jù)權利要求16所述內透明集電極絕緣柵雙極晶體管，其特征在于，所述集電區(qū)為P型重摻雜，所述輕摻雜層為N型輕摻雜，所述阱區(qū)為P型摻雜，所述發(fā)射區(qū)為N型重摻雜。
【文檔編號】H01L29/739GK103854998SQ201210519402
【公開日】2014年6月11日 申請日期:2012年12月6日 優(yōu)先權日:2012年12月6日
【發(fā)明者】朱陽軍, 吳振興, 田曉麗, 盧爍今 申請人:江蘇物聯(lián)網(wǎng)研究發(fā)展中心, 中國科學院微電子研究所, 江蘇中科君芯科技有限公司