專利名稱：一種小尺寸線端間距的形成方法
技術(shù)領域：
本發(fā)明涉及半導體集成電路制造領域，尤其涉及一種小尺寸線端間距的形成方法。
背景技術(shù)：
在半導體光刻工藝中，由于掩膜版線端和拐角處光線衍射效應的影響，光刻后光刻膠線端將變圓和縮短，這一現(xiàn)象稱為光刻的線端效應。隨著半導體特征尺寸的不斷縮小，線端效應越發(fā)明顯，其對半導體電路性能的影響也日益加大。目前，在形成小尺寸線端間距時，為避免線端效應，尤其對于多晶硅柵，常通過兩次光刻的方法。即第一次光刻刻蝕形成固定線寬/間距的周期圖形，再通過第二次光刻對第一次光刻圖形進行選擇性去除。其中，第二次光刻圖形的線寬即決定了多晶硅柵的線端間距。這種方法避免了線端變圓和縮短的現(xiàn)象，既提高了電路的性能，同時，又避免了在光刻版設計時因線端效應而增加多晶硅柵長，進而增加了圖形密度。圖I現(xiàn)有的形成具有某線端間距圖形的兩次曝光掩膜版圖形的組合示意圖，沿X方向進行剖開時，其具體步驟如下
步驟一，如圖2a所示，在半導體襯底201上，自下而上依次淀積柵氧介質(zhì)層202、多晶娃層203、中間層204、第一硬掩膜層205、第二硬掩膜層206、第一底部抗反射層207和第一光刻膠208，其中，半導體基片201可以為集成電路或者其他元件的一部分；第一光刻膠208是通過涂布方式形成的；第一硬掩膜層205為透光型。步驟二，如圖2b和2c所示，在第一光刻膠208上，通過光刻技術(shù)，形成圖形化的第一光刻膠209。然后，以圖形化的第一光刻膠209為掩膜，依序刻蝕第一底部抗反射層207和第二硬掩膜層206，將所述圖形化的第一光刻膠209轉(zhuǎn)移到第二硬掩膜層206中，形成第二硬掩模圖形210。步驟三，如圖2d和2e所示，在第二硬掩模圖形210上旋涂第二底部抗反射層211，并使所述第二底部抗反射層211完全覆蓋第二硬掩模圖形210。然后，在第二底部抗反射層211上，通過涂布工藝形成第二光刻膠212。之后，通過第二次光刻形成圖形化的第二光刻膠 213。步驟四，如圖2f和2g所示，以圖形化的第二光刻膠213為掩膜，刻蝕第二底部抗反射層211和第二硬掩膜層206，將所述圖形化的第二光刻膠213轉(zhuǎn)移到第二硬掩膜層206中，形成第二硬掩膜圖形214。然后依序刻蝕第一硬掩膜層205、中間層204和多晶硅層203，就形成了如圖2g所示的具有某線端間距的多晶硅柵215。然而，上述形成某線端間距的多晶硅柵的方法，在第二次光刻時形成的圖形為溝槽圖形。當光刻后的溝槽尺寸大于所要求的多晶硅柵線端間距，或者現(xiàn)有光刻機曝光能力無法滿足某一小尺寸的線端間距時，這種方法就受到了一定的限制。因此，如何能夠在避免光刻線端效應的同時，獲得小尺寸的線端間距，以提高半導體集成電路的密度，是本發(fā)明所要解決的問題。

發(fā)明內(nèi)容
本發(fā)明的主要目的為，針對上述問題，提出了一種小尺寸線端間距的形成方法，在避免光刻線端效應的同時，獲得了小尺寸的線端間距，提高了半導體集成電路的密度。為達成上述目的，本發(fā)明提供一種小尺寸線端間距的形成方法，所述的方法包括如下步驟
步驟SI :在半導體襯底上，依序形成柵氧介質(zhì)層、多晶硅層、中間層、第一硬掩膜層、第二硬掩膜層、第一底部抗反射層及第一光刻膠，并圖形化所述第一光刻膠；
步驟S2 :刻蝕所述第一底部抗反射層和第二硬掩膜層，于所述第二硬掩膜層中形成第二硬掩模圖形；
步驟S3 :在所述第二硬掩模圖形上涂布第二底部抗反射層，其中，所述第二底部抗反射層完全覆蓋于所述第二硬掩模圖形上，以及
于所述第二底部抗反射層上涂布第二光刻膠，并圖形化所述第二光刻膠；
步驟S4 :修剪所述圖形化的第二光刻膠，并于所述修剪后的第二光刻膠上旋涂一層介質(zhì)層；
步驟S5 :去除所述修剪后的第二光刻膠以形成第二光刻溝槽圖形，并將所述第二光刻溝槽圖形傳遞至所述第二硬掩膜圖形中；
步驟S6 ，經(jīng)刻蝕最終形成小尺寸線端間距的多晶硅柵。優(yōu)選地，所述第一底部抗反射層、第一光刻膠、第二底部抗反射層和第二光刻膠是通過涂布工藝形成的，以及
還包括所述第一底部抗反射層、第一光刻膠、第二底部抗反射層和第二光刻膠的烘烤工藝。 優(yōu)選地，所述中間層的材料包括二氧化硅。優(yōu)選地，所述圖形化第一光刻膠和第二光刻膠是通過光刻技術(shù)實現(xiàn)的。優(yōu)選地，所述刻蝕所述第一抗反射層和第二硬掩膜層后，還包括去除所述的第一光刻膠和第一底部抗反射層，其中，所述第一光刻膠和第一底部抗反射層的去除是通過干法刻蝕和濕法清洗工藝實現(xiàn)的。優(yōu)選地，所述修剪所述圖形化的第二光刻膠是通過刻蝕或離子注入工藝實現(xiàn)的，其中，所述圖形化第二光刻膠的梯度小于90度。優(yōu)選地，所述旋涂介質(zhì)層材料是含有硅的有機聚合物。優(yōu)選地，所述的含有娃的有機聚合物是娃倍半氧燒。優(yōu)選地，所述去除所述修剪后的第二光刻膠以形成第二光刻溝槽圖形前，還包括對所述旋涂介質(zhì)層進行回蝕或者機械拋光，以暴露出所述第二光刻膠，其中，所述旋涂介質(zhì)層與所述第二光刻膠的刻蝕選擇比大于3。優(yōu)選地，所述去除所述修剪后的第二光刻膠以形成第二光刻溝槽圖形，并將所述第二光刻溝槽圖形傳遞至所述第二硬掩膜圖形中是通過干法刻蝕實現(xiàn)的。優(yōu)選地，將所述第二光刻溝槽圖形傳遞至所述第二硬掩膜圖形中之后，還包括刻蝕去除所述旋涂介質(zhì)層和所述第二底部抗反射層。優(yōu)選地，經(jīng)刻蝕最終形成具有小尺寸線段間距的多晶硅柵中，包括刻蝕所述第一硬掩膜層，中間層以及多晶硅層，以及
所述第二硬掩模層、所述第一硬掩膜層和所述中間層的去除。從上述技術(shù)方案可以看出，本發(fā)明的一種小尺寸線端間距的形成方法，經(jīng)過兩次曝光工藝形成小尺寸線端間距。其中，在第二次光刻后修剪圖形化的第二光刻膠線條以獲得更小的光刻膠線條尺寸，并旋涂介質(zhì)層，將光刻膠線條轉(zhuǎn)變?yōu)楣饪棠z溝槽圖形。因此，本發(fā)明的形成方法不僅避免了光刻線端效應，同時還可以獲得小尺寸的線端間距，提高了半導體集成電路的密度。


圖I為形成小尺寸線端間距的兩次曝光掩膜版圖形的組合示意 圖2a 2g為現(xiàn)有技術(shù)中具有某線端間距圖形的形成方法的具體步驟示意 圖3為本發(fā)明小尺寸線端間距的形成方法的一個較佳實施例的流程示意 圖3a 3k為本發(fā)明小尺寸線端間距的形成方法的具體步驟示意圖。
具體實施例方式體現(xiàn)本發(fā)明特征與優(yōu)點的一些典型實施例將在后段的說明中詳細敘述。應理解的是本發(fā)明能夠在不同的示例上具有各種的變化，其皆不脫離本發(fā)明的范圍，且其中的說明及圖示在本質(zhì)上當作說明之用，而非用以限制本發(fā)明。上述及其它技術(shù)特征和有益效果，將結(jié)合實施例及附圖I和3 3k對本發(fā)明的小尺寸線端間距的形成方法進行詳細說明。請參閱圖1，圖I為本發(fā)明實施例中形成小尺寸線端間距的兩次曝光掩膜版圖形的組合示意圖。需要說明的是，在本發(fā)明的實施中，為更好地展示本發(fā)明的小尺寸線端間距的形成方法的效果，附圖3a 3d為圖I沿X方向的剖切示意圖；附圖3eT3k為圖I沿Y方向的剖切示意圖。值得注意的是，對于本領域的技術(shù)人員來說，可以很明了的理解該圖僅僅作為示意說明，實際的金屬連線區(qū)與電容可能與圖示的比例不一致。現(xiàn)結(jié)合附圖:T3k，通過一個具體實施例對本發(fā)明的小尺寸線端間距的形成方法進行詳細說明。圖3為本發(fā)明小尺寸線端間距的形成方法的一個較佳實施例的流程示意圖。在本實施例中，小尺寸線端間距的形成方法包括步驟Sf S6，其中步驟Sf S3通過附圖3a 3d即圖I沿X方向的剖切示意圖，步驟S4 S6通過附圖3eT3k即圖I沿Y方向的剖切示意圖，以說明本發(fā)明圖3所述的形成方法具體步驟時所形成的剖面結(jié)構(gòu)。請參閱圖3，如圖所示，在本發(fā)明的實施例中，小尺寸線端間距的形成方法包括如下步驟
步驟SI :請參閱圖3a和3b,如圖3a所示,在半導體襯底301上,依序淀積柵氧介質(zhì)層302，多晶硅層303，中間層304以及第一硬掩膜層305和第二硬掩膜層306。在本實施例中，半導體襯底301可以為集成電路或者其他元件的一部分；第二硬掩膜層306與第一硬掩膜層305間具有很高的刻蝕選擇比，且第一硬掩膜層305厚度很薄；此外，淀積中間層304是為了在多晶硅層303實現(xiàn)更好的線邊粗糙度。進一步地，中間層304的材料包括二氧化硅。
然后，在第二硬掩膜層306上，通過涂布工藝自下由上淀積第一底部抗反射層307和第一光刻膠308，還包括第一底部抗反射層307和第一光刻膠308的烘烤工藝。進一步地，第一光刻膠308的材料包括248nm或者193nm化學光放大光刻膠等。如圖3b所示，通過光刻技術(shù)中的曝光和顯影工藝，對第一光刻膠308進行圖形化，形成圖形化的第一光刻膠309。進一步地，圖形化的第一光刻膠309具有固定的線寬或間距。步驟S2 :請參閱3c，以圖形化的第一光刻膠309為掩膜，自上由下刻蝕第一底部抗反射層307和第二硬掩膜層306，刻蝕到第一硬掩膜層305表面時停止刻蝕。其中，第一底部抗反射層307和第二硬掩膜層306的刻蝕是通過干法刻蝕工藝實現(xiàn)的，之后，再去除第一光刻膠308和第一底部抗反射層307 ο最終，在第一硬掩膜層305的上表面形成第二硬掩膜圖形310。
步驟S3 :請參閱3d，3e，在第二硬掩模圖形310上，通過涂布工藝涂布第二底部抗反射層311，其中，所述第二底部抗反射層311完全覆蓋于所述第二硬掩模圖形310上，也即是說第二底部抗反射層311的厚度必須大于第一光刻膠材料308的厚度。進一步地，使得第二底部抗反射層311涂布完成后具有平整化的上表面。然后，在平整化的第二底部抗反射層311上涂布第二光刻膠312，進一步地，第二光刻膠312的材料包括248nm或者193nm化學光放大光刻膠等。此外，在第二底部抗反射層311以及第二光刻膠312的涂布工藝之后還分別包含第二底部抗反射層311和第二光刻膠312的烘烤工藝。之后，通過光刻技術(shù)中的曝光和顯影工藝，對第二光刻膠312進行圖形化，形成圖形化的第二光刻膠313。在本實施例中，經(jīng)過曝光和顯影工藝形成的圖形化的第二光刻膠313的梯度小于90度，優(yōu)選地，其梯度范圍為8(Γ85度之間。步驟S4 :請參閱圖3f和圖3g，如圖3e所示，通過刻蝕或者離子注入工藝，將圖形化的第二光刻膠313的線寬修剪至具有更小尺寸的目標線寬，形成如圖3f所示的修剪后的第二光刻膠圖形314，進一步地，光刻膠圖形線寬的量測可以是以光刻膠線條的中部線寬為準。此外修剪后的第二光刻膠圖形314和圖形化的第二光刻膠313的梯度一致，即梯度小于90度，優(yōu)選地，其梯度范圍為8(Γ85度之間，以保證修剪后的第二光刻膠圖形314不會發(fā)生垮塌。然后，如圖3g所示，在修剪后的第二光刻膠圖形314上，通過旋涂工藝旋轉(zhuǎn)涂布一層介質(zhì)層315，進一步地，旋涂介質(zhì)層315的材料是含有硅的有機聚合物。在本實施例中，優(yōu)選的介質(zhì)層的材料為硅倍半氧烷。步驟S5 :請參閱圖3h、圖3i和圖3j，如圖3h所示，通過對旋涂介質(zhì)層315進行回蝕或者化學機械拋光工藝，暴露出修剪后的第二光刻膠圖形314的上表面。通過刻蝕工藝將暴露在外的修剪后的第二光刻膠圖形314，以及其下面的第二底部抗反射層311去除，使修剪后的第二光刻膠圖形314取反從而轉(zhuǎn)成第二光刻溝槽圖形316，如圖3i所示。其中，第二光刻膠312與旋涂介質(zhì)層315的刻蝕選擇比大于3。然后，如圖3j所示，干法刻蝕第二底部抗反射層311和第二硬掩模層306，將第二光刻溝槽圖形316轉(zhuǎn)移到第二硬掩模層306中。然后，再通過干法刻蝕和濕法清洗工藝去除旋涂介質(zhì)層315和第二底部抗反射層311，從而在第二硬掩模層306中形成具有小尺寸線端間距的圖形。
步驟S6 :請參閱圖3k，自上由下刻蝕第一硬掩膜層305、中間層304和多晶硅層303，刻蝕到柵氧介質(zhì)層302上表面時停止刻蝕，然后，再通過干法刻蝕工藝去除第一硬掩膜層305和中間層304，并清洗硅片，最終形成小尺寸線端間距的多晶硅柵。綜上所述，通過本發(fā)明的方法，經(jīng)過兩次曝光工藝形成小尺寸線端間距。其中，在第二次光刻后修剪圖形化的第二光刻膠線條以獲 得更小的光刻膠線條尺寸，并旋涂介質(zhì)層，將光刻膠線條轉(zhuǎn)變?yōu)楣饪棠z溝槽圖形。因此，本發(fā)明的形成方法不僅避免了光刻線端效應，同時還可以獲得某一小尺寸的線端間距，提高了半導體集成電路的密度。以上所述的僅為本發(fā)明的實施例，所述實施例并非用以限制本發(fā)明的專利保護范圍，因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應包含在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種小尺寸線端間距的形成方法，其特征在于，所述的方法包括如下步驟 步驟SI :在半導體襯底上，依序形成柵氧介質(zhì)層、多晶硅層、中間層、第一硬掩膜層、第二硬掩膜層、第一底部抗反射層及第一光刻膠，并圖形化所述第一光刻膠； 步驟S2 :刻蝕所述第一底部抗反射層和第二硬掩膜層，于所述第二硬掩膜層中形成第二硬掩模圖形； 步驟S3 :在所述第二硬掩模圖形上涂布第二底部抗反射層，其中，所述第二底部抗反射層完全覆蓋于所述第二硬掩模圖形上，以及 于所述第二底部抗反射層上涂布第二光刻膠，并圖形化所述第二光刻膠； 步驟S4 :修剪所述圖形化的第二光刻膠，并于所述修剪后的第二光刻膠上旋涂一層介質(zhì)層； 步驟S5 :去除所述修剪后的第二光刻膠以形成第二光刻溝槽圖形，并將所述第二光刻溝槽圖形傳遞至所述第二硬掩膜圖形中； 步驟S6 ，經(jīng)刻蝕最終形成小尺寸線端間距的多晶硅柵。
2.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述第一底部抗反射層、第一光刻膠、第二底部抗反射層和第二光刻膠是通過涂布工藝形成的，以及 還包括所述第一底部抗反射層、第一光刻膠、第二底部抗反射層和第二光刻膠的烘烤工藝。
3.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述中間層的材料包括二氧化硅。
4.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述圖形化第一光刻膠和第二光刻膠是通過光刻技術(shù)實現(xiàn)的。
5.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述刻蝕所述第一抗反射層和第二硬掩膜層后，還包括去除所述的第一光刻膠和第一底部抗反射層，其中，所述第一光刻膠和第一底部抗反射層的去除是通過干法刻蝕和濕法清洗工藝實現(xiàn)的。
6.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述修剪所述圖形化的第二光刻膠是通過刻蝕或離子注入工藝實現(xiàn)的，其中，所述圖形化第二光刻膠的梯度小于90度。
7.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述旋涂介質(zhì)層材料是含有硅的有機聚合物。
8.根據(jù)權(quán)利要求7所述的形成方法，其特征在于，所述的含有硅的有機聚合物是硅倍半氧烷。
9.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述去除所述修剪后的第二光刻膠以形成第二光刻溝槽圖形前，還包括對所述旋涂介質(zhì)層進行回蝕或者機械拋光，以暴露出所述第二光刻膠，其中，所述旋涂介質(zhì)層與所述第二光刻膠的刻蝕選擇比大于3。
10.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述去除所述修剪后的第二光刻膠以形成第二光刻溝槽圖形，并將所述第二光刻溝槽圖形傳遞至所述第二硬掩膜圖形中是通過干法刻蝕實現(xiàn)的。
11.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，將所述第二光刻溝槽圖形傳遞至所述第二硬掩膜圖形中之后，還包括刻蝕去除所述旋涂介質(zhì)層和所述第二底部抗反射層。
12.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，經(jīng)刻蝕最終形成具有小尺寸線段間距的多晶硅柵中，包括刻蝕所述第一硬掩膜層，中間層以及多晶硅層，以及所述第二硬掩模層、所述第一硬掩膜層和 所述中間層的去除。
全文摘要
本發(fā)明提供一種小尺寸線端間距的形成方法，其包括在半導體襯底上，形成柵氧介質(zhì)層、多晶硅層、中間層、第一硬掩膜層、第二硬掩膜層、第一底部抗反射層及第一光刻膠，并圖形化第一光刻膠；刻蝕第一底部抗反射層和第二硬掩膜層，形成第二硬掩模圖形；涂布第二抗反射層和第二光刻膠，并圖形化第二光刻膠；修剪圖形化的第二光刻膠，并旋涂一層介質(zhì)層，然后，刻蝕修剪后的第二光刻膠以形成第二光刻溝槽圖形，將第二光刻溝槽圖形轉(zhuǎn)移至第二硬掩膜圖形中；將第二硬掩模膜圖形轉(zhuǎn)移到多晶硅層中，最終形成小尺寸線端間距的多晶硅柵。因此，通過本發(fā)明的方法，不僅避免了光刻線端效應，同時還可以獲得某一小尺寸的線端間距，提高了半導體集成電路的密度。
文檔編號H01L21/28GK102969235SQ201210510100
公開日2013年3月13日 申請日期2012年12月3日 優(yōu)先權(quán)日2012年12月3日
發(fā)明者胡紅梅 申請人:上海集成電路研發(fā)中心有限公司