專利名稱：一種高遷移率iii-v族半導(dǎo)體mos場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，具體涉及一種以摻雜界面控制層、平面摻雜與重?fù)诫s源漏等技術(shù)來實(shí)現(xiàn)高驅(qū)動(dòng)電流、低源漏電阻的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體(MOS)場效應(yīng)晶體管，可應(yīng)用于高性能III-V族MOS器件與電路。
背景技術(shù)：
硅基互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)進(jìn)入到22納米技術(shù)節(jié)點(diǎn)之后，依靠等比例縮小已經(jīng)很難提升器件性能，采用新材料，新器件成為繼續(xù)提高CMOS器件性能的一個(gè)重要研究方向。πι-v族半導(dǎo)體材料由于擁有出色的電子輸運(yùn)特性，成為當(dāng)前研究的熱點(diǎn)問題。但是，由于III-V MOS界面態(tài)密度較高，界面庫侖散射使III-V反型層MOS器件中溝道遷移率依然很低。最新研究報(bào)道表明在InGaAs溝道表面生長InP勢壘層，并采用原子層沉積(ALD)技術(shù)沉積高k柵介質(zhì)材料所制成的MOSFET器件已經(jīng)表現(xiàn)出優(yōu)越的溝道遷移率。然而，由于勢壘層的加入，增加了 MOS器件的等效氧化層厚度，并提高了 MOS器件的源漏寄生電阻，這在一定程度上限制了器件的驅(qū)動(dòng)電流和開關(guān)速度的提高。因此，需要一種新的技術(shù)在III-V族半導(dǎo)體材料上在降低界面態(tài)密度的同時(shí)，又使得器件的驅(qū)動(dòng)電流和開關(guān)速度得以提高，以滿足高性能III-V族半導(dǎo)體CMOS技術(shù)的要求。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題有鑒于此，本發(fā)明的公開了一種高遷移率III-V族半導(dǎo)體MOS場效應(yīng)晶體管，以同時(shí)實(shí)現(xiàn)高驅(qū)動(dòng)電流與低MOS界面態(tài)密度，滿足高性能III-V族半導(dǎo)體CMOS技術(shù)的應(yīng)用需求。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種高遷移率III-V族金屬氧化物半導(dǎo)體場效應(yīng)晶體管，包括單晶襯底101 ;在所述單晶襯底101上形成的緩沖層102 ；在所述緩沖層102中形成的平面摻雜層103 ；在所述緩沖層102上形成的高遷移率溝道層104 ；在所述高遷移率溝道層104上形成的摻雜界面控制層105 ；在所述摻雜界面控制層105上形成的高摻雜半導(dǎo)體層106 ；在所述高摻雜半導(dǎo)體層106上形成的窄帶隙歐姆接觸層107 ；在所述窄帶隙歐姆接觸層107上形成的源金屬電極108和漏金屬電極112 ；在所述源金屬電極108和漏金屬電極112中間對(duì)所述窄帶隙歐姆接觸層107和所述高摻雜半導(dǎo)體層106進(jìn)行刻蝕，并刻蝕至所述摻雜界面控制層105表面而形成的柵槽結(jié)構(gòu) 109 ；形成于所述柵槽結(jié)構(gòu)109內(nèi)表面的高K柵介質(zhì)110 ;以及形成于高K柵介質(zhì)110上的柵金屬電極111。上述方案中，所述單晶襯底101是硅襯底、鍺襯底、砷化鎵襯底、磷化鎵襯底或磷化銦襯底。
上述方案中，所述緩沖層102用于釋放所述單晶襯底101與所述高遷移率溝道層104之間晶格失配應(yīng)力，所述緩沖層102由III-V族半導(dǎo)體及其多元合金材料構(gòu)成，其電學(xué)性能為絕緣或者半絕緣材料，且所述緩沖層102的禁帶寬度大于所述高遷移率溝道層104的禁帶寬度。上述方案中，所述平面摻雜層103形成于所述緩沖層102中，所述的平面摻雜層103為N型摻雜或P型摻雜，從所述平面摻雜層103到緩沖層102與高遷移率溝道層104界面處的距離為I 10納米。上述方案中，所述高遷移率溝道層104采用III-V族半導(dǎo)體薄層材料，該III-V族半導(dǎo)體薄層材料包括由砷化鎵、磷化銦、銻化銦、砷化銦或銻化鎵構(gòu)成的群組中的任一種化合物，以及該群組中多個(gè)化合物的多元合金；該高遷移率溝道層104包含一種III-V族半導(dǎo)體或者多種III-V族半導(dǎo)體的多元合金，或者包含由多種III-V族半導(dǎo)體及其合金薄層組合而成的復(fù)合溝道。上述方案中，所述摻雜界面控制層105的禁帶寬度大于所述高遷移率溝道層104，其晶格為匹配或者贗配關(guān)系，并且其能帶具有第一類量子阱的對(duì)準(zhǔn)關(guān)系，電子或者空穴在所述高遷移率溝道層104中具有量子限制效應(yīng)；所述摻雜界面控制層105的厚度范圍介于Inm到20nm之間，所述摻雜界面控制層105的摻雜濃度在從IO16到IO19CnT3量級(jí)；所述摻雜界面控制層105采用III-V族半導(dǎo)體薄層材料，該III-V族半導(dǎo)體薄層材料包括由磷化銦、磷化鎵、磷化鋁和砷化銦構(gòu)成的群組中的任一種化合物，以及該群組中多個(gè)化合物的多元合金。上述方案中，所述高摻雜半導(dǎo)體層106采用重?fù)诫s的III-V半導(dǎo)體材料來降低源漏寄生電阻，所述的窄帶隙歐姆接觸層107的禁帶寬度從下至上逐漸變小，且所述窄帶隙歐姆接觸層107在表面處的禁帶寬度最小。上述方案中，所述柵槽結(jié)構(gòu)109形成于所述源金屬電極108和漏金屬電極112的中間，采用選擇性腐蝕技術(shù)使柵槽刻蝕自動(dòng)終止于所述摻雜界面控制層105表面。上述方案中，所述高K柵介質(zhì)110形成于所述柵槽結(jié)構(gòu)109的內(nèi)表面，其K值高于SiO2,其材料組成包括氧化娃、氧化招、氧化鉿、氧化錯(cuò)、氧化鑭、氧化鈦、氧化鉭、氧化釔或氧化镥，以及上述各氧化物的任意組合。上述方案中，所述柵金屬電極111包括底部的功函數(shù)調(diào)節(jié)層與上部的金屬導(dǎo)電層。(三)有益效果本發(fā)明提供的高遷移率III-V族半導(dǎo)體MOS場效應(yīng)晶體管，利用新型摻雜界面控制層來鈍化MOS界面處的懸掛鍵，實(shí)現(xiàn)了低界面態(tài)密度，并降低了溝道中載流子的散射；通過底部勢壘層中的平面摻雜和頂部勢壘層的摻雜，提高了溝道層中的二維電子氣濃度或二維空穴氣濃度；并進(jìn)一步提高了器件的驅(qū)動(dòng)電流，摻雜界面控制層(介電常數(shù)大于10)與高介電常數(shù)柵介質(zhì)相結(jié)合來降低等效氧化層厚度(EOT)，最終在高遷移率III-V族半導(dǎo)體上實(shí)現(xiàn)了低界面態(tài)密度和高驅(qū)動(dòng)電流的MOS場效應(yīng)晶體管，滿足了高速低電壓工作高遷移率CMOS技術(shù)的應(yīng)用需求。


圖I是依照本發(fā)明實(shí)施例的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管的結(jié)構(gòu)示意圖；圖2是依照本發(fā)明實(shí)施例的摻雜InGaP界面控制層對(duì)MOS場效應(yīng)晶體管輸出特性影響的測試結(jié)果示意圖。
具體實(shí)施方式
·
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明提供的具有摻雜界面控制層的MOS場效應(yīng)晶體管，采用界面控制層降低溝道中載流子的散射，實(shí)現(xiàn)高有效溝道遷移率；并同時(shí)采用在底部勢壘層中加入平面摻雜和界面控制層摻雜的方法，提高溝道層中的載流子濃度，從而提高器件驅(qū)動(dòng)電流。如圖I所示，圖I是依照本發(fā)明實(shí)施例的高遷移率III-V族半導(dǎo)體MOS場效應(yīng)晶體管的結(jié)構(gòu)示意圖，該場效應(yīng)晶體管包括單晶襯底101 ;在所述單晶襯底101上形成的緩沖層102 ;在所述緩沖層102中形成的平面摻雜層103 ;在所述緩沖層102上形成的高遷移率溝道層104 ;在所述高遷移率溝道層104上形成的摻雜界面控制層105 ;在所述摻雜界面控制層105上形成的高摻雜半導(dǎo)體層106 ;在所述高摻雜半導(dǎo)體層106上形成的窄帶隙歐姆接觸層107 ;在所述窄帶隙歐姆接觸層107上形成的源金屬電極108和漏金屬電極112 ；在所述源金屬電極108和漏金屬電極112中間對(duì)所述窄帶隙歐姆接觸層107和所述高摻雜半導(dǎo)體層106進(jìn)行刻蝕，并刻蝕至所述摻雜界面控制層105表面而形成的柵槽結(jié)構(gòu)109 ;形成于所述柵槽結(jié)構(gòu)109內(nèi)表面的高K柵介質(zhì)110 ;以及形成于高K柵介質(zhì)110上的柵金屬電極111。其中，所述單晶襯底101是硅襯底、鍺襯底、砷化鎵襯底、磷化鎵襯底或磷化銦襯底。所述緩沖層102用于釋放所述單晶襯底101與所述高遷移率溝道層104之間晶格失配應(yīng)力，所述緩沖層102由III-V族半導(dǎo)體及其多元合金材料構(gòu)成，其電學(xué)性能為絕緣或者半絕緣材料，且所述緩沖層102的禁帶寬度大于所述高遷移率溝道層104的禁帶寬度。所述平面摻雜層103形成于所述緩沖層102中，所述的平面摻雜層103為N型摻雜或P型摻雜，從所述平面摻雜層103到緩沖層102與高遷移率溝道層104界面處的距離為I 10納米。所述高遷移率溝道層104采用III-V族半導(dǎo)體薄層材料，該III-V族半導(dǎo)體薄層材料包括由砷化鎵、磷化銦、銻化銦、砷化銦或銻化鎵構(gòu)成的群組中的任一種化合物，以及該群組中多個(gè)化合物的多元合金；該高遷移率溝道層104包含一種III-V族半導(dǎo)體或者多種III-V族半導(dǎo)體的多元合金，或者包含由多種III-V族半導(dǎo)體及其合金薄層組合而成的復(fù)合溝道。所述摻雜界面控制層105的禁帶寬度大于所述高遷移率溝道層104，其晶格為匹配或者贗配關(guān)系，并且其能帶具有第一類量子阱的對(duì)準(zhǔn)關(guān)系，電子或者空穴在所述高遷移率溝道層104中具有量子限制效應(yīng)；所述摻雜界面控制層105的厚度范圍介于Inm到20nm之間，所述摻雜界面控制層105的摻雜濃度在從IO16到IO19CnT3量級(jí)；所述摻雜界面控制層105采用III-V族半導(dǎo)體薄層材料，該III-V族半導(dǎo)體薄層材料包括由磷化銦、磷化鎵、磷化鋁和砷化銦構(gòu)成的群組中的任一種化合物，以及該群組中多個(gè)化合物的多元合金。所述高摻雜半導(dǎo)體層106采用重?fù)诫s的III-V半導(dǎo)體材料來降低源漏寄生電阻，所述的窄帶隙歐姆接觸層107的禁帶寬度從下至上逐漸變小，且所述窄帶隙歐姆接觸層107在表面處的禁帶寬度最小。所述柵槽結(jié)構(gòu)109形成于所述源金屬電極108和漏金屬電極112的中間，米用選擇性腐蝕技術(shù)使柵槽刻蝕自動(dòng)終止于所述摻雜界面控制層105表面。
所述高K柵介質(zhì)110形成于所述柵槽結(jié)構(gòu)109的內(nèi)表面，其K值高于SiO2,其材料 組成包括氧化硅、氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化鉭、氧化釔或氧化镥，以及 上述各氧化物的任意組合。所述柵金屬電極111包括底部的功函數(shù)調(diào)節(jié)層與上部的金屬導(dǎo)電層?；趫DI所不的聞遷移率III-V族半導(dǎo)體MOS場效應(yīng)晶體管的結(jié)構(gòu)不意圖，以下對(duì)本發(fā)明提供的高遷移率III-V族半導(dǎo)體MOS場效應(yīng)晶體管的制作方法進(jìn)行詳細(xì)描述，該方法包括以下步驟步驟I :在單晶襯底101 (包括硅與III-V族半導(dǎo)體襯底)上外延生長III-V族半導(dǎo)體緩沖層102，通過晶格弛豫將晶格常數(shù)調(diào)整到與高遷移率溝道層104相當(dāng)，采取柔性襯底、漸變緩沖層以及超晶格過濾等技術(shù)來降低緩沖層頂部的位錯(cuò)密度；步驟2 :在高阻的緩沖層102中生長平面摻雜層103，通常對(duì)于N型溝道，采用平面摻雜Si，以提高溝道層中的電子濃度。步驟3 :在高阻的緩沖層102上生長高遷移率溝道層104，通常采用含銦和鎵的材料(例如InGaAs)作為高電子遷移率N型溝道、含銻和鎵的材料(例如InGaSb)作為高空穴遷移率P型溝道，通過在P型溝道中引入雙軸壓縮應(yīng)力可以進(jìn)一步提高空穴遷移率。步驟4 :在N型電子高遷移率溝道層104上外延生長超薄摻雜界面控制層InGaP105，該勢壘層與溝道材料晶格匹配或者贗配，并且異質(zhì)界面平滑、界面態(tài)密度低。摻雜界面控制層InGaP 105和緩沖層102的禁帶寬度大于N型電子高遷移率溝道層104，第一型能帶對(duì)準(zhǔn)關(guān)系保證溝道的導(dǎo)帶與價(jià)帶存在能量差，這樣的能帶結(jié)構(gòu)使載流子的運(yùn)動(dòng)被束縛在溝道薄層中。摻雜界面控制層InGaP層將高遷移率溝道層104與高K柵介質(zhì)110物理隔離，高K柵介質(zhì)110中的電離中心與缺陷對(duì)載流子的散射作用被大大削弱，從而在溝道中實(shí)現(xiàn)高遷移率。例如，如果量子阱溝道層為Ina4Gaa6As材料，界面控制層為Ina49Gaa51P的III-V族化合物半導(dǎo)體材料，導(dǎo)帶的能量差為O. 4eV,電子被束縛在Ina4Gaa6As溝道中，高K柵介質(zhì)中的電離中心散射被InGaP界面層所削弱。如圖2所示，摻雜InGaP界面控制層可以將MOS器件的驅(qū)動(dòng)電流提高3倍以上。步驟5 :在界面控制層105上沉積柵介質(zhì)材料，通常為高介電常數(shù)氧化物，如A1203、Hf02、Zr02、La203等，沉積的方法主要為原子層沉積(ALD)。較高的介電常數(shù)(K值大于20)允許采用較厚的柵介質(zhì)層來降低柵電極的漏電流。步驟6 :最后在高K柵介質(zhì)110表面沉積柵金屬電極111 (包括功函數(shù)金屬層與低電阻柵電極)。步驟7 :高摻雜半導(dǎo)體層GaAs 106其功能是作為降低擴(kuò)展電阻的抬高源漏結(jié)構(gòu)，采用“后柵”工藝，抬高源漏結(jié)構(gòu)可以采用濕法或干法選擇性刻蝕形成；如果采用“前柵”工藝，重?fù)诫sGaAs抬高源漏層可以采用選區(qū)外延的方法形成。步驟8 :窄帶隙歐姆接觸層InGaAs 107外延生長在高摻雜半導(dǎo)體層106上，該層為重?fù)诫s層，例如Ina54Gaa46As,其禁帶寬度只有O. 75eV，并且費(fèi)米能級(jí)釘扎在導(dǎo)帶附近，易與不同的金屬形成良好的歐姆接觸。步驟9 =TiPtAu源漏金屬電極108、112與窄帶隙歐姆接觸層InGaAsl07可以形成良好的歐姆接觸，接觸電阻率小于10_Mcm2，以滿足高性能MOS器件的源漏電阻。因此，本發(fā)明提供的高遷移率III-V族半導(dǎo)體MOS場效應(yīng)晶體管，利用新型摻雜界面控制層來鈍化MOS界面處的懸掛鍵，實(shí)現(xiàn)了低界面態(tài)密度，并降低了溝道中載流子的散射；通過底部勢壘層中的平面摻雜和頂部勢壘層的摻雜，提高了溝道層中的二維電子氣濃 度或二維空穴氣濃度；并進(jìn)一步提高了器件的驅(qū)動(dòng)電流，摻雜界面控制層(介電常數(shù)大于10)與高介電常數(shù)柵介質(zhì)相結(jié)合來降低等效氧化層厚度(Ε0Τ)，最終在高遷移率III-V族半導(dǎo)體上實(shí)現(xiàn)了低界面態(tài)密度和高驅(qū)動(dòng)電流的MOS場效應(yīng)晶體管，滿足了高速低電壓工作高遷移率CMOS技術(shù)的應(yīng)用需求。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種高遷移率III-V族金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，包括 單晶襯底(101)； 在所述單晶襯底(101)上形成的緩沖層(102)； 在所述緩沖層(102)中形成的平面摻雜層(103)； 在所述緩沖層(102)上形成的高遷移率溝道層(104)； 在所述高遷移率溝道層(104)上形成的摻雜界面控制層(105)； 在所述摻雜界面控制層(105)上形成的高摻雜半導(dǎo)體層(106)； 在所述高摻雜半導(dǎo)體層(106)上形成的窄帶隙歐姆接觸層(107)； 在所述窄帶隙歐姆接觸層(107)上形成的源金屬電極(108)和漏金屬電極(112)；在所述源金屬電極(108)和漏金屬電極(112)中間對(duì)所述窄帶隙歐姆接觸層(107)和所述高摻雜半導(dǎo)體層(106)進(jìn)行刻蝕，并刻蝕至所述摻雜界面控制層(105)表面而形成的柵槽結(jié)構(gòu)(109)； 形成于所述柵槽結(jié)構(gòu)(109)內(nèi)表面的高K柵介質(zhì)(110);以及 形成于高K柵介質(zhì)(110)上的柵金屬電極(111)。
2.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述單晶襯底(101)是硅襯底、鍺襯底、砷化鎵襯底、磷化鎵襯底或磷化銦襯。
3.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述緩沖層(102)用于釋放所述單晶襯底(101)與所述高遷移率溝道層(104)之間晶格失配應(yīng)力，所述緩沖層(102)由III-V族半導(dǎo)體及其多元合金材料構(gòu)成，其電學(xué)性能為絕緣或者半絕緣材料，且所述緩沖層(102)的禁帶寬度大于所述高遷移率溝道層(104)的禁帶寬度。
4.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述平面摻雜層(103)形成于所述緩沖層(102)中，所述的平面摻雜層(103)為N型摻雜或P型摻雜，從所述平面摻雜層(103)到緩沖層(102)與高遷移率溝道層(104)界面處的距離為I 10納米。
5.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述高遷移率溝道層(104)采用III-V族半導(dǎo)體薄層材料，該III-V族半導(dǎo)體薄層材料包括由砷化鎵、磷化銦、銻化銦、砷化銦或銻化鎵構(gòu)成的群組中的任一種化合物，以及該群組中多個(gè)化合物的多元合金；該高遷移率溝道層(104)包含一種III-V族半導(dǎo)體或者多種III-V族半導(dǎo)體的多元合金，或者包含由多種III-V族半導(dǎo)體及其合金薄層組合而成的復(fù)合溝道。
6.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述摻雜界面控制層(105)的禁帶寬度大于所述高遷移率溝道層(104)，其晶格為匹配或者贗配關(guān)系，并且其能帶具有第一類量子阱的對(duì)準(zhǔn)關(guān)系，電子或者空穴在所述高遷移率溝道層(104)中具有量子限制效應(yīng)；所述摻雜界面控制層(105)的厚度范圍介于Inm到20nm之間，所述摻雜界面控制層(105)的摻雜濃度在從IO16到IO19CnT3量級(jí)；所述摻雜界面控制層(105)采用III-V族半導(dǎo)體薄層材料，該III-V族半導(dǎo)體薄層材料包括由磷化銦、磷化鎵、磷化鋁和砷化銦構(gòu)成的群組中的任一種化合物，以及該群組中多個(gè)化合物的多兀合金。
7.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述高摻雜半導(dǎo)體層(106)采用重?fù)诫s的III-V半導(dǎo)體材料來降低源漏寄生電阻，所述的窄帶隙歐姆接觸層(107)的禁帶寬度從下至上逐漸變小，且所述窄帶隙歐姆接觸層(107)在表面處的禁帶寬度最小。
8.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述柵槽結(jié)構(gòu)(109)形成于所述源金屬電極(108)和漏金屬電極(112)的中間，采用選擇性腐蝕技術(shù)使柵槽刻蝕自動(dòng)終止于所述摻雜界面控制層(105)表面。
9.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述高K柵介質(zhì)(110)形成于所述柵槽結(jié)構(gòu)(109)的內(nèi)表面，其K值高于SiO2,其材料組成包括氧化硅、氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化鉭、氧化釔或氧化镥，以及上述各氧化物的任意組合。
10.根據(jù)權(quán)利要求I所述的高遷移率III-V族半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其特征在于，所述柵金屬電極(111)包括底部的功函數(shù)調(diào)節(jié)層與上部的金屬導(dǎo)電層。
全文摘要
本發(fā)明公開了一種高遷移率III-V族金屬氧化物半導(dǎo)體場效應(yīng)晶體管，包括一單晶襯底，在單晶襯底上形成的緩沖層，在緩沖層中形成的平面摻雜層，在緩沖層上形成的高遷移率溝道層，在高遷移率溝道層上形成的摻雜界面控制層，在摻雜界面控制層上形成的高摻雜半導(dǎo)體層，在高摻雜半導(dǎo)體層上形成的窄帶隙歐姆接觸層，在窄帶隙歐姆接觸層上形成的源漏金屬電極，刻蝕至摻雜界面控制層的柵槽結(jié)構(gòu)位于二個(gè)源漏金屬電極中間，高K柵介質(zhì)均勻覆蓋柵槽內(nèi)表面，柵金屬電極形成于高K柵介質(zhì)上。本發(fā)明公開的III-V MOS器件結(jié)構(gòu)不僅能降低MOS界面態(tài)密度、提高溝道遷移率，而且可以提高溝道中二維電子(空穴)氣濃度，滿足高速低電壓工作高遷移率CMOS技術(shù)的應(yīng)用需求。
文檔編號(hào)H01L29/06GK102931231SQ201210482729
公開日2013年2月13日 申請日期2012年11月23日 優(yōu)先權(quán)日2012年11月23日
發(fā)明者劉洪剛, ?；|, 薛百清, 王虹, 劉桂明 申請人:中國科學(xué)院微電子研究所