半導(dǎo)體存儲器件、存儲系統(tǒng)及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體存儲器件，包括：第一電介質(zhì)層，所述第一電介質(zhì)層位于包括接觸區(qū)和非接觸區(qū)的半導(dǎo)體襯底上；刻蝕停止層圖案，所述刻蝕停止層圖案被形成以暴露非接觸區(qū)中的第一電介質(zhì)層以及覆蓋接觸區(qū)中的第一電介質(zhì)層；接觸孔，所述接觸孔穿過刻蝕停止層圖案和第一電介質(zhì)層而延伸至接觸區(qū)中的半導(dǎo)體襯底；接觸插塞，所述接觸插塞位于接觸孔中；以及導(dǎo)線，所述導(dǎo)線連接至接觸插塞。
【專利說明】半導(dǎo)體存儲器件、存儲系統(tǒng)及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2012年6月13日提交的韓國專利申請第10-2012-0063218號的優(yōu)先權(quán),其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及半導(dǎo)體存儲器件、包括所述半導(dǎo)體存儲器件的存儲系統(tǒng)、以及制造所述半導(dǎo)體存儲器件的方法；更具體而言，涉及包括導(dǎo)線的半導(dǎo)體存儲器件、包括所述半導(dǎo)體存儲器件的存儲系統(tǒng)、以及制造所述半導(dǎo)體存儲器件的方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件包括用于將電壓施加給存儲器單元的導(dǎo)線。作為一種半導(dǎo)體存儲器件的NAND快閃存儲器件包括由導(dǎo)電材料形成的位線。位線與存儲串連接。存儲串包括串聯(lián)連接的存儲器單元。位線位于形成在存儲串上以覆蓋存儲串的電介質(zhì)層上。位線通過接觸插塞與存儲串連接，所述接觸插塞通過穿通電介質(zhì)層而直接連接到存儲串的漏極區(qū)。因此，保證位線與接觸插塞之間的重疊裕量是重要的。
[0005]可以提供利用刻蝕停止層的技術(shù)以保證重疊裕量。然而，由于刻蝕停止層一般是由具有高介電常數(shù)的材料制成的，因此該技術(shù)可能會增加位線之間的寄生電容，由此導(dǎo)致電阻-電容(RC)延遲。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的示例性實施例提供一種即使在使用刻蝕停止層的情況下也能夠減小寄生電容的半導(dǎo)體存儲器件、一種使用所述半導(dǎo)體存儲器件的存儲系統(tǒng)、以及一種制造所述半導(dǎo)體存儲器件的方法。
[0007]根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件可以包括:第一電介質(zhì)層，所述第一電介質(zhì)層位于包括接觸區(qū)和非接觸區(qū)的半導(dǎo)體襯底上；刻蝕停止層圖案，所述刻蝕停止層圖案被配置為暴露非接觸區(qū)中的第一電介質(zhì)層以及覆蓋接觸區(qū)中的第一電介質(zhì)層；接觸孔，所述接觸孔穿過刻蝕停止層圖案和第一電介質(zhì)層而延伸至接觸區(qū)中的半導(dǎo)體襯底；接觸插塞，所述接觸插塞位于接觸孔中；以及導(dǎo)線，所述導(dǎo)線連接至接觸插塞。
[0008]根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體存儲器件可以包括:第一垂直溝道層和第二垂直溝道層，所述第一垂直溝道層和所述第二垂直溝道層從襯底突出；第一電介質(zhì)層和第一導(dǎo)線，所述第一電介質(zhì)層和所述第一導(dǎo)線在包圍第一垂直溝道層和第二垂直溝道層的情況下交替地堆疊；第二電介質(zhì)層，所述第二電介質(zhì)層在覆蓋第一電介質(zhì)層和第一導(dǎo)線的情況下設(shè)置在第一垂直溝道層和第二垂直溝道層上；刻蝕停止層圖案，所述刻蝕停止層圖案被配置為暴露所述第二垂直溝道層上的第二電介質(zhì)層；接觸孔，所述接觸孔穿過刻蝕停止層圖案和第二電介質(zhì)層而延伸至第一垂直溝道層；接觸插塞，所述接觸插塞設(shè)置在接觸孔中；以及第二導(dǎo)線，所述第二導(dǎo)線與接觸插塞連接。[0009]根據(jù)本發(fā)明的另一個實施例的存儲系統(tǒng)可以包括:半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件被配置為包括:第一電介質(zhì)層，所述第一電介質(zhì)層設(shè)置在具有接觸區(qū)和非接觸區(qū)的半導(dǎo)體襯底上；刻蝕停止層圖案，所述刻蝕停止層圖案用于暴露非接觸區(qū)中的第一電介質(zhì)層以及覆蓋接觸區(qū)中的第一電介質(zhì)層；接觸孔，所述接觸孔穿過刻蝕停止層圖案和第一電介質(zhì)層而延伸至半導(dǎo)體襯底的接觸區(qū)；接觸插塞，所述接觸插塞設(shè)置在接觸孔中；以及導(dǎo)線，所述導(dǎo)線連接至接觸插塞；以及存儲器控制器，所述存儲器控制器被配置為控制半導(dǎo)體存儲器件。
[0010]根據(jù)本發(fā)明的另一個實施例的存儲系統(tǒng)可以包括半導(dǎo)體存儲器件，該半導(dǎo)體存儲器件配置為包括:第一垂直溝道層和第二垂直溝道層，所述第一垂直溝道層和所述第二垂直溝道層從襯底突出；第一電介質(zhì)層和第一導(dǎo)線，所述第一電介質(zhì)層和所述第一導(dǎo)線在包圍第一垂直溝道層和第二垂直溝道層的情況下交替地堆疊；第二電介質(zhì)層，所述第二電介質(zhì)層在覆蓋第一電介質(zhì)層和第一導(dǎo)線 的情況下設(shè)置在第一垂直溝道層和第二垂直溝道層上；刻蝕停止層圖案，所述刻蝕停止層圖案被配置為暴露第二垂直溝道層上的第二電介質(zhì)層；接觸孔，所述接觸孔穿過刻蝕停止層圖案和第二電介質(zhì)層而延伸至第一垂直溝道層；接觸插塞，所述接觸插塞在接觸孔中；以及第二導(dǎo)線，所述第二導(dǎo)線與接觸插塞連接；以及存儲器控制器，所述存儲器控制器被配置為控制半導(dǎo)體存儲器件。
【專利附圖】

【附圖說明】
[0011]通過以下結(jié)合附圖所考慮的詳細(xì)描述，本發(fā)明的上述及其他特征和優(yōu)點將變得明顯，在附圖中:
[0012]圖1是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲器件的示圖；
[0013]圖2A至圖2E是說明根據(jù)本發(fā)明的第二實施例的制造半導(dǎo)體存儲器件的方法的截面圖；
[0014]圖3是說明根據(jù)本發(fā)明的第 三實施例的半導(dǎo)體存儲器件的示圖；
[0015]圖4A至圖4C是說明根據(jù)本發(fā)明的第四實施例的半導(dǎo)體存儲器件的示圖；以及
[0016]圖5是示意性地說明根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的框圖。
【具體實施方式】
[0017]在下文中，將參照附圖更加詳細(xì)地說明本發(fā)明的優(yōu)選實施例。雖然實施例是參照若干說明性實施例來描述的，但是應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員可以設(shè)想出的若干其他變型和實施例將落入本公開內(nèi)容的原理的主旨和范圍之內(nèi)。
[0018]一層設(shè)置在另一層或半導(dǎo)體襯底“上”的意思包括該層直接與另一層或半導(dǎo)體襯底接觸的情況，以及有第三層設(shè)置在該層與另一層或半導(dǎo)體襯底之間的情況。為了便于描述以及清晰性，附圖中每層的厚度和尺寸是經(jīng)適當(dāng)設(shè)計的。附圖中的相同附圖標(biāo)號表示相同的元件。
[0019]圖1是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲器件的示圖。具體地，圖1的平面圖示出根據(jù)本發(fā)明的第一實施例的NAND快閃存儲器件的存儲器單元區(qū)的一部分。圖1的截面圖示出沿著平面圖中的線1-Ι’、線I1-1I’和線ΙΙΙ-ΙΙ1截取的半導(dǎo)體存儲器件。圖1示出二維NAND快閃存儲器件。[0020]在圖1中，本實施例中的半導(dǎo)體襯底101包括接觸區(qū)和非接觸區(qū)。接觸區(qū)是指要形成接觸插塞127a的區(qū)域。接觸插塞127a可以與存儲串ST的漏極區(qū)連接。
[0021]存儲串ST形成在由隔離層105劃分開的有源區(qū)“A”上。隔離層105是形成在半導(dǎo)體襯底101的溝槽中的電介質(zhì)層。有源區(qū)“A”是半導(dǎo)體襯底101的由隔離層105劃分開的部分區(qū)域。隔離層105和有源區(qū)“A”可以沿特定的方向延伸并依次設(shè)置。
[0022]柵極線DSL、WL和SSL形成在半導(dǎo)體襯底101上。柵極線DSL、WL和SSL沿與隔離層105和有源區(qū)“A”相交叉的方向形成。柵極線DSL、WI^P SSL包括漏極選擇線DSL、源極選擇線SSL、以及形成在漏極選擇線DSL與源極選擇線SSL之間的字線WL。柵極線DSL、WL和SSL基于接觸區(qū)對稱地設(shè)置。也就是，形成在接觸區(qū)的兩側(cè)對稱布置的柵極線DSL、WL和SSL。
[0023]漏極選擇晶體管形成在漏極選擇線DSL與有源區(qū)“A”的相交區(qū)域中。存儲器單元晶體管形成在字線WL與有源區(qū)“A”的相交區(qū)域中。源極選擇晶體管形成在源極選擇線SSL與有源區(qū)“A”的相交區(qū)域中。注入雜質(zhì)的結(jié)區(qū)103形成在相鄰的柵極線DSL、WL和SSL之間的有源區(qū)“A”中。具體地，形成在相鄰的漏極選擇線DSL之間的有源區(qū)A中的結(jié)區(qū)103是指存儲串ST的漏極區(qū)。形成在相鄰的源極選擇線SSL之間的有源區(qū)A中的結(jié)區(qū)103表示存儲串ST的源極區(qū)。存儲串ST包括漏極選擇晶體管、源極選擇晶體管、以及串聯(lián)連接在漏極選擇晶體管與源極選擇晶體管之間的存儲器單元。存儲器單元在漏極選擇晶體管與源極選擇晶體管之間經(jīng)由結(jié)區(qū)103而串聯(lián)連接。
[0024]第一電介質(zhì)層123a形成在包括存儲串ST的半導(dǎo)體襯底101之上。第一電介質(zhì)層123a可以通過層壓兩個或更多個電介質(zhì)材料層而形成。例如，第一電介質(zhì)層123a可以包括第一材料層和形成在第一材料層上的第二材料層。形成在源極區(qū)上的第一材料層可以被接觸線117穿通。形成在漏極區(qū)上的第一材料層和第二材料層可以被接觸插塞127a穿通。
[0025]位于源極選擇線SSL之間的接觸線117可以沿與源極選擇線SSL相同的方向延伸。因此，形成在源極選擇線SSL之`間的有源區(qū)“A”中的源極區(qū)可以共同連接到接觸線117。柵極線DSL、WL和SSL可以對稱地形成在接觸線117的兩側(cè)。
[0026]接觸插塞127a形成在漏極選擇線DSL之間的每個有源區(qū)“A”上。接觸插塞127a與結(jié)區(qū)103的漏極區(qū)連接。接觸插塞127a形成在用于暴露出與漏極區(qū)相對應(yīng)的結(jié)區(qū)103的接觸孔中。也就是，接觸插塞127a穿通第一電介質(zhì)層123a。漏極選擇線DSL之間的接觸孔可以設(shè)置有鋸齒形圖案以在形成接觸孔的刻蝕工藝中保證刻蝕余量。假設(shè)漏極選擇線DSL中的基于接觸孔而面向的一個為第一漏極選擇線而漏極選擇線DSL中的其他漏極選擇線為第二漏極選擇線。之后，將在以下描述接觸插塞的沉積。形成在第一選擇線與第二選擇線之間的接觸插塞127a的奇數(shù)接觸插塞或偶數(shù)接觸插塞與第一漏極選擇線相鄰地設(shè)置，而其他的接觸插塞與第二漏極選擇線相鄰地設(shè)置。結(jié)果，相鄰的接觸插塞127a之間的最短距離增加，由此防止相鄰的接觸插塞127a相連接的缺陷。
[0027]刻蝕停止層圖案125b形成在第一電介質(zhì)層123a上?？涛g停止層圖案125b形成在接觸區(qū)的第一電介質(zhì)層123a上?？涛g停止層圖案125b暴露出非接觸區(qū)的第一電介質(zhì)層123a。具體地，刻蝕停止層圖案125b形成在漏極選擇線DSL之間的第一電介質(zhì)層123a上?？涛g停止層圖案125b可以沿漏極選擇線DSL延伸的方向延伸。被接觸插塞127a填充的接觸孔經(jīng)由刻蝕停止層圖案125b來設(shè)置。也就是，接觸孔穿過刻蝕停止層圖案125b和第一電介質(zhì)層123a而延伸至半導(dǎo)體襯底101的接觸區(qū)。接觸插塞127a的上表面可以被形成有等于或小于刻蝕停止層圖案125b的上表面的高度。
[0028]第二電介質(zhì)層131a形成在刻蝕停止層圖案125b和第一電介質(zhì)層123a上。第二電介質(zhì)層131a被導(dǎo)線141穿通。導(dǎo)線141可以是平行于有源區(qū)“A”而延伸并與接觸插塞127a連接的位線。導(dǎo)線141的延伸方向橫跨在刻蝕停止層圖案125b之上。因此，導(dǎo)線141的一部分可以與刻蝕停止層圖案125b或第一電介質(zhì)層123a接觸。在通過刻蝕第二電介質(zhì)層131a而形成溝槽之后，可以通過將導(dǎo)電材料掩埋在溝槽中來形成導(dǎo)線141。在形成溝槽的工藝中可以對刻蝕停止層圖案125b的一部分和第一電介質(zhì)層123a的一部分進(jìn)行刻蝕。結(jié)果，與形成在溝槽中的導(dǎo)線141接觸的刻蝕停止層圖案125b的一部分和第一電介質(zhì)層123a的一部分可以下凹地形成。另外，導(dǎo)線141的與接觸插塞127a接觸的第一區(qū)的厚度d2可以大于導(dǎo)線141的與刻蝕停止層圖案125b接觸的第二區(qū)的厚度dl。而且，厚度d2可以小于導(dǎo)線141的與第一電介質(zhì)層123a接觸的第三區(qū)的厚度d3。
[0029]在根據(jù)第一實施例的半導(dǎo)體存儲器件中，刻蝕停止層圖案125b保留在接觸區(qū)中。然而，如上所述，刻蝕停止層圖案125b不形成在非接觸區(qū)中。因此，可以減少形成在導(dǎo)線141之間的刻蝕停止層圖案125b的面積。因此，減少導(dǎo)線之間的寄生電容。結(jié)果，可以減少導(dǎo)線141之間的干擾。而且，第一實施例的半導(dǎo)體存儲器件可以通過減小寄生電容來改善RC延遲。第一實施例的半導(dǎo)體存儲器件可以通過保留在接觸區(qū)中的刻蝕停止層圖案125b來保證導(dǎo)線141與接觸插塞127a之間的重疊裕量。
[0030]如上所述，在第一實施例的半導(dǎo)體存儲器件中，導(dǎo)線141的第三區(qū)的厚度d3在未保留有刻蝕停止層圖案125b的區(qū)域中更大。因此，導(dǎo)線141的電阻可以減小。第一實施例的半導(dǎo)體存儲器件可以通過減小導(dǎo)線141的電阻來改善RC延遲。
[0031]圖2A至圖2E是說明制造根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲器件的方法的截面圖。
[0032]在圖2A中，在包括接觸區(qū)和非接觸區(qū)的半導(dǎo)體襯底101上形成柵極線DSL、WL和SSL。在接觸區(qū)的兩側(cè)在半導(dǎo)體襯底101上可以形成柵極線DSL、WL和SSL。在下文中，將具體地描述形成NAND快閃存儲器件的工藝，例如形成柵極線DSL、WL和SSL的工藝。
[0033]在半導(dǎo)體襯底101上沉積用于浮柵的導(dǎo)電層和隧道電介質(zhì)層。在用于浮柵的導(dǎo)電層上形成多個隔離掩模圖案。隨后，通過去除在隔離掩模圖案與隧道電介質(zhì)層之間暴露的導(dǎo)電層來暴露出半導(dǎo)體襯底101的隔離區(qū)(圖1中的“B”)。然后，通過刻蝕隔離區(qū)域“B”而將溝槽形成到半導(dǎo)體襯底101。將電介質(zhì)材料掩埋在溝槽中。通過諸如化學(xué)機(jī)械拋光等的平坦化工藝來將電介質(zhì)材料平坦化。因此，暴露出隔離掩模圖案。隨后，去除隔離掩模圖案。通過利用刻蝕工藝控制電介質(zhì)材料的高度而將隔離層105形成為具有目標(biāo)高度。半導(dǎo)體襯底101的有源區(qū)“A”以隔離層105為基礎(chǔ)而被劃分開。然后，沉積用于控制柵的導(dǎo)電層和電介質(zhì)層。為了暴露出用于浮柵的導(dǎo)電層，在沉積用于控制柵的導(dǎo)電層之前，在要形成漏極選擇線DSL和源極選擇線SSL的區(qū)域中的電介質(zhì)層處形成接觸孔。隨后，在用于控制柵的導(dǎo)電層上形成柵硬掩模圖案121。通過去除用于控制柵的導(dǎo)電層、電介質(zhì)層、以及被柵硬掩模圖案121暴露出的浮柵的導(dǎo)電層來形成柵極線DSL、WL和SSL。柵極線DSL、WL和SSL的相鄰的漏極選擇線DSL基于接觸區(qū)而被分隔開。相鄰的源極選擇線(圖1中的SSL)也基于接觸區(qū)而被分隔開。[0034]通過利用柵極線DSL、WL和SSL作為掩模將雜質(zhì)注入到相鄰的柵極線DSL、WL和SSL之間的有源區(qū)“A”中來形成結(jié)區(qū)103。結(jié)果，在漏極選擇線DSL之間的接觸區(qū)中形成了作為漏極區(qū)的結(jié)區(qū)103。
[0035]在包括結(jié)區(qū)103的半導(dǎo)體襯底101上順序地形成第一電介質(zhì)層121和刻蝕停止層125。第一電介質(zhì)層121可以是氧化物層?？涛g停止層125可以包括相對于第一電介質(zhì)層121以及在執(zhí)行后續(xù)的刻蝕工藝時要形成的第二電介質(zhì)層具有大的刻蝕選擇性的材料。例如，刻蝕停止層125可以是氮化物層。
[0036]通過刻蝕第一電介質(zhì)層121和刻蝕停止層125來形成接觸孔CT。接觸孔CT穿過接觸區(qū)中的第一電介質(zhì)層121和刻蝕停止層125而延伸至半導(dǎo)體襯底101。
[0037]在圖2B中，將刻蝕停止層125刻蝕成使得暴露出接觸區(qū)中的第一電介質(zhì)層123。結(jié)果，在接觸區(qū)中的第一電介質(zhì)層123上形成了刻蝕停止層圖案125a。非接觸區(qū)中的第一電介質(zhì)層123被暴露。在漏極選擇線DSL之間形成刻蝕停止層圖案125a。在將掩模定位到形成有接觸孔CT的接觸區(qū)中的刻蝕停止層125上之后，可以通過利用掩模作為刻蝕阻擋對刻蝕停止層125進(jìn)行刻蝕來執(zhí)行刻蝕停止層圖案125a的工藝?？梢栽谕瓿蓪涛g停止層125的刻蝕之后去除掩模。
[0038]在本發(fā)明的另一個實施例中，可以在形成刻蝕停止層圖案125a之后形成接觸孔
CTo
[0039]通過將導(dǎo)電材料掩埋在接觸孔中并將導(dǎo)電材料平坦化來形成接觸插塞127。這里，接觸插塞127的上表面與刻蝕停止層圖案125a的上表面具有相同的高度。在一個實施例中，在形成刻蝕停止層圖案125a之后形成接觸插塞127。因此，接觸插塞127的高度不因為形成刻蝕停止層圖案125a的刻蝕工藝而改變。
[0040]在圖2C中，還可以通過刻蝕接觸插塞127的一部分而形成凹陷區(qū)R。結(jié)果，保留的接觸插塞127a的上表面的高度比刻蝕停止層125的高度更低?？涛g停止層125的側(cè)壁可以被暴露出。
[0041]在圖2D中，形成用于覆蓋刻蝕停止層圖案125a和第一電介質(zhì)層121的第二電介質(zhì)層131。可以用第二電介質(zhì)層131來填充凹陷區(qū)R。第二電介質(zhì)層131可以起到氧化物層的作用。
[0042]在圖2E中，通過刻蝕第二電介質(zhì)層131來形成用于暴露接觸插塞127a的溝槽。通過將導(dǎo)電材料填充到溝槽中來形成導(dǎo)線141。
[0043]在形成溝槽的刻蝕工藝中，可以用相比于刻蝕停止層圖案125b更快的速度來刻蝕第二電介質(zhì)層131。或者，可以利用僅刻蝕第二電介質(zhì)層131的刻蝕材料來執(zhí)行刻蝕工藝。因此，可以執(zhí)行形成用于暴露出接觸插塞127a的溝槽的刻蝕工藝以保留刻蝕停止層圖案125b。結(jié)果是，穿過相鄰的接觸插塞127a之間的空間狹窄，僅可以暴露出每個溝槽中的目標(biāo)接觸插塞127a，因為在刻蝕停止層圖案125b被暴露時停止了形成溝槽的刻蝕工藝。由于接觸插塞127a的上表面的高度比刻蝕停止層圖案125b的上表面更低，因此在溝槽在接觸孔CT內(nèi)部延伸的情況下，僅每個溝槽中的目標(biāo)接觸插塞127a可以被保留在溝槽之間的刻蝕停止層圖案125b暴露。具體地，在形成溝槽的刻蝕工藝期間經(jīng)由溝槽的側(cè)壁來暴露刻蝕停止層圖案125b?？涛g停止層圖案125b幾乎不被用于形成溝槽的刻蝕材料刻蝕。因此，在形成溝槽的刻蝕工藝期間防止了沿溝槽的側(cè)壁方向的過度刻蝕。因此，可以同時不暴露出沿溝槽的側(cè)壁方向相鄰的兩個或更多個接觸插塞127a。結(jié)果是，第一實施例的半導(dǎo)體存儲器件可以保證溝槽與接觸插塞127a之間的重疊裕量。
[0044]溝槽沿與柵極線DSL、WL和SSL相交叉的方向延伸，結(jié)果，溝槽可以暴露刻蝕停止層圖案125b的一部分和第一電介質(zhì)層123a以及接觸插塞127a的一部分。在形成溝槽的刻蝕工藝中，可以控制刻蝕時間以便進(jìn)一步刻蝕停止層圖案125a的一部分以及第一電介質(zhì)層123的一部分，使得要形成導(dǎo)線141的區(qū)域可以增加到更大的體積。根據(jù)刻蝕工藝的溝槽的深度可以在每個區(qū)域中有所不同。也就是，在用于暴露出接觸插塞127a的溝槽中的第一區(qū)域的深度d2可以大于在用于暴露出刻蝕停止層圖案125b的溝槽中的第二區(qū)域的深度dl。此外，深度d2可以小于在用于暴露出第一電介質(zhì)層123a的溝槽中的第三區(qū)域的深度d3。如上所述，可以通過增加形成有導(dǎo)線141的區(qū)域的體積來減小導(dǎo)線141的電阻。
[0045]圖3是說明根據(jù)本發(fā)明的第二實施例的半導(dǎo)體存儲器件的示圖。具體地，圖3中的方法可以應(yīng)用于形成驅(qū)動NAND快閃存儲器件的驅(qū)動晶體管的外圍區(qū)，也可以應(yīng)用于第一實施例中的NAND快閃存儲器件的單元陣列區(qū)。
[0046]在圖3中，形成在外圍區(qū)中的驅(qū)動晶體管的源極區(qū)或漏極區(qū)可以經(jīng)由形成在源極區(qū)或漏極區(qū)上的接觸插塞227而與形成在接觸插塞227上的金屬線241連接。這里，刻蝕停止層225僅形成在外圍區(qū)中的形成有接觸插塞227的接觸區(qū)中?？涛g停止層225不形成在其他的非接觸區(qū)中。
[0047]在以上的描述中僅描述二維NAND快閃存儲器件的單元陣列區(qū)和外圍區(qū)，然而，本發(fā)明并不局限于上述實施例，而是可以應(yīng)用于將接觸插塞的下部結(jié)構(gòu)經(jīng)由接觸插塞與接觸插塞的上部結(jié)構(gòu)連接的任何存儲器件。例如，本發(fā)明可以應(yīng)用于三維半導(dǎo)體存儲器件。
[0048]圖4A至圖4C是說明根據(jù)本發(fā)明的第三實施例的半導(dǎo)體存儲器件的示圖。具體地，圖4A至圖4C示出包括被多層導(dǎo)電層包圍的垂直溝道層的三維半導(dǎo)體存儲器件。圖4A示出三維半導(dǎo)體存儲器件中的存儲器單元區(qū)的一部分。圖4B是沿著圖4A的線IV -1V’截取的截面圖。圖4C是沿著圖4A的線V-V’截取的截面圖。圖4A省略了一些電介質(zhì)層以更清楚地描述根據(jù)第三實施例的導(dǎo)線DSL、WL0至WLn、SSL、BL和SL的布局。
[0049]在圖4A至圖4C中，根據(jù)第三實施例的半導(dǎo)體存儲器件包括在襯底301上平行地突出的第一垂直溝道層330A和第二垂直溝道層330B。垂直溝道層330A和330B可以通過管道溝道層330C連接。第一垂直溝道層330A、管道溝道層330C和第二垂直溝道層330B的外壁被多層327包圍。多層327包括第一至第三材料層321、323和325。第三材料層325與第一垂直溝道層330A、管道溝道層330C和第二垂直溝道層330B接觸。第三材料層325可以是氧化硅層。第二材料層323與第三材料層325接觸。第二材料層323可以是能夠捕獲電荷的氮化硅層。第二材料層323在形成有存儲器單元的區(qū)域中起到電荷存儲層的作用。第一材料層321與第二材料層323接觸。第一材料層321可以是氧化娃層。
[0050]管道溝道層330C形成在形成于襯底301上的管道柵導(dǎo)電層305中。電介質(zhì)層303還可以形成在襯底301與管道柵導(dǎo)電層305之間，以將管道柵導(dǎo)電層305與襯底301分隔開。管道溝道層330C和管道柵導(dǎo)電層305構(gòu)成用于將垂直溝道層330A和330B電連接的管道晶體管。
[0051]第一垂直溝道層330A和第二垂直溝道層330B中的每個被交替地堆疊在管道柵導(dǎo)電層305上的導(dǎo)線WLK+1至DSL和WLk至SSL包圍。包圍第一垂直溝道層330A的導(dǎo)線的最上層中的一個或更多個導(dǎo)電層可以是漏極選擇線DSL。包圍第二垂直溝道層330B的導(dǎo)線的最上層中的至少一個導(dǎo)線是源極選擇線SSL。在漏極選擇線DSL之下的包圍垂直溝道層330A的導(dǎo)線WLK+1至WLn以及在源極選擇線SSL之下的包圍第二垂直溝道層330B的其他導(dǎo)線WLk至WLtl是字線。在下文中，包圍第一垂直溝道層330A的字線WLK+1至WLn被定義為第一字線組。包圍第二垂直溝道層330B的其他字線WLk至WLtl被稱作第二字線組。
[0052]漏極選擇晶體管形成在第一垂直溝道層330A與漏極選擇線DSL的相交區(qū)域中。源極選擇晶體管形成在第二垂直溝道層330B與源極選擇線SSL的相交區(qū)域中。存儲器單元形成在第一垂直溝道層330A與第一字線組WLK+1至WLn的相交區(qū)域中，以及第二垂直溝道層330B與第二字線組WLk至WLtl的其他相交區(qū)域中。因此，可以通過第一垂直溝道層330A、管道溝道層330C和第二垂直溝道層330B來形成漏極選擇晶體管、存儲器單元和源極選擇晶體管串聯(lián)連接的存儲串。
[0053]存儲串連接在源極線SL與位線BL之間。源極線SL和位線BL是導(dǎo)線。
[0054]源極線SL形成在包圍第二垂直溝道層330B和導(dǎo)線WLk至SSL的電介質(zhì)層310A至310E上。源極線SL可以在與第二垂直溝道層330B相接觸的情況下與第二垂直溝道層330B連接。源極線SL可以經(jīng)由接觸插塞(未示出)與第二垂直溝道層330B連接。源極線SL可以形成在電介質(zhì)層340的第一溝槽中。電介質(zhì)層340被形成以覆蓋交替地堆疊的電介質(zhì)層310A至310E以及導(dǎo)線WLK+1至DSL和WLk至SSL，以及第一垂直溝道層330A和第二垂直溝道層330B。第一溝道暴露出第二垂直溝道層330B。第一溝道可以沿與導(dǎo)線WLiw至DSL和WLk至SSL相同的方向延伸地形成。
[0055]在形成有源極線SL的結(jié)構(gòu)上還形成有電介質(zhì)層350。形成電介質(zhì)層350用于將位線BL與源極線SL分隔開。在電介質(zhì)層350上還形成有刻蝕停止層圖案355，以保證位線BL與隨后的接觸插塞360之間的重疊裕量。在電介質(zhì)層350的整個表面上沒有形成刻蝕停止層圖案355?？涛g停止層圖案355形成在形成有第一垂直溝道層330A的區(qū)域上。刻蝕停止層圖案355被形成以暴露出形成在源極線SL和第二垂直溝道層330B上的電介質(zhì)層350的一部分。結(jié)果是，保留在位線BL之間的刻蝕停止層圖案355的面積減小。因此，由于刻蝕停止層圖案355的材料而造成的在位線BL之間的寄生電容減小，由此減少位線BL之間的干擾?？梢酝ㄟ^保留在要形成接觸插塞360的區(qū)域中的刻蝕停止層圖案355來保證位線BL與接觸插塞360之間的重疊裕量。
[0056]接觸插塞360被形成以將形成在電介質(zhì)層350上的位線BL與形成在電介質(zhì)層350之下的第一垂直溝道層330A連接。接觸插塞360形成在經(jīng)由電介質(zhì)層340和350以及刻蝕停止層圖案355而延伸至第一垂直溝道層330A的接觸孔中。接觸插塞360的上表面的高度可以等于或小于刻蝕停止層圖案355的上表面的高度。
[0057]位線BL與接觸插塞360連接并沿與導(dǎo)線WLK+1至DSL和WLk至SSL相交的方向形成。導(dǎo)線BL可以形成在電介質(zhì)層370的第二溝槽中。電介質(zhì)層370被形成以覆蓋接觸插塞360和刻蝕停止層圖案355。第二溝槽可以沿與導(dǎo)線WLK+1至DSL和WLk至SSL相交叉的方向延伸。第二溝槽可以被形成以暴露出刻蝕停止層圖案355的一部分和電介質(zhì)層350的一部分。形成在第二溝槽中的位線BL可以與接觸插塞360、刻蝕停止層圖案355的一部分和電介質(zhì)層350的一部分接觸。
[0058]刻蝕停止層圖案355的一部分和電介質(zhì)層350的一部分可以在形成第二溝槽的工藝中被刻蝕。結(jié)果，刻蝕停止層圖案355的與形成在第二溝槽中的位線BL相接觸的一部分和電介質(zhì)層350的一部分可以下凹地形成。位線BL的與接觸插塞360相接觸的第一區(qū)域的厚度d5可以大于位線BL的與刻蝕停止層圖案355相接觸的第二區(qū)的厚度d4。厚度d5可以小于位線BL的與電介質(zhì)層350相接觸的第三區(qū)域的厚度d6。因此，第三實施例的半導(dǎo)體存儲器件可以通過在未保留刻蝕停止層圖案355的區(qū)域中很大程度地形成位線BL的第三區(qū)域d6的厚度d6來減小位線BL的電阻。此外，第三實施例的半導(dǎo)體存儲器件可以通過減小位線BL的電阻來改善RC延遲。
[0059]在下文中，將具體地描述制造根據(jù)第三實施例的半導(dǎo)體存儲器件的方法。
[0060]在襯底301上形成電介質(zhì)層303。在電介質(zhì)層303上形成用于形成管道柵的導(dǎo)電層305。通過刻蝕管道柵導(dǎo)電層305來形成管道溝槽。用犧牲層(未示出)來填充管道溝槽。
[0061]通過在包括犧牲層的管道柵導(dǎo)電層305上交替地堆疊電介質(zhì)層310A至310E和導(dǎo)電層315A至31?來形成堆疊結(jié)構(gòu)ML。堆疊結(jié)構(gòu)ML的最上層中的至少一個導(dǎo)電層31?是用于形成選擇線DSL和SSL的層。導(dǎo)電層31?之下的導(dǎo)電層315A至315C是用于形成字線WLtl至WLn的的層。
[0062]在根據(jù)本發(fā)明的另一個實施例中，通過交替地堆疊犧牲層和導(dǎo)電層(未示出)來形成堆疊結(jié)構(gòu)ML。這里，在要形成電介質(zhì)層的區(qū)域中形成犧牲層。在本發(fā)明的又一個實施例中，可以通過交替地堆疊電介質(zhì)層和犧牲層來形成堆疊結(jié)構(gòu)ML。在要形成導(dǎo)電層的區(qū)域中形成犧牲層。
[0063]隨后，通過刻蝕堆疊結(jié)構(gòu)ML來形成溝道孔，以暴露管道柵導(dǎo)電層305中的犧牲層的兩側(cè)。形成溝道孔以用于限定要形成第一垂直溝道層330A和第二垂直溝道層330B的區(qū)域。然后，通過去除經(jīng)由溝道孔而暴露的管道柵導(dǎo)電層305而將管道柵導(dǎo)電層305的溝槽開放。
[0064]通過沿著管道柵導(dǎo)電層305的溝槽的表面和溝道孔的表面順序地形成第一至第三材料層321、323和325來形成多層327。在管道柵導(dǎo)電層305的溝槽和形成有多層327的溝道孔中形成溝道層330。結(jié)果，形成了通過管道溝道層330C連接的管道溝道層以及第一垂直溝道層330A和第二垂直溝道層330B。
[0065]通過刻蝕相鄰的第一垂直溝道層330A與第二垂直溝道層330B之間的堆疊結(jié)構(gòu)ML來形成線型的縫隙。
[0066]在堆疊結(jié)構(gòu)ML是以交替地堆疊的電介質(zhì)層310A至310E和導(dǎo)電層315A至31?形成的情況下，導(dǎo)電層315A至31?被縫隙劃分成:包圍第一垂直溝道層330A的導(dǎo)線WLK+1至DSL ；以及包圍第二垂直溝道層330B的導(dǎo)線WLk至SSL。電介質(zhì)層310A至310E還被劃分成包圍第一垂直溝道層330A的電介質(zhì)層和包圍第二垂直溝道層330B的電介質(zhì)層。
[0067]在堆疊結(jié)構(gòu)ML是以交替地堆疊的犧牲層(未示出)和導(dǎo)電層315A至31?形成的情況下，導(dǎo)電層315A至31?被縫隙劃分成:包圍第一垂直溝道層330A的導(dǎo)線WLK+1至DSL ；以及包圍第二垂直溝道層330B的導(dǎo)線WLk至SSL。在形成縫隙之后還執(zhí)行去除暴露的犧牲層以及用電介質(zhì)層310A至310D填充去除了犧牲層的區(qū)域的工藝。
[0068]在堆疊結(jié)構(gòu)ML是以交替地堆疊的電介質(zhì)層310A至310E和犧牲層(未示出)形成的情況下，電介質(zhì)層310A至310E被縫隙劃分成:包圍第一垂直溝道層330A的電介質(zhì)層；以及包圍第二垂直溝道層330B的電介質(zhì)層。在形成縫隙之后還執(zhí)行去除暴露的犧牲層以及通過用導(dǎo)電層315A至31?填充去除了犧牲層的區(qū)域來形成導(dǎo)線SSL、WL0至WLn和DSL的工藝。
[0069]隨后，在包括第一垂直溝道層330A和第二垂直溝道層330B、管道溝道層330C、導(dǎo)線SSL、WL0至WLn和DSL、以及電介質(zhì)層310A至310E的下部結(jié)構(gòu)上形成電介質(zhì)層340。然后，通過刻蝕電介質(zhì)層340的在第二垂直溝道層330B上的一部分來形成沿與導(dǎo)線SSL、WL0至WL1^P DSL的相同方向延伸的第一溝槽。通過第一溝槽暴露出第二垂直溝道層330B。電介質(zhì)層340可以是氧化物層。隨后，在第一溝槽中填充導(dǎo)電材料層345。結(jié)果，源極線SL被形成以與包圍第二垂直溝道層330B的電介質(zhì)層310A至310E以及導(dǎo)線WLk至SSL重疊。源極線SL與第二垂直溝道層330B連接。
[0070]在包括源極線SL的整個結(jié)構(gòu)的表面上順序地形成電介質(zhì)層350和刻蝕停止層。電介質(zhì)層350可以是氧化物層?？涛g停止層可以包括相對于在刻蝕停止層之下的電介質(zhì)層340和350以及要形成在刻蝕停止層上的電介質(zhì)層370具有大的刻蝕選擇性的材料。例如，刻蝕停止層可以是氮化物層。
[0071]通過刻蝕電介質(zhì)層340和350以及刻蝕停止層來形成接觸孔。接觸孔穿過電介質(zhì)層340和350以及刻蝕停止層而延伸至第一垂直溝道層330A。隨后，在包括接觸孔的整個結(jié)構(gòu)上形成掩模。利用掩模作為刻蝕阻擋對刻蝕停止層進(jìn)行刻蝕，使得暴露出位于電介質(zhì)層301A至310E上的第二垂直溝道層330B和電介質(zhì)層350，以及包圍第二垂直溝道層330B的導(dǎo)線WLk至SSL。因此，刻蝕停止層圖案355保留在第一垂直溝道層330A上，以及在包圍第一垂直溝道層330的導(dǎo)線DSL至WLK+1和電介質(zhì)層310A至310E上。在形成刻蝕停止層圖案355之后去除掩模。
[0072]在本發(fā)明的另一個實施例中，在形成刻蝕停止層圖案355之后，可以形成穿過刻蝕停止層圖案355和電介質(zhì)層340和350而延伸至第一垂直溝道層330A的接觸孔。
[0073]隨后，在接觸孔中形成接觸插塞360。通過將導(dǎo)電材料掩埋在接觸孔中并將導(dǎo)電材料平坦化，可以將接觸孔360形成為與刻蝕停止層圖案355的上表面具有相同的高度。在本發(fā)明的另一個實施例中，在將接觸插塞形成為與刻蝕停止層圖案355的上表面具有相同的高度之后，還可以執(zhí)行刻蝕接觸插塞的一部分的工藝。這里，如附圖所示，接觸插塞360可以被形成為上表面比刻蝕停止層圖案355的上表面具有更低的高度。在本發(fā)明的第三實施例中，在形成刻蝕停止層圖案355之后，形成接觸插塞360。因此，接觸插塞360的高度不會因為用于形成刻蝕停止層圖案355的刻蝕工藝而改變。
[0074]然后，形成覆蓋刻蝕停止層圖案355和電介質(zhì)層350的電介質(zhì)層370。電介質(zhì)層370可以是氧化物層。通過刻蝕電介質(zhì)層370來形成用于暴露出接觸插塞360的第二溝槽。通過在第二溝槽中填充導(dǎo)電材料375來形成位線BL。
[0075]在形成第二溝槽的刻蝕工藝中，電介質(zhì)層370相比于刻蝕停止層圖案355可以以更快的速度被刻蝕?；蛘?，可以利用僅刻蝕電介質(zhì)層370的刻蝕材料來執(zhí)行刻蝕工藝。因此，可以執(zhí)行形成用于暴露出接觸插塞360的第二溝槽的刻蝕工藝以保留刻蝕停止層圖案355。結(jié)果，與第一實施例相似，在第三實施例中經(jīng)由刻蝕停止層圖案355可以僅暴露出每個第二溝槽中的目標(biāo)接觸插塞360。因此，半導(dǎo)體存儲器件可以保證在第二溝槽與接觸插塞360之間的重疊裕量。
[0076]第二溝槽沿與導(dǎo)線DSL、WLtl至WLn和SSL相交叉的方向延伸，由此暴露出刻蝕停止層圖案355的一部分和接觸插塞360以及電介質(zhì)層350的一部分。在形成第二溝槽的刻蝕工藝中，通過控制刻蝕時間等來更多地對刻蝕停止層圖案355的一部分以及被第二溝槽暴露的電介質(zhì)層350的一部分進(jìn)行刻蝕，可以將要形成位線BL的區(qū)域形成為具有更大的體積。根據(jù)刻蝕工藝的第二溝槽的深度可以在每個區(qū)域中有所不同。也就是，第二溝槽中的用于暴露出接觸插塞360的第一區(qū)域的深度d5可以大于第二溝槽中的用于暴露出刻蝕停止層圖案355的第二區(qū)域的深度d4。深度d5可以小于第二溝槽中的用于暴露出電介質(zhì)層350的第三區(qū)域的深度d6。
[0077]圖5是示意性地說明根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的框圖。
[0078]在圖5中，本實施例的存儲系統(tǒng)500包括存儲器件520和存儲器控制器510。
[0079]存儲系統(tǒng)520包括圖1的二維半導(dǎo)體存儲器件和圖4的三維半導(dǎo)體存儲器件中的一個或更多個。也就是，存儲系統(tǒng)520可以包括:第一電介質(zhì)層123a，所述第一電介質(zhì)層123a形成在具有接觸區(qū)和非接觸區(qū)的半導(dǎo)體襯底101上；刻蝕停止層圖案125b，所述刻蝕停止層圖案125b用于暴露出非接觸區(qū)中的第一電介質(zhì)層123a以及覆蓋接觸區(qū)中的第一電介質(zhì)層123a ;接觸孔CT，所述接觸孔CT穿過刻蝕停止層圖案125b和第一電介質(zhì)層123a而延伸至接觸區(qū)中的半導(dǎo)體襯底101 ;接觸插塞127a，所述接觸插塞127a形成在接觸孔CT中；以及導(dǎo)線141，所述導(dǎo)線141與接觸插塞127a連接。存儲器件520可以包括:第一垂直溝道層330A和第二垂直溝道層330B，所述第一垂直溝道層330A和第二垂直溝道層330B在襯底301上平行地突出；第一電介質(zhì)層3IOA至3IOE以及第一導(dǎo)線WLiw至DSL和WLk至SSL,所述第一電介質(zhì)層310A至310E以及第一導(dǎo)線WLK+1至DSL和WLk至SSL在包圍第一垂直溝道層330A和第二垂直溝道層330B中的每個的情況下交替地堆疊；至少一個第二電介質(zhì)層340和350，所述至少一個第二電介質(zhì)層340和350在覆蓋第一電介質(zhì)層310A至310E以及第一導(dǎo)線WLim至DSL和WLk至SSL的情況下形成在第一垂直溝道層330A和第二垂直溝道層330B上；刻蝕停止層圖案355，所述刻蝕停止層圖案355被形成為暴露第二垂直溝道層330B上的第二電介質(zhì)層350 ;接觸插塞360，所述接觸插塞360穿過刻蝕停止層圖案355以及第二電介質(zhì)層340和350而延伸至第一垂直溝道層330A ；以及第二導(dǎo)線BL，所述第二導(dǎo)線BL與接觸插塞360連接。第一垂直溝道層330A和第二垂直溝道層330B可以通過管道溝道層330C相連接。第二垂直溝道層330B可以與第三導(dǎo)線SL連接。
[0080]存儲控制器510控制主機(jī)與存儲器件520之間的數(shù)據(jù)交換。存儲器控制器510可以包括用于控制存儲系統(tǒng)500的操作的處理單元512。存儲器控制器510可以包括用作處理單元512的操作存儲器的SRAM 511。存儲控制器510還可以包括主機(jī)接口 513和存儲器接口 515。主機(jī)接口 513可以具有存儲系統(tǒng)500與主機(jī)之間的數(shù)據(jù)交換協(xié)議。存儲器接口515可以將存儲器控制器510與存儲器件520連接。而且，存儲器控制器510還可以包括糾錯塊ECC 514。糾錯塊ECC 514可以檢測并校正從存儲器件520讀取的錯誤數(shù)據(jù)。存儲系統(tǒng)500還可以包括用于儲存與主機(jī)接口連接的代碼數(shù)據(jù)的ROM器件(未示出)。存儲系統(tǒng)500可以用作便攜式數(shù)據(jù)存儲卡。存儲系統(tǒng)500可以用作固態(tài)盤SSD，所述固態(tài)盤SSD能夠替代計算機(jī)系統(tǒng)中的硬盤。
[0081]本發(fā)明可以利用刻蝕停止層來保證接觸插塞與導(dǎo)線之間的重疊裕量。
[0082]本發(fā)明去除了刻蝕停止層的形成在電介質(zhì)層上的一部分，使得刻蝕停止層圖案保留在接觸插塞的外圍，由此減小保留在導(dǎo)線之間的刻蝕停止層的面積。結(jié)果，可以降低導(dǎo)線之間的寄生電容。
[0083]雖然實施例是結(jié)合若干說明性實施例來描述的，但是應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員可以設(shè)想到的若干其他變型和實施例將落入本發(fā)明原理的主旨和范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體存儲器件，包括: 第一電介質(zhì)層，所述第一電介質(zhì)層位于包括接觸區(qū)和非接觸區(qū)的半導(dǎo)體襯底上； 刻蝕停止層圖案，所述刻蝕停止層圖案被形成以暴露所述非接觸區(qū)中的第一電介質(zhì)層以及覆蓋所述接觸區(qū)中的第一電介質(zhì)層； 接觸孔，所述接觸孔穿過所述刻蝕停止層圖案和所述第一電介質(zhì)層而延伸至所述接觸區(qū)中的半導(dǎo)體襯底； 接觸插塞，所述接觸插塞位于所述接觸孔中；以及 導(dǎo)線，所述導(dǎo)線連接至所述接觸插塞。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述接觸插塞的上表面被形成為具有基本上等于或小于所述刻蝕停止層的上表面的高度。
3.如權(quán)利要求1所述的半導(dǎo)體存儲器件，還包括: 第二電介質(zhì)層，所述第二電介質(zhì)層被形成以覆蓋所述刻蝕停止層圖案和所述第一電介質(zhì)層，并且被所述導(dǎo)線穿通。
4.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述導(dǎo)線與所述接觸插塞耦接，所述接觸插塞在基本上與所述刻蝕停止層圖案和所述第一電介質(zhì)層相接觸的情況下延伸至所述刻蝕停止層圖案和所述第一電介質(zhì)層的上表面。
5.如權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述導(dǎo)線的基本上與所述接觸插塞相接觸的第一區(qū)域的厚度大于所述導(dǎo)線的與所述刻蝕停止層圖案相接觸的第二區(qū)域的厚度，并且所述第一區(qū)域的厚度小于所述導(dǎo)線的基本上與所述第一電介質(zhì)層相接觸的第三區(qū)域的厚度。
6.如權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述刻蝕停止層圖案的基本上與所述導(dǎo)線相接觸的一部分包括下凹形狀。
7.如權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述第一電介質(zhì)層的基本上與所述導(dǎo)線相接觸的一部分包括下凹形狀。
8.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述導(dǎo)線包括NAND快閃存儲器件的位線，或與所述NAND快閃存儲器件的驅(qū)動晶體管連接的金屬線。
9.如權(quán)利要求1所述的半導(dǎo)體存儲器件，還包括: 漏極選擇線，所述漏極選擇線在所述刻蝕停止層圖案的兩側(cè)形成在所述第一電介質(zhì)層之下，并且沿與所述導(dǎo)線相交叉的方向延伸。
10.一種半導(dǎo)體存儲器件，包括: 第一垂直溝道層和第二垂直溝道層，所述第一垂直溝道層和所述第二垂直溝道層從襯底突出； 第一電介質(zhì)層和第一導(dǎo)線，所述第一電介質(zhì)層和所述第一導(dǎo)線在包圍所述第一垂直溝道層和所述第二垂直溝道層的情況下交替地堆疊； 第二電介質(zhì)層，所述第二電介質(zhì)層在覆蓋所述第一電介質(zhì)層和所述第一導(dǎo)線的情況下設(shè)置在所述第一垂直溝道層和所述第二垂直溝道層上； 刻蝕停止層圖案，所述刻蝕停止層圖案被形成以暴露所述第二垂直溝道層上的第二電介質(zhì)層； 接觸孔，所述接觸孔穿過所述刻蝕停止層圖案和所述第二電介質(zhì)層而延伸至所述第一垂直溝道層； 接觸插塞，所述接觸插塞設(shè)置在所述接觸孔中；以及 第二導(dǎo)線，所述第二導(dǎo)線與所述接觸插塞耦接。
11.如權(quán)利要求10所述的半導(dǎo)體存儲器件，還包括: 管道溝道層，所述管道溝道層用于將所述第一垂直溝道層與所述第二垂直溝道層連接。
12.如權(quán)利要求10所述的半導(dǎo)體存儲器件，其中，所述接觸插塞的上表面被形成為具有基本上等于或小于所述刻蝕停止層的上表面的高度。
13.如權(quán)利要求10所述的半導(dǎo)體存儲器件，其中，所述第二導(dǎo)線與所述接觸插塞耦接，所述接觸插塞在基本上與所述刻蝕停止層圖案和所述第二電介質(zhì)層相接觸的情況下沿與所述第一導(dǎo)線相交叉的方向延伸。
14.如權(quán)利要求13所述的半導(dǎo)體存儲器件，其中，所述第二導(dǎo)線的基本上與所述接觸插塞相接觸的第一區(qū)域的厚度大于所述第二導(dǎo)線的與所述刻蝕停止層圖案相接觸的第二區(qū)域的厚度，并且所述第一區(qū)域的厚度小于所述第二導(dǎo)線的基本上與所述第二電介質(zhì)層相接觸的第三區(qū)域的厚度。
15.如權(quán)利要求13所述的半導(dǎo)體存儲器件，其中，所述刻蝕停止層圖案的基本上與所述第二導(dǎo)線相接觸的一部分包括下凹形狀。
16.如權(quán)利要求13所述的半導(dǎo)體存儲器件，所述第二電介質(zhì)層的基本上與所述第二導(dǎo)線相接觸的一部分包括下凹形狀。`
17.一種存儲系統(tǒng)，包括: 半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件包括:第一電介質(zhì)層，所述第一電介質(zhì)層位于包括接觸區(qū)和非接觸區(qū)的半導(dǎo)體襯底上；刻蝕停止層圖案，所述刻蝕停止層圖案被形成以暴露所述非接觸區(qū)中的第一電介質(zhì)層以及覆蓋所述接觸區(qū)中的第一電介質(zhì)層；接觸孔，所述接觸孔穿過所述刻蝕停止層圖案和所述第一電介質(zhì)層而延伸至所述接觸區(qū)中的半導(dǎo)體襯底；接觸插塞，所述接觸插塞位于所述接觸孔中；以及導(dǎo)線，所述導(dǎo)線連接至所述接觸插塞；以及 存儲器控制器，所述存儲器控制器被配置為控制所述半導(dǎo)體存儲器件。
18.—種存儲系統(tǒng)，包括: 半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件包括:第一垂直溝道層和第二垂直溝道層，所述第一垂直溝道層和所述第二垂直溝道層從襯底突出；第一電介質(zhì)層和第一導(dǎo)線，所述第一電介質(zhì)層和所述第一導(dǎo)線在包圍所述第一垂直溝道層和所述第二垂直溝道層的情況下交替地堆疊；第二電介質(zhì)層，所述第二電介質(zhì)層在覆蓋所述第一電介質(zhì)層和所述第一導(dǎo)線的情況下設(shè)置在所述第一垂直溝道層和所述第二垂直溝道層上；刻蝕停止層圖案，所述刻蝕停止層圖案被形成以暴露所述第二垂直溝道層上的第二電介質(zhì)層；接觸孔，所述接觸孔穿過所述刻蝕停止層圖案和所述第二電介質(zhì)層而延伸至所述第一垂直溝道層；接觸插塞，所述接觸插塞設(shè)置在所述接觸孔中；以及第二導(dǎo)線，所述第二導(dǎo)線與所述接觸插塞耦接；以及 存儲器控制器，所述存儲器控制器被配置以控制所述半導(dǎo)體存儲器件。
【文檔編號】H01L21/768GK103489869SQ201210466227
【公開日】2014年1月1日 申請日期:2012年11月16日 優(yōu)先權(quán)日:2012年6月13日
【發(fā)明者】李在重 申請人:愛思開海力士有限公司