層疊封裝結(jié)構(gòu)及其制作方法
【專利摘要】本發(fā)明提供一種層疊封裝結(jié)構(gòu)的制作方法，包括步驟：提供第一封裝器件，其包括具有位于同一側(cè)的收容凹槽及多個(gè)第一焊盤的第一電路載板，每個(gè)第一焊盤上均形成有導(dǎo)電膏；在第一封裝器件上設(shè)置第二封裝器件，第二封裝器件包括第二電路載板及半導(dǎo)體芯片該第二電路載板具有暴露出的多個(gè)第二焊盤及多個(gè)電性連接墊，多個(gè)第二焊盤與多個(gè)第一焊盤一一對應(yīng)，且每個(gè)第二焊盤均靠近與其對應(yīng)的第一焊盤上的的導(dǎo)電膏，多個(gè)電性連接墊與多個(gè)第二焊盤位于第二電路載板的同一側(cè)，半導(dǎo)體芯片構(gòu)裝于電性連接墊上，且收容于收容凹槽內(nèi)；以及固化每個(gè)第一焊盤上的導(dǎo)電膏，從而形成一個(gè)層疊封裝結(jié)構(gòu)。本發(fā)明還涉及一種采用上述方法形成的層疊封裝結(jié)構(gòu)。
【專利說明】層疊封裝結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝技術(shù),特別涉及一種層疊封裝(package-on-package,POP)結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件尺寸的不斷減小，具有上封裝器件及下封裝器件的層疊封裝結(jié)構(gòu)也逐漸地備受關(guān)注。層疊封裝結(jié)構(gòu)一般通過層疊制作方法制成。在傳統(tǒng)的層疊制作方法中，為了實(shí)現(xiàn)高密度集成及小面積安裝，通常在下封裝器件的電路載板上設(shè)置一個(gè)凹槽，并將下封裝器件的芯片構(gòu)裝于該電路載板的凹槽內(nèi)。然而，由于芯片體積較小，凹槽具有一定的深度，從而使得下封裝器件的封裝難度較大，進(jìn)而使得具有該下封裝器的層疊封裝結(jié)構(gòu)的封裝效率也較低。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種封裝效率較高的層疊封裝結(jié)構(gòu)及其制作方法。
[0004]一種層疊封裝結(jié)構(gòu)的制作方法，包括步驟:提供一個(gè)第一封裝器件，所述第一封裝器件包括一個(gè)第一電路載板及構(gòu)裝在該第一電路載板上的第一半導(dǎo)體芯片，所述第一電路載板開設(shè)有一個(gè)收容凹槽，所述第一電路載板還具有暴露出的多個(gè)第一焊盤，所述多個(gè)第一焊盤與收容凹槽位于所述第一電路載板的同一側(cè)，且多個(gè)第一焊盤圍繞所述收容凹槽，每個(gè)第一焊盤的表面均形成有導(dǎo)電膏；在所述第一封裝器件的多個(gè)第一焊盤一側(cè)設(shè)置一個(gè)第二封裝器件，從而構(gòu)成一個(gè)堆疊結(jié)構(gòu)，所述第二封裝器件包括一個(gè)第二電路載板及構(gòu)裝在所述第二電路載板上的第二半導(dǎo)體芯片，所述第二電路載板具有暴露出的多個(gè)第二焊盤及多個(gè)電性連接墊，所述多個(gè)第二焊盤與多個(gè)第一焊盤一一對應(yīng)，且每個(gè)第二焊盤均靠近與其對應(yīng)的第一焊盤上的的導(dǎo)電膏，所述多個(gè)電性連接墊與多個(gè)第二焊盤位于所述第二電路載板的同一側(cè)，所述第二半導(dǎo)體芯片構(gòu)裝于所述多個(gè)電性連接墊上，且收容于所述收容凹槽內(nèi)；以及固化每個(gè)第一焊盤上的導(dǎo)電膏，使得每個(gè)第二焊盤通過固化的導(dǎo)電膏與與其相應(yīng)的第一焊盤焊接為一體，從而使得第二封裝器件焊接在所述第一電路載板的多個(gè)第一焊盤一側(cè)，形成一個(gè)層疊封裝結(jié)構(gòu)。
[0005]一種層疊封裝結(jié)構(gòu)，其包括一個(gè)第一封裝器件及一個(gè)第二封裝器件。第所述第一封裝器件包括一個(gè)第一電路載板及構(gòu)裝在該第一電路載板上的第一半導(dǎo)體芯片。所述第一電路載板開設(shè)有一個(gè)收容凹槽。所述第一電路載板還具有暴露出的多個(gè)第一焊盤。所述多個(gè)第一焊盤與收容凹槽位于所述第一電路載板的同一側(cè)。每個(gè)第一焊盤的表面均形成有導(dǎo)電膏。所述第二封裝器件包括一個(gè)第二電路載板及構(gòu)裝于所述第二電路載板上的第二半導(dǎo)體芯片。所述第二電路載板具有暴露出的多個(gè)第二焊盤及多個(gè)電性連接墊。所述多個(gè)第二焊盤與多個(gè)第一焊盤一一對應(yīng)，且每個(gè)第二焊盤均通過與其對應(yīng)的第一焊盤上的導(dǎo)電膏與與其對應(yīng)的第一焊盤連接為一體。所述多個(gè)電性連接墊與多個(gè)第二焊盤位于所述第二電路載板的同一側(cè)。所述第二半導(dǎo)體芯片構(gòu)裝于所述多個(gè)電性連接墊上，且收容于所述收容凹槽內(nèi)。
[0006]采用上述方法形成的層疊封裝結(jié)構(gòu)中，由于第二封裝器件的第二半導(dǎo)體芯片構(gòu)裝于暴露出的電性連接墊上，且收容于第一封裝器件的收容凹槽中，從而不僅減小了構(gòu)裝第二半導(dǎo)體芯片的難度，提高了層疊封裝結(jié)構(gòu)的封裝效率，而且減小層疊封裝結(jié)構(gòu)的高度，縮小層疊封裝結(jié)構(gòu)的體積。
【專利附圖】

【附圖說明】
[0007]圖1為本技術(shù)方案第一實(shí)施例提供的覆銅基板的剖面示意圖，該覆銅基板包括依次貼合的第一銅箔層、基底層及第二銅箔層。
[0008]圖2為將圖1所示的第一銅箔層制成第一導(dǎo)電線路層，將第二銅箔層制成第二導(dǎo)電線路層后的剖面示意圖。
[0009]圖3為于圖2所示的覆銅基板上形成一個(gè)收容通孔后所獲得的芯層電路基板的剖面示意圖。
[0010]圖4為于圖3所示的芯層電路基板的第一導(dǎo)電線路層一側(cè)依次壓合一個(gè)第一膠片及第一壓合基板，芯層電路基板的第二導(dǎo)電線路層一側(cè)壓合一個(gè)第二壓合基板后的剖面示意圖，第一壓合基板具有第三銅箔層及第一粘結(jié)層，第二壓合基板具有第四銅箔層及第二粘結(jié)層。
[0011]圖5為將圖4所示的第三銅箔層制成第三導(dǎo)電線路層，將第四銅箔層制成第四導(dǎo)電線路層后的剖面示意圖。
[0012]圖6為去除對應(yīng)于收容通孔的第一粘結(jié)層的材料所獲得的具有收容凹槽的第一電路載板的剖面示意圖。
[0013]圖7為在圖6所示的第一電路載板的遠(yuǎn)離所述收容凹槽一側(cè)設(shè)置第一半導(dǎo)體芯片及第二半導(dǎo)體芯片后的剖面示意圖。
[0014]圖8為在圖7所示的第一電路載板的收容凹槽一側(cè)設(shè)置導(dǎo)電膏后所獲得的第一封裝器件的剖面示意圖。
[0015]圖9為在圖8所示的第一封裝器件的導(dǎo)電膏一側(cè)堆疊一個(gè)第二封裝器件后所獲得的堆疊結(jié)構(gòu)的剖面示意圖。
[0016]圖10為對圖9所示的堆疊結(jié)構(gòu)進(jìn)行回焊處理后所獲得的層疊封裝結(jié)構(gòu)的剖面示意圖。
[0017]圖11為本技術(shù)方案第一實(shí)施例提供在圖3所不的芯層電路基板上側(cè)壓合一個(gè)第一膠片及第一銅箔片，下側(cè)壓合一個(gè)第二膠片及第二銅箔片后的剖面示意圖。
[0018]圖12為將圖11所示的第一銅箔片制成第三導(dǎo)電線路層，第二銅箔片制成第四導(dǎo)電線路層后的剖面示意圖。
[0019]圖13為在圖12所示的第三導(dǎo)電線路層上壓合一個(gè)第一壓合基板，在第四導(dǎo)電線路層上壓合一個(gè)第二壓合基板后的剖面示意圖，該第一壓合基板包括貼合的第一粘結(jié)層及第三銅箔層，第二壓合基板包括貼合的第二粘結(jié)層及第四銅箔層。
[0020]圖14為將圖13所示的第三銅箔層制成第五導(dǎo)電線路層，將第四銅箔層制成第六導(dǎo)電線路層后的剖面示意圖。
[0021]圖15為去除圖14中所示的對應(yīng)于所述收容通孔的第一粘結(jié)層的材料后所獲得具有收容凹槽的第一電路載板的剖面示意圖。
[0022] 主要元件符號說明
【權(quán)利要求】
1.一種層疊封裝結(jié)構(gòu)的制作方法，包括步驟: 提供一個(gè)第一封裝器件，所述第一封裝器件包括一個(gè)第一電路載板及構(gòu)裝在該第一電路載板上的第一半導(dǎo)體芯片，所述第一電路載板開設(shè)有一個(gè)收容凹槽，所述第一電路載板還具有暴露出的多個(gè)第一焊盤，所述多個(gè)第一焊盤與收容凹槽位于所述第一電路載板的同一側(cè)，且多個(gè)第一焊盤圍繞所述收容凹槽，每個(gè)第一焊盤的表面均形成有導(dǎo)電膏； 在所述第一封裝器件的多個(gè)第一焊盤一側(cè)設(shè)置一個(gè)第二封裝器件，從而構(gòu)成一個(gè)堆疊結(jié)構(gòu)，所述第二封裝器件包括一個(gè)第二電路載板及構(gòu)裝在所述第二電路載板上的第二半導(dǎo)體芯片，所述第二電路載板具有暴露出的多個(gè)第二焊盤及多個(gè)電性連接墊，所述多個(gè)第二焊盤與多個(gè)第一焊盤一一對應(yīng)，且每個(gè)第二焊盤均靠近與其對應(yīng)的第一焊盤上的的導(dǎo)電膏，所述多個(gè)電性連接墊與多個(gè)第二焊盤位于所述第二電路載板的同一側(cè)，所述第二半導(dǎo)體芯片構(gòu)裝于所述多個(gè)電性連接墊上，且收容于所述收容凹槽內(nèi)；以及 固化每個(gè)第一焊盤上的導(dǎo)電膏，使得每個(gè)第二焊盤通過固化的導(dǎo)電膏與與其相應(yīng)的第一焊盤焊接為一體，從而使得第二封裝器件焊接在所述第一電路載板的多個(gè)第一焊盤一偵牝形成一個(gè)層疊封裝結(jié)構(gòu)。
2.如權(quán)利要求1所述的層疊封裝結(jié)構(gòu)的制作方法，其特征在于，該第一半導(dǎo)體芯片和所述多個(gè)第一焊盤位于所述第一電路載板的相對兩側(cè)，所述第一封裝器件的形成方法包括步驟: 提供所述第一電路載板； 通過打線結(jié)合技術(shù)、表面貼裝技術(shù)或者覆晶封裝技術(shù)將所述第一半導(dǎo)體芯片構(gòu)裝于所述第一電路載板遠(yuǎn)離所述多 個(gè)第一焊盤一側(cè)；以及 采用印刷方法在每個(gè)第一焊盤的表面形成所述導(dǎo)電膏，以獲得所述第一封裝器件。
3.如權(quán)利要求2所述的層疊封裝結(jié)構(gòu)的制作方法，其特征在于，所述第一電路載板為具有四層導(dǎo)電線路層的電路載板，所述第一電路載板的形成方法包括步驟: 提供一個(gè)覆銅基板，所述覆銅基板包括依次貼合的第一銅箔層、基底層及第二銅箔層，所述覆銅基板具有一個(gè)非產(chǎn)品區(qū)及一個(gè)包圍并環(huán)繞所述非產(chǎn)品區(qū)的產(chǎn)品區(qū)； 將所述第一銅箔層及第二銅箔層分別制成第一導(dǎo)電線路層及第二導(dǎo)電線路層，所述第一導(dǎo)電線路層暴露出對應(yīng)于所述非產(chǎn)品區(qū)的基底層一側(cè)的材料，所述第二導(dǎo)電線路層暴露出對應(yīng)于所述非產(chǎn)品區(qū)的基底層另一側(cè)的材料； 去除對應(yīng)于所述非產(chǎn)品區(qū)的基底層的材料，以獲得一個(gè)具有收容通孔的芯層電路基板，所述芯層電路基板包括依次貼合的第一導(dǎo)電線路層、基底層及第二導(dǎo)電線路層，所述收容通孔依次貫穿所述第一導(dǎo)電線路層、基底層及第二導(dǎo)電線路層； 在所述芯層電路基板的第一導(dǎo)電線路層一側(cè)壓合一個(gè)第一膠片和一個(gè)第一壓合基板，在芯層電路基板的第二導(dǎo)電線路層一側(cè)壓合一個(gè)第二壓合基板，所述第一膠片為低流動(dòng)性半固化片，且具有一個(gè)與所述收容通孔對應(yīng)的膠片開口，所述第一壓合基板包括貼合的第一粘結(jié)層及第三銅箔層，所述第一粘結(jié)層位于所述第一膠片與第三銅箔層之間，所述第二壓合基板包括貼合的第二粘結(jié)層及第四銅箔層，所述第二粘結(jié)層位于所述芯層電路基板及第四銅箔層之間； 將所述第三銅箔層及第四銅箔層分別制成第三導(dǎo)電線路層及第四導(dǎo)電線路層，所述第三銅箔層暴露出處于所述非產(chǎn)品區(qū)的第一粘結(jié)層的材料；以及去除對應(yīng)于所述非產(chǎn)品區(qū)的第一粘結(jié)層的材料，以獲得所述第一電路載板。
4.如權(quán)利要求2所述的層疊封裝結(jié)構(gòu)的制作方法，其特征在于，所述第一電路載板具有六層導(dǎo)電線路層的電路載板，所述第一電路載板的形成方法包括步驟: 提供一個(gè)覆銅基板，所述覆銅基板包括依次貼合的第一銅箔層、基底層及第二銅箔層，所述覆銅基板具有一個(gè)非產(chǎn)品區(qū)及一個(gè)包圍并環(huán)繞所述非產(chǎn)品區(qū)的產(chǎn)品區(qū)； 將所述第一銅箔層及第二銅箔層分別制成第一導(dǎo)電線路層及第二導(dǎo)電線路層，所述第一導(dǎo)電線路層暴露出對應(yīng)于所述非產(chǎn)品區(qū)的基底層一側(cè)的材料，所述第二導(dǎo)電線路層暴露出對應(yīng)于所述非產(chǎn)品區(qū)的基底層另一側(cè)的材料； 去除對應(yīng)于所述非產(chǎn)品區(qū)的基底層的材料，以獲得一個(gè)具有收容通孔的芯層電路基板，所述芯層電路基板包括依次貼合的第一導(dǎo)電線路層、基底層及第二導(dǎo)電線路層，所述收容通孔依次貫穿所述第一導(dǎo)電線路層、基底層及第二導(dǎo)電線路層； 在所述芯層電路基板的第一導(dǎo)電線路層一側(cè)壓合一個(gè)第一膠片和一個(gè)第一銅箔片，在芯層電路基板的第二導(dǎo)電線路層一側(cè)壓合一個(gè)第二膠片和一個(gè)第二銅箔片，所述第一膠片及第二膠片均為低流動(dòng)性半固化片，且均具有一個(gè)與所述收容通孔對應(yīng)的膠片開口，所述第一膠片位于所述第一銅箔片及芯層電路基板之間，且所述第一膠片的膠片開口與所述收容通孔相連通，所述第二膠片位于所述第二銅箔片及芯層電路基板之間，且所述第二膠片的膠片開口與所述收容通孔相連通； 將所述第一銅箔片及第二銅箔片分別制成第三導(dǎo)電線路層及第四導(dǎo)電線路層，所述第三導(dǎo)電線路層覆蓋所述收容通孔靠近所述第一膠片的一側(cè)，所述第四導(dǎo)電線路層覆蓋所述收容通孔靠近所述第二膠片的一側(cè)； 在所述芯層電路基板的第三導(dǎo)電線路層一側(cè)壓合一個(gè)第一壓合基板，在所述芯層電路基板的第四導(dǎo)電線路層一側(cè)壓合一個(gè)第二壓合基板，所述第一壓合基板包括貼合的第一粘結(jié)層及第三銅箔層，所述第一粘結(jié)層位于所述第三導(dǎo)電線路層與所述第三銅箔層之間，所述第二壓合基板包括貼合的第二粘結(jié)層及第四銅箔層，所述第二粘結(jié)層位于所述第四導(dǎo)電線路層及第四銅箔層之間； 將所述第三銅箔層及第四銅箔層分別制成第五導(dǎo)電線路層及第六導(dǎo)電線路層，所述第五導(dǎo)電線路層暴露出對應(yīng)于所述收容通孔的第一粘結(jié)層的材料；以及 去除對應(yīng)于所述收容通孔的第一粘結(jié)層的材料及第一銅箔片的材料，以獲得所述第一電路載板。
5.如權(quán)利要求1所述的層疊封裝結(jié)構(gòu)的制作方法，其特征在于，所述第一半導(dǎo)體芯片及多個(gè)第一焊盤分別位于所述第一電路載板的相對兩側(cè)，所述第一電路載板還具有多個(gè)導(dǎo)通孔及暴露出的多個(gè)與多個(gè)導(dǎo)通孔一一對應(yīng)的電性接觸墊，多個(gè)導(dǎo)通孔與多個(gè)第一焊盤一一對應(yīng)，所述電性接觸墊與多個(gè)第一焊盤分別位于所述第一電路載板的相對兩側(cè)，且多個(gè)電性接觸墊圍繞所述第一半導(dǎo)體芯片，每個(gè)電性接觸墊通過一個(gè)導(dǎo)通孔與相應(yīng)的第一焊盤電性相連，所述第一半導(dǎo)體芯片構(gòu)裝于所述第一電路載板時(shí)，所述第一半導(dǎo)體芯片通過多個(gè)電性接觸墊與所述第一電路載板電性相連。
6.如權(quán)利要求1所述的層疊封裝結(jié)構(gòu)的制作方法，其特征在于，所述第一封裝器件還包括覆蓋所述第一半導(dǎo)體芯片的封裝膠體，所述封裝膠體的橫截面積與第一電路載板的橫截面積相同，所述第一半導(dǎo)體芯片和所述多個(gè)第一焊盤位于第一電路載板的相對兩側(cè)。
7.如權(quán)利要求1所述的層疊封裝結(jié)構(gòu)的制作方法，其特征在于，所述第二封裝器件還包括設(shè)于第二半導(dǎo)體芯片與第二電路載板之間的底部填充劑。
8.—種層疊封裝結(jié)構(gòu)，其包括: 第一封裝器件，所述第一封裝器件包括一個(gè)第一電路載板及構(gòu)裝在該第一電路載板上的第一半導(dǎo)體芯片，所述第一電路載板開設(shè)有一個(gè)收容凹槽，所述第一電路載板還具有暴露出的多個(gè)第一焊盤，所述多個(gè)第一焊盤與收容凹槽位于所述第一電路載板的同一側(cè)，每個(gè)第一焊盤的表面均形成有導(dǎo)電膏；以及 第二封裝器件，所述第二封裝器件包括一個(gè)第二電路載板及構(gòu)裝于所述第二電路載板上的第二半導(dǎo)體芯片，所述第二電路載板具有暴露出的多個(gè)第二焊盤，所述第二電路載板具有暴露出的多個(gè)第二焊盤及多個(gè)電性連接墊，所述多個(gè)第二焊盤與多個(gè)第一焊盤一一對應(yīng)，且每個(gè)第二焊盤均靠近與其對應(yīng)的第一焊盤上的的導(dǎo)電膏，所述多個(gè)電性連接墊與多個(gè)第二焊盤位于所述第二電路載板的同一側(cè)，所述第二半導(dǎo)體芯片構(gòu)裝于所述多個(gè)電性連接墊上,且收容于所述收容凹槽內(nèi)。
9.如權(quán)利要求8所述的層疊封裝結(jié)構(gòu)，其特征在于，所述第一電路載板包括芯層電路基板，所述芯層電路基板包括依次貼合的第一導(dǎo)電線路層、基底層及第二導(dǎo)電線路層，所述第一電路載板還包括依次壓合于所述芯層電路基板的第一導(dǎo)電線路層一側(cè)的第一粘結(jié)層和第三導(dǎo)電線路層及依次壓合于所述芯層電路基板的第二導(dǎo)電線路層一側(cè)的第二粘結(jié)層和第四導(dǎo)電線路層，所述收容凹槽僅貫穿所述第三導(dǎo)電線路層、第一粘結(jié)層及芯層電路基板第一膠片，以使所述第二粘結(jié)層暴露于收容凹槽中，所述第三導(dǎo)電線路層包括所述多個(gè)第一焊盤。
10.如權(quán)利要求9所述的層疊封裝結(jié)構(gòu)，其特征在于，所述第一粘結(jié)層與所述芯層電路基板之間還設(shè)有一個(gè)第一膠片，所述第一膠片為低流動(dòng)性膠片，所述收容凹槽貫穿所述第一膠片。
11.如權(quán)利要求8所述的層疊封裝結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體芯片及多個(gè)第一焊盤分別位于所述第一電路載板的相對兩側(cè)，所述第一電路載板還具有多個(gè)導(dǎo)通孔及暴露出的多個(gè)與多個(gè)導(dǎo)通孔一一對應(yīng)的電性接觸墊，多個(gè)導(dǎo)通孔與多個(gè)第一焊盤一一對應(yīng)，所述第一電路載板的多個(gè)電性接觸墊與多個(gè)第一焊盤分別位于所述第一電路載板的相對兩偵U，且所述第一電路載板的多個(gè)電性接觸墊圍繞所述第一半導(dǎo)體芯片，每個(gè)第一電路載板的電性接觸墊通過一個(gè)導(dǎo)通孔與相應(yīng)的第一焊盤電性相連，所述第一半導(dǎo)體芯片構(gòu)裝于所述第一電路載板時(shí)，所述第一半導(dǎo)體芯片通過所述第一電路載板的多個(gè)電性接觸墊與所述第一電路載板電性相連。
12.如權(quán)利要求8所述的層疊封裝結(jié)構(gòu)，其特征在于，所述第一封裝器件還包括覆蓋所述第一半導(dǎo)體芯片的封裝膠體，所述封裝膠體的橫截面積與第一電路載板的橫截面積相同，所述第一半導(dǎo)體芯片和所述多個(gè)第一焊盤位于第一電路載板的相對兩側(cè)。
13.如權(quán)利要求8所述的層疊封裝結(jié)構(gòu)，其特征在于，所述第二封裝器件遠(yuǎn)離所述第一封裝器件的一側(cè)還設(shè)有多個(gè)錫球。
14.如權(quán)利要求8所述的層疊封裝結(jié)構(gòu)，其特征在于，所述第二封裝器件還包括設(shè)于第二半導(dǎo)體芯片與第二電路載板之間的底部填充劑。
【文檔編號】H01L21/60GK103811362SQ201210443404
【公開日】2014年5月21日 申請日期:2012年11月8日 優(yōu)先權(quán)日:2012年11月8日
【發(fā)明者】李泰求 申請人:宏啟勝精密電子(秦皇島)有限公司, 臻鼎科技股份有限公司