專利名稱：用于溝槽器件的集成的柵流道和場植入終端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于溝槽器件的集成的柵流道(gate runner)和場植入終端。
背景技術(shù)：
已知的晶體管裝置可以被構(gòu)造為以相當高的電壓處理相當大的電流。可稱為功率器件的這種晶體管器件裝置可以包括例如雙極場效應器件，雙極場效應器件包括例如絕緣柵雙極晶體管(IGBT)、金屬氧化物半導體場效應晶體管(MOSFET)等。這些晶體管器件可以被構(gòu)造成具有各種特征，諸如低導通電阻、快速切換速度、切換操作過程中的低電流消耗、各種柵結(jié)構(gòu)固有的相對低的電容等。盡管在晶體管器件技術(shù)中具有顯著進步，但對于較高電流等級的其中一個限制因素是擊穿電壓，特別是在邊緣終端區(qū)域中。因為半導體結(jié)可能具有一些非理想的特征(例如，有限邊界、變化(諸如彎曲))，可以采用邊緣終端技術(shù)，例如，以使可能不利地影響擊穿電壓的其它高集中度電場線遷移。遺憾的是，晶體管器件中包括的多種已知的終端結(jié)構(gòu)會占據(jù)器件芯片區(qū)域(die area)的主要部分，可能制造昂貴，并且可能在半導體器件內(nèi)造成機械應力/應變。因此，存在對于系統(tǒng)、方法和裝置的需要以解決現(xiàn)有技術(shù)的不足并且提供其它新的和新穎的特征。

發(fā)明內(nèi)容
在一個通常的方面，一種裝置可包括形成在基板的外延層內(nèi)的多個溝槽金屬氧化物半導體場效應晶體管(MOSFET)器件以及布置在所述多個溝槽MOSFET器件周圍且布置在外延層內(nèi)的柵流道溝槽。該裝置還可包括通過阱植入(well implant)限定的且布置在柵流道溝槽周圍的漂浮場植入部(floating-field implant,浮置場植入部)。在另一個通常的方面，一種裝置可包括形成在基板的外延層內(nèi)的多個溝槽半導體器件以及布置在所述多個溝槽半導體器件周圍且布置在外延層內(nèi)的柵流道溝槽。該裝置還可包含布置在柵流道溝槽內(nèi)且具有凹部的多晶硅材料。并且又一個通常的方面，一種方法可包括在基板的外延層的漂浮場區(qū)內(nèi)形成第一摻雜區(qū)，以及在外延層的有源區(qū)內(nèi)形成第二摻雜區(qū)的至少一部分。該方法還可包括在外延層的柵流道區(qū)內(nèi)限定柵流道溝槽。外延層的柵流道區(qū)可布置在外延層的有源區(qū)與外延層的漂浮場區(qū)之間。在附圖中以及下面的描述中闡述一個或多個實施例的細節(jié)。其它特征將從描述和附圖中以及從權(quán)利要求中顯而易見。


圖1是示出了包括幾個區(qū)的半導體芯片的框圖。圖2是與溝槽柵流道集成在一起的一組漂浮場植入部的俯視圖，該溝槽柵流道具有布置在溝槽內(nèi)的至少一部分。
圖3A至圖3E是示出用于制造包括漂浮場植入部和溝槽柵流道的半導體芯片的方法的截面圖。圖4是示出包括已被拋光的絕緣層的半導體芯片的截面圖。圖5是示出具有已被拋光的絕緣層的另一半導體芯片的截面圖。圖6是示出用于形成半導體芯片的柵流道溝槽以及多個摻雜區(qū)的過程的示圖。
具體實施例方式圖1是示出了包括幾個區(qū)的半導體芯片192的框圖。半導體芯片192具有漂浮場區(qū)110、柵流道區(qū)120、以及有源區(qū)130。如圖1中所示，柵流道區(qū)120布置在漂浮場區(qū)110與有源區(qū)130之間。有源區(qū)130可包括半導體器件132。在一些實施方式中，半導體器件132可電耦接到多個其它的半導體器件(未示出)。在一些實施方式中，半導體器件132可被構(gòu)造成作為單個半導體器件操作或者作為單個半導體器件與多個其它的半導體器件共同操作。在一些實施方式中，半導體器件132可稱作有源器件。在一些實施方式中，半導體器件132 (或者另外的半導體器件)可以例如是任何類型的功率金屬氧化物半導體場效應晶體管(M0SFET)。在一些實施方式中，半導體器件132 (或者另外的半導體器件)可以例如是溝槽MOSFET器件、溝槽雙擴散金屬氧化物半導體(DMOS)器件、UMOS器件等。在一些實施方式中，半導體器件132可以是任何類型的垂直定向的功率器件。在一些實施方式中，半導體器件132 (或者另外的半導體器件)可以不是溝槽型器件(例如，具有或利用溝槽結(jié)構(gòu)的器件)。柵流道區(qū)120可包括布置在溝槽內(nèi)的柵流道122。在一些實施方式中，柵流道122因為布置在溝槽內(nèi)，因此可稱作溝槽柵流道。在一些實施方式中，設(shè)置有溝槽柵流道122的溝槽可以利用與用于形成半導體器件132的一個或多個溝槽(其可以稱作器件溝槽)的相同的溝槽工藝而形成。在一些實施方式中，溝槽柵流道122可具有布置在多個溝槽(未示出)內(nèi)的部分。漂浮場區(qū)110可包括漂浮場植入部112，漂浮場植入部可利用植入工藝形成在漂浮場區(qū)110內(nèi)。具體地說，漂浮場植入部112 (還可稱為場限定植入部)可以利用阱植入工藝形成(例如，P阱植入工藝，N阱植入工藝)。在一些實施方式中，用于形成半導體器件132的一個或多個植入部的植入工藝可用來形成漂浮場植入部112。在一些實施方式中，漂浮場區(qū)110可包括多個漂浮場植入部(未示出)。在一些實施方式中，半導體器件132可稱為邊緣半導體器件(例如，邊緣溝槽MOSFET器件)，因為半導體器件132可相對靠近半導體芯片192的邊緣194布置。在一些實施方式中，沒有其它的半導體器件(諸如與半導體器件132類似的半導體器件)可布置在半導體器件132與半導體芯片192的邊緣194之間，因為半導體器件132是邊緣器件。其它的半導體器件(其可能是或可能不是溝槽器件)可布置在半導體器件132的右側(cè)(沿著遠離邊緣194的方向)。由于漂浮場植入部112在半導體芯片192中與半導體器件132集成在一起，所以半導體器件132的擊穿電壓可以比可能沒有漂浮場植入部112的半導體器件的擊穿電壓更高。漂浮場植入部112可被構(gòu)造為降低例如電場擁堵。在一些實施方式中，與半導體器件132相關(guān)的耗盡區(qū)(未示出)由于漂浮場植入部112而可增大(朝著邊緣194擴展)。在沒有漂浮場植入部112的情況下，耗盡區(qū)可能相對較小，并且擊穿電壓會比具有漂浮場植入部112的情況更小。與半導體器件132相關(guān)的擊穿電壓會比僅具有柵流道122的情況更高(并且因此半導體器件132可作為較高的電壓器件操作)。在一些實施方式中，漂浮場植入部112、柵流道122和半導體器件132可形成在半導體芯片192的外延層內(nèi)。在一些實施方式中,夕卜延層可摻雜有N型摻雜劑或P型摻雜劑。如圖1中所示，漂浮場植入部112和溝槽柵流道122與半導體器件132 —起集成在半導體芯片192中。具體地說，漂浮場植物件112的形成和溝槽柵流道122的形成集成在用于制造半導體器件132的工藝中。換句話說，用于制造半導體器件132的工藝步驟還可用于制造漂浮場植入部112和/或溝槽柵流道122。在一些實施方式中，在沒有特別地用于制造漂浮場植入部112和/或溝槽柵流道122的其他工藝步驟的情況下，用于制造半導體器件132的工藝步驟也可用來制造漂浮場植入部112和/或溝槽柵流道122。因此，漂浮場植入部112和溝槽柵流道122可以以有效的方式(例如成本效益方式)制造。溝槽柵流道122與漂浮場植入部112的結(jié)合可以共同起到邊緣終端的作用，該邊緣終端比不包括溝槽柵流道122和漂浮場植入部112的結(jié)合的邊緣終端可具有對表面電荷變化更弱的敏感性。此外，溝槽柵流道122和/或鈍化層(未示出)上的機械應力/應變可減小，因為溝槽柵流道122和漂浮場植入部112集成在半導體芯片192中。下面更詳細地描述關(guān)于漂浮場植入部112和溝槽柵流道122與半導體器件132 —起集成到半導體芯片192中的益處的更多細節(jié)。在這里描述的圖1和其它附圖中示出的元件描述了半導體芯片192的各方面以及它們的各種關(guān)系，但是不必按比例繪制。此外，在該實施方式中，并且在其它實施方式中，關(guān)于寬度或長度(其可以是平均寬度或長度、最大寬度或長度、最小寬度或長度等)是沿著(或大致沿著)半導體芯片192的頂面196對準的距離，并且關(guān)于深度(其可以是平均深度、最大深度、最小深度等)是與半導體芯片192的頂面196正交(或大致正交)對準的距離。圖2是與至少一部分布置在半導體芯片292的溝槽內(nèi)的溝槽柵流道222集成在一起的一組漂浮場植入部212的俯視圖。圖2中未示出溝槽柵流道222下方的溝槽。在該實施方式中，溝槽柵流道222電耦接至幾個溝槽柵232 (例如，柵電極)。溝槽柵232電耦接至半導體器件(未示出)(例如半導體器件的柵)，所述半導體器件的至少一些部分布置在溝槽柵232下方。通過施加電壓至溝槽柵流道222和/或至溝槽柵232，可以致動多個半導體器件(其可共同起到單個半導體器件的作用)。圖2中示出了半導體芯片的邊緣294。圖2中示出的元件描述了半導體芯片192的各方面，且不必按比例繪制。在該實施方式中，這組漂浮場植入部212包括漂浮場植入部212的三個環(huán)，F(xiàn)Fl至FF3，它們布置在溝槽柵流道222周圍。在一些實施方式中，一組漂浮場植入部212可包括少于三個環(huán)(例如，I個環(huán)、2個環(huán))或者多于三個環(huán)(例如，4個環(huán)、5個環(huán))。在一些實施方式中，來自一組漂浮場植入部212的一個或多個漂浮場植入部和/或溝槽柵流道222可以具有與圖2中所示出的不同的形狀。例如，來自一組漂浮場植入部212的一個或多個漂浮場植入部和/或溝槽柵流道222可以具有比圖2中示出的或多或少的彎曲。在一些實施方式中，一個或多個漂浮場植入部212和/或溝槽柵流道222可以具有正方形形狀、圓形形狀、長方形形狀、橢圓形形狀等。
盡管圖2中未示出，但在一些實施方式中，來自一組漂浮場植入部212的一個或多個漂浮場植入部和/或溝槽柵流道222可以形成開口結(jié)構(gòu)。換句話說，來自一組漂浮場植入部212的一個或多個漂浮場植入部和/或溝槽柵流道222可以不形成圖2中所示的閉合環(huán)或環(huán)形。如圖2中所示，來自一組漂浮場植入部212的每個漂浮場植入部與來自該組漂浮場植入部212的相鄰的漂浮場植入部等間隔。在一些實施方式中，來自一組漂浮場植入部212的每對漂浮場植入部可以具有不同的間距(例如，可以是不等間隔的)。例如，漂浮場植入部FFl與漂浮場植入部FF2之間的距離可以不同于漂浮場植入部FF2與漂浮場植入部FF3之間的距離。在一些實施方式中，一對漂浮場植入部212 (例如，漂浮場植入部FFl與漂浮場植入部FF2，漂浮場植入部FFl與漂浮場植入部FF3)之間的距離可以大約在幾納米(nm)(例如lnm、2nm、IOnm)至幾微米(ii m)(例如2 y m、10 y m、100 y m)之間。在一些實施方式中，該距離可以小于幾納米或者大于幾微米。在一些實施方式中，溝槽柵流道222與漂浮場植入部FF3(其是一組漂浮場植入部212的最內(nèi)部的漂浮場植入部)之間的距離可以不同于(例如，大于、小于)或者相同于來自一組漂浮場植入部212的一對漂浮場植入部之間的距離。例如，溝槽柵流道222與漂浮場植入部FF3 (其是一組漂浮場植入部212的最內(nèi)部的漂浮場植入部)之間的距離可以與漂浮場植入部FF3與漂浮場植入部FF2之間的距離相同。在一些實施方式中，溝槽柵流道222與漂浮場植入部212 (例如，漂浮場植入部FF3)之間的距離可以大約在幾納米(nm)(例如，2nm、10nm)至幾微米(ii m)(例如,2 y m、10 y m、100 y m)之間。在一些實施方式中，該距離可以小于幾納米或者大于幾微米。圖3A至圖3E是示出用于制造包括漂浮場植入部和溝槽柵流道(例如，柵流道具有布置在溝槽內(nèi)的至少一部分(即，柵流道溝槽))的半導體芯片300的方法的截面圖。在圖3A至圖3E中，在布置于基板320上的外延層390內(nèi)執(zhí)行各種操作(例如，半導體處理操作)，以形成半導體芯片300中的漂浮場植入部和溝槽柵流道。在一些實施方式中，基板320可以是摻雜有N型摻雜劑(例如，相對高濃度的N型摻雜劑、磷摻雜劑、砷摻雜劑)的N型基板。在一些實施方式中，形成在基板320上方的外延層390可以是由與基板320相同傳導性或不同傳導性制成的P型材料。在一些實施方式中，外延層390可以外延地生長在基板320上。在一些實施方式中，外延層390可以認為是基板320的一部分。用于形成漂浮場植入部和溝槽柵流道的工藝可以與用于形成一個或多個有源器件(例如，諸如MOSFET器件的有源半導體器件)的工藝集成在一起。換句話說，可以利用與用于形成一個或多個有源器件的相同的工藝來形成溝槽柵流道和漂浮場植入部的至少一些部分。在圖3D和圖3E中示出了有源器件380。在一些實施方式中，圖3A至圖3E中描述的傳導性類型可以反轉(zhuǎn)(reverse)。因此，有源器件380 (在圖3D和圖3E中示出)可以是例如N型MOSFET器件、P型MOSFET器件等。在一些實施方式中，半導體芯片300可以具有多個有源器件，諸如有源器件380，它們可相對于彼此橫向地定位，以預定的樣式分布于芯片的有源區(qū)等。圖3A至圖3E是示出用于制造具有漂浮場植入部和溝槽柵流道的半導體芯片300的僅一些步驟(例如，處理步驟)的簡單示圖。在一些實施方式中，未清楚示出的其它的半導體處理操作(例如，掩蔽步驟、蝕刻步驟、沉積步驟、拋光步驟)可以用于制造具有漂浮場植入部和溝槽柵流道的半導體芯片300。為了簡化，僅在半導體芯片300的各元件的一些部分上示出了附圖標記，但一些元件可以延伸到圖3A至圖3E中的半導體芯片300的其它部分。圖3A至圖3E中示出的處理步驟是可用于制造半導體芯片300的處理步驟類型的代表性實例。因此，在一些實施方式中，一個或多個處理步驟可以以不同的順序執(zhí)行，或者可以由其它類型的處理步驟替換。這里描述了處理中的一些變型。如圖3A中所示，其示出了正在制造的半導體芯片300的截面，場氧化物層330布置在外延層390上。在該圖中，已經(jīng)在場氧化物層330中蝕刻出開口(例如，利用濕蝕刻工藝的蝕刻、利用氣態(tài)蝕刻劑的蝕刻、利用等離子工藝的蝕刻)，從而可以利用植入工藝(例如，移植工藝)在外延層390內(nèi)形成有源區(qū)植入部314與漂浮場植入部312。有源區(qū)植入部314可以是與一個或多個有源器件(例如，半導體器件)有關(guān)(例如為...植入)的植入部。如圖3A中所示，在一些實施方式中，有源區(qū)植入部314和/或漂浮場植入部312在植入過程中或植入過程之后由于摻雜劑的擴散而可能在場氧化物330的部分的下面延伸。在一些實施方式中，有源區(qū)植入部314和/或漂浮場植入部312可以利用P型摻雜劑(例如鎵摻雜劑、硼摻雜劑)形成，從而這些植入部是P阱植入部。在一些實施方式中，場氧化物層330可以利用沉積的氧化物和/或熱生長的氧化物形成。在一些實施方式中，場氧化物層330可以具有幾納米(nm)(例如,2nm、IOnm)至幾微米(iim)(例如,2 ii m、10 ii m、100 ii m)之間的厚度。在一些實施方式中，該厚度可以小于幾納米或者大于幾微米。在一些實施方式中，場氧化物330的至少一部分可以利用化學汽相沉積(CVD)工藝(例如，次大氣壓CVD (SACVD)工藝)形成。在一些實施方式中，可以使用其它類型的沉積工藝。在一些實施方式中，場氧化物層330中的與漂浮場植入部312相關(guān)的開口以及場氧化物層330中的與有源區(qū)植入部314相關(guān)的開口可以利用相同的蝕刻工藝形成。在一些實施方式中，場氧化物層330中的與漂浮場植入部312相關(guān)的開口可以形成為用于場氧化物層330中的與有源區(qū)植入部314相關(guān)的開口，或者反之亦然。在這些實施方式中，場氧化物層330中的與漂浮場植入部312相關(guān)的開口可以利用與用于形成場氧化物層330中的與有源區(qū)植入部314相關(guān)的開口的工藝(或多個工藝)的不同的工藝(或多個工藝)形成。例如，與漂浮場植入部312相關(guān)的一個開口可以利用與用于形成場氧化物層330中的與有源區(qū)植入部314相關(guān)的開口的工藝相同的工藝形成。在這些實施方式中，可以利用不同的工藝形成與漂浮場植入部312相關(guān)的另一個開口。在該實施方式中，有源區(qū)植入部314和漂浮場植入部312可以利用不同的(或多個)植入工藝形成。例如，有源區(qū)植入部314可以利用在能量(例如，加速能量)、植入的持續(xù)時間、摻雜劑類型、摻雜劑劑量、植入的角度(例如，相對于豎直軸線(與半導體芯片600正交)在0至70度之間的角度)等方面與用于形成一個或多個漂浮場植入部312的工藝不同的植入工藝形成。在一些實施方式中，有源區(qū)植入部314和/或一個或多個漂浮場植入部312可以利用多個植入工藝形成(例如，利用以連續(xù)方式執(zhí)行的多個植入工藝形成)。例如，一個漂浮場植入部312可以利用與用于形成有源區(qū)植入部314的工藝相同的工藝形成。在這些實施方式中，另一個漂浮場植入部312可以利用不同(且獨立)的工藝形成。在該實施方式中，與漂浮場植入部312相關(guān)的開口可以形成在場氧化物層330中。圖3A中示出的漂浮場植入部312可以利用植入工藝(例如初始或第一植入工藝)經(jīng)由與漂浮場植入部312相關(guān)的開口至少部分地形成。在已經(jīng)至少部分地形成漂浮場植入部312之后，可以在場氧化物層330中形成與有源區(qū)植入部314相關(guān)的開口。然后可以利用植入工藝(例如附加或第二植入工藝)經(jīng)由與有源區(qū)植入部314相關(guān)的開口形成有源區(qū)植入部314。在一些實施方式中，在用于經(jīng)由與有源區(qū)植入部314相關(guān)的開口形成有源區(qū)植入部314的植入工藝(例如，附加或者第二植入工藝)期間，可以經(jīng)由與漂浮場植入部312相關(guān)的開口繼續(xù)形成漂浮場植入部312。因為可以利用相同的植入工藝至少部分地形成有源區(qū)植入部314和漂浮場植入部312，所以半導體芯片300的一個或多個有源器件的部分可以與漂浮場植入部312的部分以整體的方式形成。如圖3A中所示，漂浮場植入部312具有的深度大于有源區(qū)植入部314的深度(因為漂浮場植入部312還通過用于形成有源區(qū)植入部314的附加植入工藝植入)。在一些實施方式中，漂浮場植入部312可以具有與有源區(qū)植入部314的深度大致相同的深度。在一些實施方式中，有源區(qū)植入部314和漂浮場植入部312可以利用相同的植入工藝(或多個工藝)形成。因為可以利用相同的植入工藝形成有源區(qū)植入部314和漂浮場植入部312，所以半導體芯片300的一個或多個有源器件的部分可以與漂浮場植入部312的部分以整體的方式形成。在一些實施方式中，有源區(qū)植入部314可以在漂浮場植入部312形成(經(jīng)由場氧化物層330中的一個或多個開口)之前形成(經(jīng)由場氧化物層330中的一個或多個開口)。在一些實施方式中，用于形成一個漂浮場植入部312的植入工藝(例如，植入角度、摻雜劑類型、摻雜劑劑量等)可以與用于形成另一個漂浮場植入部312的植入工藝不同。例如，一個漂浮場植入部312的濃度(例如，摻雜劑濃度)和/深度可以不同于另一個漂浮場植入部312的濃度(例如，摻雜劑濃度)和/或深度。在一些實施方式中，一個或多個漂浮場植入部312可以具有可在幾微米(例如，lumU0um,50u m)至幾百微米(例如，100 u m、300 u m、1000 u m)之間的寬度(該寬度可以與場氧化物330內(nèi)蝕刻出的開口相關(guān)或者成比例)。圖3A中示出了用于一個漂浮場植入部312的寬度L。在一些實施方式中，一個或多個漂浮場植入部312的寬度可以小于幾微米或者大于幾微米。盡管在圖3A中未示出，但在一些實施方式中，一個漂浮場植入部312具有的寬度可以不同于另一個漂浮場植入部312的寬度。在一些實施方式中，成對的相鄰漂浮場植入部312之間的距離(例如，間隔)可以相同或者可以不同。在該實施方式中，漂浮場植入部312包括三個漂浮場植入部212。在一些實施方式中，漂浮場植入部312可以包括少于三個漂浮場植入部或者多于三個漂浮場植入部。圖3B是示出形成在外延層390內(nèi)的柵流道溝槽344和器件溝槽328的示圖。柵流道溝槽344和器件溝槽328可以利用一個或多個溝槽掩模(例如，光刻膠掩蔽，光刻膠剝離)和/或溝槽蝕刻工藝形成在外延層390內(nèi)。如圖3B中所示，柵流道溝槽344和器件溝槽328形成在有源區(qū)植入部314內(nèi)。器件溝槽328可以用于待形成在半導體芯片300內(nèi)的一個或多個有源器件(例如，MOSFET器件)。在一些實施方式中，可以利用相同的溝槽掩模和/或溝槽蝕刻工藝形成柵流道溝槽344和器件溝槽328。因為可以利用相同的溝槽蝕刻工藝形成柵流道溝槽344和器件溝槽328，所以半導體芯片300的一個或多個有源器件的部分可以與柵流道溝槽344的部分以整體的方式形成。
在該實施方式中，在柵流道溝槽344中包括兩個柵流道溝槽。柵流道溝槽344布置(例如橫向地布置)在器件溝槽328與漂浮場植入部312之間。在一些實施方式中，在柵流道溝槽344中可以包括多于兩個柵流道溝槽或者少于兩個柵流道溝槽。在一些實施方式中，溝槽蝕刻工藝可以是濕蝕刻工藝、干蝕刻過程、利用氣態(tài)蝕刻劑的蝕刻、等離子體蝕刻等。在一些實施方式中，用于限定溝槽305的蝕刻工藝可以是選擇性蝕刻工藝。在一些實施方式中，當形成柵流道溝槽344時，可以限定臺面區(qū)341。在一些實施方式中，臺面區(qū)341 (其可以與柵流道溝槽344之間的距離相關(guān))可以具有范圍可大約在0.01微米至幾微米(例如，IumUOu m、50 u m)之間的寬度O。在一些實施方式中，臺面區(qū)341可以具有小于0.1微米或大于幾微米的寬度。柵流道溝槽344在本實施方式中的尺寸大致相同(例如，其具有大致相同的尺寸或縱橫比)，柵流道溝槽可以具有范圍可在大約0.01微米至幾微米(例如，Iy m、IOii m、50 u m)之間的寬度。柵流道溝槽344可以具有可以是大約幾微米(例如，Iy m、10ii m、50 ym)的深度。在一些實施方式中，柵流道溝槽可以具有小于幾微米或大于幾微米的深度。在圖3B中示出了一個柵流道溝槽344的寬度N和深度M。在一些實施方式中，每個柵流道溝槽344可以具有不同的深度和/或不同的寬度。例如，一個柵流道溝槽344具有的寬度可以大于另一個柵流道溝槽344的寬度。在一些實施方式中，一個柵流道溝槽344具有的深度可以大于另一個柵流道溝槽344的深度。換句話說，柵流道溝槽344的縱橫比可以不同。在一些實施方式中，一個或多個柵流道溝槽344具有的尺寸可以不同于一個或多個有源溝槽328的尺寸。在一些實施方式中，每個柵流道溝槽344具有的深度和/或?qū)挾瓤梢圆煌谝粋€或多個器件溝槽328的深度和/或?qū)挾取Ｔ谠搶嵤┓绞街?，在漂浮場植入?12和有源區(qū)植入部314在擴散工藝期間進一步擴散(例如，更深)到外延層390中之后，在外延層390內(nèi)形成柵流道溝槽344和器件溝槽328。在一些實施方式中，漂浮場植入部312和/或有源區(qū)植入部314可以通過相對高溫的加熱過程擴散。在一些實施方式中，柵流道溝槽344和/或器件溝槽328可以與圖3A和圖3B中示出的不同的時間(相對于其它特征)形成。例如，在一些實施方式中，漂浮場植入部312可以經(jīng)由場氧化物層330內(nèi)的與漂浮場植入部312相關(guān)的開口經(jīng)由植入工藝(例如，初始或第一植入工藝)形成。柵流道溝槽344和/或器件溝槽328于是可以形成(至少部分地)在外延層390內(nèi)(并且經(jīng)由場氧化物層330)。在形成柵流道溝槽344和/或器件溝槽328之后，可以在場氧化物層330中形成開口，從而有源區(qū)植入部314可以經(jīng)由植入工藝(例如，附加或第二植入工藝)形成。如果柵流道溝槽344和/或器件溝槽328未在形成有源區(qū)植入部314之前形成，則其余的溝槽可在形成有源區(qū)植入部314之后形成。在一些實施方式中，柵流道溝槽344和/或器件溝槽328可以在形成漂浮場植入部312和有源區(qū)植入部314之前形成在外延層390中。在柵流道溝槽344和/或器件溝槽328已經(jīng)形成(至少部分地)在外延層390內(nèi)之后，漂浮場植入部312和/或有源區(qū)植入部314可以在不同的時間(利用單獨的過程)和/或利用相同或不同(例如，單獨的)的植入工藝經(jīng)由形成在場氧化物層330內(nèi)的開口形成。如圖3B中所示，犧牲柵氧化物340布置在植入部上方。具體地說，犧牲柵氧化物340的至少一部分布置在每個漂浮場植入部312上并且布置在有源區(qū)植入部314的部分上。在一些實施方式中，犧牲柵氧化物340可以利用熱生長氧化物或沉積氧化物的任何組合形成。在圖3B中示出了在犧牲柵氧化物340的部分已經(jīng)利用蝕刻工藝(例如，濕蝕刻工藝)被移除之后的犧牲柵氧化物340。在一些實施方式中，盡管圖3B中未示出，但犧牲柵氧化物340的部分可以沉積(或保留)在場氧化物330上(并且包括在場氧化物330的厚度中)。犧牲柵氧化物340可以具有幾納米(nm)(例如，2nm、IOnm)至幾微米(u m)(例如，2 u m> 10 u m、100 ym)之間的厚度。在一些實施方式中，該厚度可以小于幾納米或者大于幾微米。在一些實施方式中，可以利用相同或不同的工藝來形成這里描述的氧化物(例如，場氧化物330,犧牲柵氧化物340)。在一些實施方式中，可以利用流動/回流(reflow)過程來使場氧化物330和/或犧牲柵氧化物340流動，這可以減小空閑(void)和/或缺陷。在一些實施方式中，可以利用蝕刻工藝來移除過多的場氧化物330和/或犧牲柵氧化物340。在一些實施方式中，可以利用蝕刻工藝外的(之前或者之后)或者替代蝕刻工藝的平坦化工藝，諸如化學和/或機械拋光工藝。在一些實施方式中，場氧化物330和/或犧牲柵氧化物340可以包括或者可以替換成任何絕緣或半絕緣材料,諸如基于氮化物的材料。在一些實施方式中，在利用蝕刻工藝移除犧牲柵氧化物340的部分之前，可以執(zhí)行與待形成在半導體芯片300內(nèi)的有源器件相關(guān)的各種可選的植入工藝。例如，在利用蝕刻工藝移除犧牲柵氧化物340的部分之前，可選地可以在外延層390內(nèi)形成與結(jié)型場效應晶體管(JFET)器件、MOSFET器件或者其它類型的器件(例如，溝槽型器件、非溝槽型器件)相關(guān)的植入部。圖3C是示出在已經(jīng)執(zhí)行多晶硅沉積和多晶硅蝕刻工藝之后的半導體芯片300的示圖。如圖3C中所示，多晶硅350 (例如，摻雜的多晶硅材料)(或者另一種類型的導電材料，諸如金屬、硅化物、半導體材料、摻雜的多晶硅)布置在柵流道溝槽344和器件溝槽328內(nèi)。在一些實施方式中，多晶硅350可以通過諸如例如化學汽相沉積(CVD)工藝、等離子增強CVD (PECVD)工藝、低壓CVD (LPCVD)工藝等的沉積工藝形成。在一些實施方式中，不同于多晶硅350的材料(或者除多晶硅350外的材料)可以布置在柵流道溝槽344和/或器件溝槽328內(nèi)。在一些實施方式中，多晶硅350可以在不同的時間期間(例如，利用單獨的工藝)沉積在一個或多個柵流道溝槽344和/或一個或多個器件溝槽328內(nèi)。在多晶硅350已經(jīng)沉積在柵流道溝槽344和器件溝槽328內(nèi)之后，可以形成源極植入部362作為有源器件380的一部分，如圖3D中所示。在一些實施方式中，源極植入部362可以利用植入工藝形成(例如，移植工藝、摻雜劑植入工藝)。在一些實施方式中，植入工藝可以類似于上面所描述的一個或多個植入工藝。源極植入部362可以在源極擴散工藝期間進行處理。在一些實施方式中，源極植入部362可以在源極擴散工藝期間通過加熱半導體芯片300進一步擴散到外延層390中。在一些實施方式中，漂浮場植入部312和/或有源區(qū)植入部314可以在源極擴散工藝期間進一步擴散到外延層390中。如圖3D中所示，絕緣層360可以布置在半導體芯片300上。在一些實施方式中，絕緣層360可以是介質(zhì)材料，包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)材料。在一些實施方式中，可以利用CVD工藝(或其派生工藝)沉積絕緣層360，直到獲得期望的厚度。在一些實施方式中，在流動工藝期間，絕緣層360可以流動(并且回流)。在一些實施方式中，絕緣層360可以形成(例如掩蔽、蝕刻)為使得在沉積絕緣層360之前形成的特征可以保持露出。例如，如圖3D中所示，絕緣層360可以形成為使得柵流道溝槽344、有源器件380的部分、以及有源區(qū)植入部314的至少一部分313露出(例如未被絕緣層360覆蓋)。在一些實施方式中，可以利用等離子蝕刻氧化工藝至少部分地形成絕緣層 360。盡管圖3D中未示出，但在一些實施方式中，絕緣層360可被化學和/或機械拋光(CMP)，使得絕緣層360具有基本上平坦的頂面。換句話說，絕緣層360可被化學和/或機械拋光，使得絕緣層360的頂面基本上布置在與外延層390的頂面394基本上對齊的平面內(nèi)。圖4中示出了包括化學和機械拋光的絕緣層的半導體芯片的實例。如圖3D中所示，在布置于柵流道溝槽344內(nèi)的多晶硅350內(nèi)形成凹部342(例如，凹入部分)。在一些實施方式中，凹部342可以利用一種或多種蝕刻工藝(諸如等離子蝕刻工藝)被蝕刻。在一些實施方式中，凹部342可以形成在多晶硅350內(nèi)，使得沉積在多晶硅350上的材料(例如，導電材料370)可以粘附至由凹部342限定的其它表面區(qū)域和/或結(jié)構(gòu)，如果未形成凹部342，將不存在由凹部限定的其它表面區(qū)域和/或結(jié)構(gòu)。在一些實施方式中，每個凹部342可以稱作凹痕(dimple)，并且用于形成每個凹部342中的工藝可以稱作為凹痕蝕刻。如圖3D中所示，植入部385可以形成在有源器件380中。在一些實施方式中，在用于形成凹部342的等離子蝕刻之后，可以在有源器件380中形成植入部385。在一些實施方式中，植入部385可以是P型植入部(例如，P+植入部)。盡管圖3D中未示出，但在一些實施方式中，一個或多個凹部342可以不形成在布置于柵流道溝槽344內(nèi)的多晶硅350內(nèi)。例如，凹槽可以不形成在布置于任一柵流道溝槽344內(nèi)的多晶硅350內(nèi)。作為另一個實例，凹部可以形成在僅布置于一個(或者少于全部)柵流道溝槽344內(nèi)的多晶硅350中。因此，布置在一個或多個柵流道溝槽344內(nèi)的多晶硅350可以具有可以與外延層390的頂面294基本上對齊的基本上平坦的頂面。圖5中示出了半導體芯片的實例，該半導體芯片包括在布置于柵流道溝槽內(nèi)的多晶硅中沒有凹部的柵流道。在一些實施方式中，用于形成凹部342的蝕刻工藝也可以用于在有源器件380的一部分中形成凹部348。因此，有源器件380可以以與凹部342(其與柵流道溝槽344相關(guān))整體的方式處理。在一些實施方式中，與有源器件380相關(guān)的凹部348可以利用與用于形成一個或多個凹部342的工藝獨立的工藝(例如，蝕刻工藝)形成。例如，與有源器件380相關(guān)的凹部348以及一個凹部342可以利用相同的工藝形成。另一個凹部342可以利用不同的工藝形成。在一些實施方式中，凹部342可以具有不同于圖3D中示出的形狀。在一些實施方式中，一個或多個凹部342可以具有是柵流道溝槽344的深度的一小部分的深度。在一些實施方式中，一個或多個凹部342可以具有小于或大于一個或多個柵流道溝槽344 —半深度的深度。在一些實施方式中，一個或多個凹部342可以具有小于或大于一個或多個柵流道溝槽344的一半寬度的寬度。在一些實施方式中，一個或多個凹部342可以具有與一個或多個柵流道溝槽344 (和/或與有源器件380相關(guān)的凹部348)的縱橫比不同的縱橫比。在一些實施方式中，當從側(cè)面觀察(如圖3D中所示)時，一個或多個凹部342可以具有與圖3D中示出的不同的輪廓，諸如圓形的外輪廓。在一些實施方式中，當從上面觀察(未示出)時，一個或多個凹部342可以具有正方形外輪廓、圓形外輪廓、長方形外輪廓等。如圖3D中所示，布置在一個或多個柵流道溝槽344內(nèi)的多晶硅350可以具有布置在外延層390的頂面394之下的頂面(例如，整個頂面)。換句話說，布置在一個或多個柵流道溝槽344內(nèi)的多晶硅350可以具有布置在場氧化物層340之下(例如，沿著場氧化物層340的底面對齊的平面之下)的頂面(例如，整個頂面)。盡管未示出，但在一些實施方式中，布置在一個或多個柵流道溝槽344內(nèi)的多晶硅350可以具有頂面布置在外延層390的頂面之上并且布置在場氧化物層340的頂面之下的至少一部分。在一些實施方式中，布置在一個或多個柵流道溝槽344內(nèi)的多晶硅350可以具有頂面布置在場氧化物層340的頂面之上的至少一部分。如圖3E中所示,導電材料370沉積在半導體芯片300的部分上。具體地說，導電材料370的部分沉積在柵流道溝槽344、有源器件380的上方，并且沉積在絕緣層360的其它部分的上方。在一些實施方式中，導電材料370可以是例如金屬、硅化物、半導體材料、摻雜的多晶硅、和/或其組合。在一些實施方式中，導電材料370的形成可以包括沉積例如阻擋層(例如，阻擋金屬層)(未示出)。在一些實施方式中，導電材料370 (和/或阻擋層)可以通過諸如沉積工藝(例如，CVD工藝、PECVD工藝、LPCVD工藝)和/或利用金屬作為濺射目標的濺射工藝形成。在一些實施方式中，導電材料370的部分可以利用蝕刻工藝(例如，利用金屬蝕刻工藝的蝕刻)至少部分地形成。如圖3E中所示，布置在柵流道溝槽344上方的導電材料370限定柵流道。在該實施方式中，柵流道電耦接布置于兩個柵流道溝槽344內(nèi)的多晶硅350。在形成有多于兩個的柵流道溝槽的實施方式中，導電材料可以被構(gòu)造為限定電耦接布置在所有柵流道溝槽內(nèi)的材料的柵流道。如圖3E中所示，導電材料370具有布置在柵流道溝槽344上方的第一部分，并且導電材料370具有布置在有源器件380上方的第二部分。導電材料370的第一部分和第二部分大致布置在相同的平面(未示出)內(nèi)。具體地說，導電材料370的第一部分的頂面和導電材料370的第二部分的頂面在與外延層390的頂面394基本上平行的平面內(nèi)對齊(例如，基本上對齊)。盡管在圖3E中未示出，但在導電材料370已經(jīng)形成在半導體芯片300上之后，可以在半導體芯片300上沉積鈍化層(未不出)。在一些實施方式中,鈍化層可以被蝕刻。在一些實施方式中，因為布置在柵流道溝槽344上方的導電材料370和布置在有源器件380上方的導電材料370在外延層390的頂面394上方具有大致相同的高度，所以布置在半導體芯片300上的鈍化層在對抗裂痕時可以相對堅固(以期望的方式)。在一些實施方式中，可以形成多種類型的接觸件(例如，接觸部分)，以便接觸半導體芯片300的一個或多個部分。在一些實施方式中，可以在基板320的底部上形成漏極。在一些實施方式中，可以在半導體芯片300上方形成一個或多個接觸區(qū)之前或之后形成漏極。在一些實施方式中，漏極可以通過利用諸如研磨、拋光和/或蝕刻的工藝使基板320的后側(cè)變薄而形成在后側(cè)上。在一些實施方式中，導電層可以沉積在基板320的后側(cè)上，直到形成漏極的導電層的期望厚度。在一些實施方式中，可以使用一個或多個類型的半導體基板來制造圖3A至圖3E中示出的半導體芯片300。可以使用的基板的一些實例包括但不限于硅晶片、外延Si層、諸如在硅上絕緣體(SOI)技術(shù)中使用的結(jié)合晶片和/或非晶硅層，所有這些都可以是摻雜的或者未摻雜的。此外，在一些實施方式中，可以使用的其它半導體材料可包括SiGe、Ge、S1、SiC、GaAs、GaN、InxGayAsz、AlxGayAsz、AlxGayNz 等。圖4是示出包括已經(jīng)被拋光的絕緣層460的半導體芯片400的截面圖。絕緣層460可被化學和/或機械拋光，使得絕緣層460具有平坦(或者基本上平坦)的頂面462。換句話說，絕緣層460可被化學和/或機械拋光，使得絕緣層460的頂面462基本上布置在與外延層490的頂面494基本上對齊的平面內(nèi)。在該實施方式中，凹部442形成在柵流道溝槽428內(nèi)的多晶硅450(或者另一種類型的導電材料)內(nèi)。凹部442可以形成在多晶硅450內(nèi)，因此沉積在多晶硅450上的導電材料470可以粘附至由凹部442限定的其它表面區(qū)域，如果未形成凹部442，將不存在由凹部限定的其它表面區(qū)域。盡管圖4中未示出，但在一些實施方式中，有源器件可以形成在半導體芯片400內(nèi)。示出了位于半導體芯片400的外延層490中的漂浮場植入部412，并且在圖4中還示出了場氧化物430和犧牲氧化物440。圖5是示出了包括已經(jīng)被拋光的絕緣層560的另一半導體芯片500的截面圖。絕緣層560可被化學和/或機械拋光，使得絕緣層560具有平坦(或者基本上平坦)的頂面562。換句話說，絕緣層560可被化學和/或機械拋光，使得絕緣層560的頂面562基本上布置在與外延層590的頂面594基本上對齊的平面內(nèi)。在該實施方式中，布置在柵流道溝槽528內(nèi)的多晶硅550的頂面552對齊在(或者基本上對齊在)或者布置在外延層590的頂面594內(nèi)。示出了位于半導體芯片500的外延層590中的漂浮場植入部512。圖5中還示出了場氧化物530和犧牲氧化物540。盡管圖5中未不出，但在一些實施方式中，有源器件可以形成在半導體芯片500內(nèi)。圖6是示出用于形成半導體芯片的柵流道溝槽和各個摻雜區(qū)的過程的示圖。如圖6中所示，在基板的外延層的漂浮場區(qū)內(nèi)形成第一摻雜區(qū)(框610)。漂浮場區(qū)內(nèi)的第一摻雜區(qū)可以是被構(gòu)造為用作半導體芯片的終端的一部分的漂浮場植入部。在一些實施方式中，多個漂浮場植入部可以形成在漂浮場區(qū)內(nèi)。在外延層的有源區(qū)內(nèi)形成第二摻雜區(qū)的至少一部分(框620)。第二摻雜區(qū)可以用作有源區(qū)內(nèi)的有源器件(例如，半導體器件)的一部分。在一些實施方式中，第一摻雜區(qū)和第二摻雜區(qū)可以利用相同的植入工藝形成。在外延層的柵流道區(qū)內(nèi)限定柵流道溝槽，其中外延層的柵流道區(qū)布置在外延層的有源區(qū)與外延層的漂浮場區(qū)之間(框630)。在一些實施方式中，柵流道溝槽可以利用還用來執(zhí)行有源區(qū)內(nèi)的有源器件的至少一部分的溝槽工藝限定在柵流道區(qū)內(nèi)。在一些實施方式中，可以在半導體芯片內(nèi)形成多個柵流道溝槽。在柵流道溝槽中設(shè)置多晶硅材料(框640)。在一些實施方式中，可以利用還用于將多晶硅材料沉積在形成于有源區(qū)內(nèi)的有源器件內(nèi)的工藝將多晶硅材料布置在柵流道溝槽內(nèi)。在柵流道溝槽中的多晶硅材料內(nèi)蝕刻凹部(框650)。在一些實施方式中，如果在半導體芯片內(nèi)形成有多個柵流道溝槽，那么凹部可形成在多于一個柵流道溝槽的多晶硅內(nèi)。在凹部內(nèi)設(shè)置金屬材料(框660)。在一些實施方式中，金屬材料可以布置在形成于多個柵流道溝槽的多晶硅內(nèi)的多個凹部內(nèi)。
這里描述的各種技術(shù)的實施可以在數(shù)字電子電路中，或者在計算機硬件、固件、軟件或它們的組合中實施。一些實施可以利用各種半導體處理和/或封裝技術(shù)實施。如上所述，一些實施方式可以利用與半導體基板(包括但不限于例如硅(Si)、砷化鎵(GaAs)、碳化硅(SiC)等)相關(guān)的各種類型的半導體處理技術(shù)來實施。盡管如這里描述的已經(jīng)示出了所描述的實施例的一些特征，但本領(lǐng)域普通技術(shù)人員將會想到多種修改、替換、改變和等同方式。因此，應該理解的是，所附權(quán)利要求旨在覆蓋落在實施方式的范圍內(nèi)的所有這些修改和改變。應該理解的是，它們僅通過非限定性實例的方式呈現(xiàn)，并且可以進行形式和細節(jié)上的各種改變。除了相互排斥的組合以外，這里描述的裝置和/或方法的任何部分可以結(jié)合在任意組合中。這里描述的實施方式可以包括所描述的不同實施方式的功能、部件和/或特征的各種組合和/或子組合。
權(quán)利要求
1.一種裝置，所述裝置包括: 多個溝槽金屬氧化物半導體場效應晶體管(MOSFET)器件，所述多個溝槽MOSFET器件形成在基板的外延層內(nèi)； 柵流道溝槽，所述柵流道溝槽布置在所述多個溝槽MOSFET器件周圍并布置在所述外延層內(nèi)；以及 漂浮場植入部，所述漂浮場植入部通過阱植入部限定并且布置在所述柵流道溝槽周圍。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述漂浮場植入部通過第一阱植入部限定， 所述裝置還包括: 通過第二阱植入部限定的漂浮場植入部，所述通過第二阱植入部限定的漂浮場植入部布置在所述柵流道溝槽周圍并且布置在通過第一阱植入部限定的漂浮場植入部周圍。
3.根據(jù)權(quán)利要求1所述的裝置，還包括: 多晶硅材料，所述多晶硅材料布置在所述柵流道內(nèi)并且具有凹入部分；以及 金屬材料，所述金屬材料布置在所述多晶硅材料的所述凹入部分內(nèi)。
4.根據(jù)權(quán)利要求1所述的裝置，其中，所述柵流道溝槽是第一柵流道溝槽， 所述裝置還包括: 第二柵流道溝槽，所述第 二柵流道溝槽布置在所述多個溝槽MOSFET器件周圍；以及 金屬材料，布置在所述第一柵流道溝槽和第二柵流道溝槽的上方。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述柵流道溝槽是第一柵流道溝槽， 所述裝置還包括: 第二柵流道溝槽，所述第二柵流道溝槽布置在所述多個溝槽MOSFET器件周圍；以及金屬材料，所述金屬材料被構(gòu)造為電耦接布置在所述第一柵流道溝槽內(nèi)的導電材料以及布置在所述第二柵流道溝槽內(nèi)的導電材料。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述柵流道溝槽和所述漂浮場植入部共同用作用于來自所述多個溝槽MOSFET器件的邊緣溝槽MOSFET器件的終端。
7.根據(jù)權(quán)利要求1所述的裝置，還包括: 柵電極，所述柵電極耦接至來自所述多個MOSFET器件的溝槽MOSFET器件；以及 導電材料，所述導電材料布置在所述柵流道溝槽內(nèi)，并且電耦接至所述柵電極。
8.一種裝置，該裝置包括: 多個溝槽半導體器件，所述多個溝槽半導體器件形成在基板的外延層內(nèi)； 柵流道溝槽，所述柵流道溝槽布置在所述多個溝槽半導體器件周圍并且布置在所述外延層內(nèi)；以及 多晶硅材料，所述多晶硅材料布置在所述柵流道溝槽內(nèi)并且具有凹入部分。
9.根據(jù)權(quán)利要求8所述的裝置，還包括: 金屬材料，所述金屬材料布置在所述多晶硅材料的所述凹入部分內(nèi)，所述金屬材料限定柵流道。
10.根據(jù)權(quán)利要求8所述的裝置，還包括: 漂浮場植入部，所述漂浮場植入部通過阱植入部限定并且布置在所述漂柵流道溝槽周圍。
11.根據(jù)權(quán)利要求8所述的裝置，還包括: 多個漂浮場植入部，每個所述漂浮場植入部通過阱植入部限定并且每個所述漂浮場植入部布置在所述柵流道溝槽周圍。
12.根據(jù)權(quán)利要求8所述的裝置，其中，所述柵流道溝槽是第一柵流道溝槽， 所述裝置還包括: 第二柵流道溝槽，所述第二柵流道溝槽布置在所述多個溝槽半導體器件周圍；以及 金屬材料，布置在所述第一柵流道溝槽和第二柵流道溝槽的上方。
13.根據(jù)權(quán)利要求8所述的裝置，還包括: 器件溝槽，所述器件溝槽包含在來自所述多個溝槽MOSFET器件的一個溝槽MOSFET器件中，所述器件溝槽具有與所述柵流道溝槽的深度不同的深度或者與所述柵流道溝槽的寬度不同的寬度中的至少一個。
14.根據(jù)權(quán)利要求8所述的裝置，還包括: 漂浮場植入部，所述漂浮場植入部限定在所述外延層內(nèi)并且布置在所述柵流道溝槽周圍，所述漂浮場植入部具有與所述多個溝槽半導體器件中的至少一個的摻雜劑濃度不同的摻雜劑濃度。
15.—種方法,該方法包括: 在基板的外延層的漂浮場區(qū)內(nèi)形成第一摻雜區(qū)； 在所述外延層的有源區(qū)內(nèi)形成第二摻雜區(qū)的至少一部分；以及在所述外延層的柵流道區(qū)內(nèi)限定柵流道溝槽，所述外延層的所述柵流道區(qū)布置在所述外延層的有源區(qū)與所述外延層的漂浮場區(qū)之間。
16.根據(jù)權(quán)利要求15所述的方法，其中，所述第一摻雜區(qū)的形成和所述第二摻雜區(qū)的形成利用相同的植入工藝執(zhí)行。
17.根據(jù)權(quán)利要求15所述的方法，還包括: 將多晶硅材料布置在所述柵流道溝槽中； 在所述柵流道溝槽中的所述多晶硅材料內(nèi)蝕刻凹部；以及 將金屬材料布置在所述凹部內(nèi)。
18.根據(jù)權(quán)利要求15所述的方法，還包括: 在所述外延層的有源區(qū)內(nèi)限定有源器件的器件溝槽，所述器件溝槽的限定和所述柵流道溝槽的限定利用相同的蝕刻工藝執(zhí)行； 在所述柵流道溝槽中和所述器件溝槽中設(shè)置多晶硅材料； 在所述多晶硅材料的上方設(shè)置硼磷硅玻璃(BPSG)層； 移除布置在布置于所述柵流道溝槽中的所述多晶硅材料上方的所述硼磷硅玻璃(BPSG)層的第一部分；以及 移除之后，加熱布置在布置于所述器件溝槽中的所述多晶硅材料上方的所述硼磷硅玻璃(BPSG)層的第二部分。
19.根據(jù)權(quán)利要求15所述的方法，其中，所述第一摻雜區(qū)具有與所述第二摻雜區(qū)的摻雜劑濃度不同的第一摻雜劑濃度。
20.根據(jù)權(quán)利要求15所述的方法，其中，所述第二摻雜區(qū)的部分利用P型摻雜劑形成， 所述方法還包括:在所述柵流道溝槽中設(shè)置多晶硅材料；以及利用n型摻雜劑在所述有源區(qū)內(nèi)形成源極區(qū)的至少一部分；以及利用等離子蝕刻工藝蝕刻所述柵流道溝槽中的所述多晶硅材料內(nèi)的凹部以及所述有源區(qū)內(nèi)的所述源極區(qū)內(nèi) 的凹部。
全文摘要
本發(fā)明涉及用于溝槽器件的集成的柵流道和場植入終端。在一個通常的方面，裝置可以包括形成在基板的外延層內(nèi)的多個溝槽金屬氧化物半導體場效應晶體管(MOSFET)器件以及布置在多個溝槽MOSFET器件周圍并且布置在外延層內(nèi)的柵流道溝槽。該裝置還可以包括通過阱植入部的限定并且布置在柵流道溝槽周圍的漂浮場植入部。
文檔編號H01L29/10GK103077971SQ20121041444
公開日2013年5月1日 申請日期2012年10月25日 優(yōu)先權(quán)日2011年10月25日
發(fā)明者郝際發(fā), 加里·多爾尼, 馬克·里烏 申請人:飛兆半導體公司