半導(dǎo)體器件制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體晶體管的制造方法，在本發(fā)明中，在形成半導(dǎo)體器件的柵極線條和源漏區(qū)域之后，通過兩次刻蝕STI結(jié)構(gòu)，暴露出源漏區(qū)域下方的半導(dǎo)體襯底的部分側(cè)面，并以此側(cè)面對(duì)襯底進(jìn)行濕法腐蝕，形成SON晶體管。本發(fā)明形成SON晶體管的步驟簡(jiǎn)明，便于控制，在形成具有低泄漏電流的SON晶體管的同時(shí)，不會(huì)過多增加工藝成本和復(fù)雜性。
【專利說明】半導(dǎo)體器件制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件制造方法領(lǐng)域，特別地，涉及一種S0N(Si I icon onnothing)晶體管的制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體晶體管器件的特征尺寸進(jìn)入100納米以下，短溝道效應(yīng)(ShortChannel Effect)變得越來越嚴(yán)重，同時(shí)，漏電流導(dǎo)致的功耗達(dá)到難以忽略的程度。為此，研究人員開發(fā)出一種新型的晶體管結(jié)構(gòu)，即S0N(Silicon on nothing)晶體管。顧名思義，SON晶體管指的是晶體管源漏區(qū)域和/或溝道區(qū)域下方既沒有半導(dǎo)體襯底(如單晶硅襯底)也沒有絕緣襯底(如S0I)，通常僅為空洞。這種結(jié)構(gòu)的晶體管，由于晶體管源漏區(qū)域和/或溝道區(qū)域的下方被掏空，因而并無泄漏電流的通道，有利于在深亞微米領(lǐng)域保持晶體管的較低功耗。
[0003]然而，SON晶體管的制造工序通常比較復(fù)雜，對(duì)現(xiàn)有的晶體管制造工藝需要做很大程度的改變，阻礙了該類型晶體管的實(shí)際應(yīng)用。因此，需要開發(fā)出一種新的SON晶體管的制造方法，能夠簡(jiǎn)單有效地形成晶體管源漏區(qū)域和/或溝道區(qū)域的下方空洞，從而更好地完成晶體管的制備。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種SON晶體管的制造方法，用于在現(xiàn)有制造工藝基礎(chǔ)上更為簡(jiǎn)便地形成SON晶體管。
[0005]根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種半導(dǎo)體器件制造方法，其包括如下步驟:
[0006]提供半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成STI結(jié)構(gòu)，柵極線條，柵極側(cè)墻和源漏區(qū)域，所述柵極線條包括柵極絕緣層，柵極，柵極硬掩膜，所述柵極線條的兩端位于所述STI結(jié)構(gòu)之上；
[0007]首次刻蝕部分厚度的所述STI結(jié)構(gòu)，使所述STI結(jié)構(gòu)的上表面低于所述源漏區(qū)域的底面；
[0008]全面地沉積側(cè)壁保護(hù)材料，并通過各向異性刻蝕，去除半導(dǎo)體器件結(jié)構(gòu)上表面上的所述側(cè)壁保護(hù)材料，僅保留位于半導(dǎo)體器件結(jié)構(gòu)側(cè)面的所述側(cè)壁保護(hù)材料，從而形成側(cè)壁保護(hù)層；
[0009]再次刻蝕部分厚度的所述STI結(jié)構(gòu)，暴露出所述源漏區(qū)域下方的所述半導(dǎo)體襯底的部分側(cè)面；
[0010]以暴露出的所述源漏區(qū)域下方的所述半導(dǎo)體襯底的部分側(cè)面為反應(yīng)界面，對(duì)所述半導(dǎo)體襯底進(jìn)行濕法腐蝕，使所述源漏區(qū)域下方的所述半導(dǎo)體襯底被部分或全部去除，形成空洞。
[0011]根據(jù)本發(fā)明的一方面，所述半導(dǎo)體襯底進(jìn)行濕法腐蝕，還包括使所述源漏區(qū)域之間的溝道區(qū)下方的所述半導(dǎo)體襯底被部分或全部去除。
[0012]根據(jù)本發(fā)明的一方面，在形成所述空洞之后，進(jìn)行所述STI結(jié)構(gòu)的電介質(zhì)回填，填補(bǔ)被刻蝕去除的所述STI結(jié)構(gòu)中的電介質(zhì)。
[0013]根據(jù)本發(fā)明的一方面，所述側(cè)壁保護(hù)層的材料為氧化硅、氮化硅或高K絕緣材料，厚度為1-1OOnm ;所述側(cè)壁保護(hù)層的高K絕緣材料為氧化鉿；所述側(cè)壁保護(hù)層的厚度優(yōu)選為10_30nmo
[0014]根據(jù)本發(fā)明的一方面，在首次刻蝕部分厚度的所述STI結(jié)構(gòu)之前，形成保護(hù)介質(zhì)層，所述保護(hù)介質(zhì)層用以保護(hù)晶體管有源區(qū)，使晶體管有源區(qū)不會(huì)在兩次刻蝕所述STI結(jié)構(gòu)和濕法腐蝕所述半導(dǎo)體襯底時(shí)受到損傷。
[0015]本發(fā)明的優(yōu)點(diǎn)在于:在形成半導(dǎo)體器件的柵極線條和源漏區(qū)域之后，通過兩次刻蝕STI結(jié)構(gòu)，暴露出源漏區(qū)域下方的半導(dǎo)體襯底的部分側(cè)面，并以此側(cè)面對(duì)襯底進(jìn)行濕法腐蝕，形成SON晶體管。本發(fā)明形成SON晶體管的步驟簡(jiǎn)明，便于控制，在形成具有低泄漏電流的SON晶體管的同時(shí)，不會(huì)過多增加工藝成本和復(fù)雜性。
【專利附圖】

【附圖說明】
[0016]圖1-11本發(fā)明提供的半導(dǎo)體器件制造方法流程示意圖。
【具體實(shí)施方式】
[0017]以下，通過附圖中示出的具體實(shí)施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。
[0018]本發(fā)明提供一種半導(dǎo)體器件制造方法，特別地涉及一種S0N(Silicon onnothing)晶體管的制造方法。下面，參見附圖1-11，將詳細(xì)描述本發(fā)明提供的半導(dǎo)體器件制造方法。
[0019]首先，參見附圖1-3，其中，圖2為本發(fā)明所針對(duì)器件的俯視圖，圖1為圖2中沿AA方向的剖面示意圖，圖3為圖2中沿BB方向的剖面示意圖。參見附圖1，在半導(dǎo)體襯底I上形成有源漏區(qū)域2，柵極絕緣層3，柵極4，柵極側(cè)墻5，柵極硬掩膜6，STI結(jié)構(gòu)7，以及源漏接觸硅化物(未圖示)。具體步驟包括:首先光刻出STI結(jié)構(gòu)的圖形，進(jìn)行刻蝕和介電材料的填充，形成STI結(jié)構(gòu)7 ;接著，沉積柵極絕緣層材料、柵極材料以及硬掩膜材料，進(jìn)行光刻，圖案化形成柵極線條，其包括柵極絕緣層3，柵極4和柵極硬掩膜6 ;接著，全面沉積柵極側(cè)墻材料，并進(jìn)行各向異性刻蝕，形成柵極側(cè)墻5 ;在此之后，自對(duì)準(zhǔn)地刻蝕半導(dǎo)體襯底1，形成源漏區(qū)域凹槽，然后進(jìn)行源漏區(qū)域外延，形成源漏區(qū)域2。值得注意的是，參見圖2和圖3，本發(fā)明中柵極4的線條的兩端坐落在STI結(jié)構(gòu)7上。可選擇地，在形成上述結(jié)構(gòu)之后，全面地形成保護(hù)介質(zhì)層(未圖示)，可以是一層或多層，該保護(hù)介質(zhì)層用以保護(hù)晶體管有源區(qū)，使晶體管有源區(qū)不會(huì)在隨后的兩次刻蝕STI結(jié)構(gòu)和濕法腐蝕半導(dǎo)體襯底時(shí)受到損傷。
[0020]接著，首次刻蝕部分厚度的STI結(jié)構(gòu)7，具體參見圖4和圖5，分別為器件在該步工藝后沿圖2中AA和BB方向的剖面示意圖。具體包括:涂敷以及圖案化光刻膠(未圖示)，暴露出STI結(jié)構(gòu)7所對(duì)應(yīng)的位置，首先對(duì)之前形成的保護(hù)介質(zhì)層進(jìn)行刻蝕(如果之前形成有保護(hù)介質(zhì)層)，接著，對(duì)STI結(jié)構(gòu)7進(jìn)行刻蝕，直至STI結(jié)構(gòu)7的上表面低于源漏區(qū)域2的底面，參見附圖4，之后，去除光刻膠。另外，如圖5所示，由于BB方向上，柵極4的線條兩端坐落于STI結(jié)構(gòu)7之上，因此，被柵極4線條兩端覆蓋的部分STI結(jié)構(gòu)7并未被刻蝕。
[0021]接著，形成側(cè)壁保護(hù)層8，參見圖6、圖7和圖8，分別為器件在該步工藝后的俯視圖以及俯視圖中沿AA和BB方向的剖面示意圖。具體包括:全面地沉積側(cè)壁保護(hù)材料(未圖示)，采用覆蓋特性良好的沉積工藝，使側(cè)壁保護(hù)材料覆蓋器件結(jié)構(gòu)的上表面和側(cè)面；接著，通過各向異性刻蝕，去除器件結(jié)構(gòu)上表面上的側(cè)壁保護(hù)材料，而僅保留位于器件結(jié)構(gòu)側(cè)面的側(cè)壁保護(hù)材料，從而形成側(cè)壁保護(hù)層8。側(cè)壁保護(hù)層8在后續(xù)的腐蝕工藝中可以保護(hù)源漏區(qū)域免于損傷。為了實(shí)現(xiàn)這一目的，側(cè)壁保護(hù)層8的材料為氧化硅或氮化硅，或高K絕緣材料，如氧化鉿等，側(cè)壁保護(hù)層8的厚度為1-1OOnm,優(yōu)選為10_30nm。
[0022]接著，再次刻蝕部分厚度的STI結(jié)構(gòu)7，參見圖9和圖10，分別為器件在該步工藝后沿圖6中AA和BB方向的剖面示意圖。通過該步刻蝕工藝，由于STI結(jié)構(gòu)7的上表面進(jìn)一步下降，因此，源漏區(qū)域2下方的半導(dǎo)體襯底側(cè)面被部分暴露出，如圖9中虛線圈所指示的部位，而在沿BB方向，由于STI結(jié)構(gòu)7的有一部分被柵極4的線條覆蓋，因此，在該步驟工藝后，暴露出的仍然是STI結(jié)構(gòu)7的側(cè)面，在這一方向上，襯底材料并未暴露出，參見附圖10中虛線圈所指示的部位。
[0023]接著，采用濕法腐蝕源漏區(qū)域2下方的半導(dǎo)體襯底材料，形成空洞9，參見附圖11。由于在上一步驟之后，源漏區(qū)域2下方的半導(dǎo)體襯底側(cè)面被部分暴露出，因此，濕法腐蝕液以此暴露的半導(dǎo)體襯底側(cè)面為反應(yīng)界面，開始對(duì)半導(dǎo)體襯底進(jìn)行腐蝕，通過控制濕法腐蝕工藝參數(shù)，可以使源漏區(qū)域2下方的半導(dǎo)體襯底被部分或全部腐蝕去除，同時(shí)，也可使源漏區(qū)域之間的溝道區(qū)下方的半導(dǎo)體襯底被部分或全部腐蝕去除，這樣就形成S0N(Silicon onnothing)晶體管?？蛇x地，如果溝道區(qū)下方的半導(dǎo)體材料被完全刻蝕掉，則不需要HALO工藝，使整個(gè)晶體管制造工藝簡(jiǎn)單，同時(shí)也避免了離子注入造成的源漏區(qū)域外延層的損壞，導(dǎo)致應(yīng)力減小。同時(shí)，可選地，當(dāng)兩個(gè)的空洞9連接在一起時(shí)，由于柵極4的線條兩端坐落在STI結(jié)構(gòu)7之上，器件結(jié)構(gòu)會(huì)得到此部分STI結(jié)構(gòu)的支撐，不會(huì)因?yàn)樵绰﹨^(qū)域以及溝道區(qū)下方的襯底被掏空而塌陷。
[0024]在形成空洞9之后，可以進(jìn)行STI結(jié)構(gòu)7的電介質(zhì)回填，填補(bǔ)被刻蝕去除的STI結(jié)構(gòu)中的電介質(zhì)。之后可以進(jìn)行互連線的制造，以完成整個(gè)晶體管和集成電路的制造。
[0025]至此，已經(jīng)完全描述了本發(fā)明提供的半導(dǎo)體器件制造方法。在本發(fā)明中，在形成半導(dǎo)體器件的柵極線條和源漏區(qū)域之后，通過兩次刻蝕STI結(jié)構(gòu)，暴露出源漏區(qū)域下方的半導(dǎo)體襯底的部分側(cè)面，并以此側(cè)面對(duì)襯底進(jìn)行濕法腐蝕，形成SON晶體管。本發(fā)明形成SON晶體管的步驟簡(jiǎn)明，便于控制，在形成具有低泄漏電流的SON晶體管的同時(shí)，不會(huì)過多增加工藝成本和復(fù)雜性。
[0026]以上參照本發(fā)明的實(shí)施例對(duì)本發(fā)明予以了說明。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，其特征在于，包括如下步驟: 提供半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成STI結(jié)構(gòu)，柵極線條，柵極側(cè)墻和源漏區(qū)域，所述柵極線條包括柵極絕緣層，柵極，柵極硬掩膜，所述柵極線條的兩端位于所述STI結(jié)構(gòu)之上； 首次刻蝕部分厚度的所述STI結(jié)構(gòu)，使所述STI結(jié)構(gòu)的上表面低于所述源漏區(qū)域的底面； 全面地沉積側(cè)壁保護(hù)材料，并通過各向異性刻蝕，去除半導(dǎo)體器件結(jié)構(gòu)上表面上的所述側(cè)壁保護(hù)材料，僅保留位于半導(dǎo)體器件結(jié)構(gòu)側(cè)面的所述側(cè)壁保護(hù)材料，從而形成側(cè)壁保護(hù)層； 再次刻蝕部分厚度的所述STI結(jié)構(gòu)，暴露出所述源漏區(qū)域下方的所述半導(dǎo)體襯底的部分側(cè)面； 以暴露出的所述源漏區(qū)域下方的所述半導(dǎo)體襯底的部分側(cè)面為反應(yīng)界面，對(duì)所述半導(dǎo)體襯底進(jìn)行濕法腐蝕，使所述源漏區(qū)域下方的所述半導(dǎo)體襯底被部分或全部去除，形成空洞。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體襯底進(jìn)行濕法腐蝕，還包括使所述源漏區(qū)域之間的溝道區(qū)下方的所述半導(dǎo)體襯底被部分或全部去除。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，在形成所述空洞之后，進(jìn)行所述STI結(jié)構(gòu)的電介質(zhì)回填，填補(bǔ)被刻蝕去除的所述STI結(jié)構(gòu)中的電介質(zhì)。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述側(cè)壁保護(hù)層的材料為氧化硅、氮化硅或高K絕緣材料，厚度為l-100nm。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述側(cè)壁保護(hù)層的高K絕緣材料為氧化Tp O
6.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述側(cè)壁保護(hù)層的厚度優(yōu)選為10-30nm。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，在首次刻蝕部分厚度的所述STI結(jié)構(gòu)之前，形成保護(hù)介質(zhì)層，所述保護(hù)介質(zhì)層用以保護(hù)晶體管有源區(qū)，使晶體管有源區(qū)不會(huì)在兩次刻蝕所述STI結(jié)構(gòu)和濕法腐蝕所述半導(dǎo)體襯底時(shí)受到損傷。
【文檔編號(hào)】H01L21/336GK103730361SQ201210382151
【公開日】2014年4月16日 申請(qǐng)日期:2012年10月10日 優(yōu)先權(quán)日:2012年10月10日
【發(fā)明者】秦長(zhǎng)亮, 殷華湘 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所