一種半導(dǎo)體功率器件的結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種LDMOS型功率器件的新結(jié)構(gòu)，包括以下特征：外延層置于高摻雜劑襯底上，器件的導(dǎo)電溝道在外延層表面，溝道之上是柵極氧化層和柵極多晶硅，溝道的一端經(jīng)N型LDD連接至N型漏區(qū)，另一端連接至N型源區(qū)，漏區(qū)處有一導(dǎo)電深溝槽連接漏極第一層金屬布線至襯底，源區(qū)處接觸孔溝槽穿過N型源區(qū)進(jìn)入到P型基區(qū)，在接觸孔溝槽底為高摻雜P區(qū)，用接觸孔和金屬插塞經(jīng)層間介質(zhì)把漏區(qū)和源區(qū)連接至第一層金屬布線，再連接至第二層金屬布線而形成源極金屬墊層，漏極金屬墊層和柵極金屬墊層。之后研磨襯底背面至厚度小于250μm，最后在硅片背表面沉積多層金屬層。
【專利說明】一種半導(dǎo)體功率器件的結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體功率器件【技術(shù)領(lǐng)域】，具體的說，涉及一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管(LDM0S)半導(dǎo)體功率器件的新結(jié)構(gòu)。
【背景技術(shù)】
[0002]從器件的物理結(jié)構(gòu)來看，功率場(chǎng)效應(yīng)晶體管(Power M0SFET)的導(dǎo)電溝道可分為縱向的和橫向的，它具有低正向壓降、高轉(zhuǎn)換速度、容易柵控制等特點(diǎn)，在低中壓電力電子應(yīng)用中成為一種重要的半導(dǎo)體器件，目前，功率場(chǎng)效應(yīng)晶體管作為功率開關(guān)器件已被廣泛應(yīng)用于各類電子、通訊產(chǎn) 品、電腦、消費(fèi)電器和汽車電子等。
[0003]溝槽式功率場(chǎng)效應(yīng)晶體管(Trench Power M0SFET)的導(dǎo)電溝道在縱的方向上，所以與普通橫向的功率場(chǎng)效應(yīng)晶體管相比，在相同面積下，具有更低的導(dǎo)通電阻，因其具有結(jié)構(gòu)上的高效以及導(dǎo)通電阻特性低的優(yōu)點(diǎn)，溝槽型功率場(chǎng)效應(yīng)晶體管作為電源控制用電子器件已被廣泛應(yīng)用。
[0004]九十年代后期，商用的溝槽式功率場(chǎng)效應(yīng)晶體管產(chǎn)品開始批量投產(chǎn)，當(dāng)時(shí)，器件的單元尺寸約為4.0um左右，發(fā)展至2010年左右，最小單元尺寸已縮小至0.8um，器件的導(dǎo)通電阻得到極大的改進(jìn)，隨著單元尺寸的縮小，器件柵極電容卻大大地增加。總的來說，器件的優(yōu)點(diǎn)指數(shù)(Ron X Qg，Ron為器件的導(dǎo)通電阻，Qg為器件的柵極電容)不但沒有改進(jìn)，反之變得更差。與縱向的溝槽式場(chǎng)效應(yīng)晶體管相比，橫向的LDM0S有更好的優(yōu)點(diǎn)指數(shù)。在二十一世紀(jì)的頭十年，大部分的消費(fèi)電子產(chǎn)品對(duì)功率器件的電學(xué)特性要求較為側(cè)重于導(dǎo)通電阻，而溝槽式場(chǎng)效應(yīng)晶體管能提供很好的導(dǎo)通電阻，加上成本相對(duì)較低，它順利地成為主流，而LDM0S雖然有較好的優(yōu)點(diǎn)指數(shù)，礙于成本較高，未能普及。
[0005]LDM0S型功率分立器件主要有兩種結(jié)構(gòu):一種是柵極，源極和漏極都在器件芯片的表面上，另一種是柵極和源極在芯片的表面上而漏極在底面。柵，源和漏都在表面的俯視結(jié)構(gòu)如圖1所示，圖1中每一小方塊代表頂層的金屬墊層，金屬方塊墊層中上接焊球，如圖2所示。金屬方塊下器件的橫切面結(jié)構(gòu)如圖3和圖4所示，圖3的右方為橫切面結(jié)構(gòu)，表示最頂層的金屬為源端電極，而圖4則表示為漏端電極；圖5表示出源極和漏極的金屬走線結(jié)構(gòu)。這種器件結(jié)構(gòu)簡單有效，特別適用于低壓器件，如10V至30V的擊穿電壓規(guī)格，有很好的優(yōu)點(diǎn)指數(shù)。它的缺點(diǎn)是金屬走線寬度窄而長，最終會(huì)影響到器件的最低導(dǎo)通電阻，當(dāng)器件的光刻尺寸愈來愈小而芯片面積愈大時(shí)，缺點(diǎn)愈明顯，這種器件還有一個(gè)很大的缺點(diǎn)，就是電流只流經(jīng)表面的金屬布線和金屬插塞，并不流經(jīng)襯底，芯片的厚度一般都大于250um，厚的芯片襯底沒有幫助減少導(dǎo)通電阻，還會(huì)引起附加熱阻。

【發(fā)明內(nèi)容】

[0006]本發(fā)明克服了現(xiàn)有器件結(jié)構(gòu)的缺點(diǎn)，提供了一種新型LDM0S功率分立器件的結(jié)構(gòu)，其較之前的LDM0S型功率分立器件有較好的電學(xué)性能和可靠性，提高了器件的優(yōu)點(diǎn)指數(shù)，從而增加了器件的性能價(jià)格比。[0007]為了解決上述技術(shù)問題，本發(fā)明是通過以下設(shè)計(jì)方案來提高器件的優(yōu)點(diǎn)指數(shù)和可靠性的:
[0008]一種新型LDMOS功率分立器件的結(jié)構(gòu)如圖6和圖7所示，N型襯底上是N型外延層，厚度為Ium至4um，P型溝道區(qū)可由一次擴(kuò)散技術(shù)形成，也可由雙擴(kuò)散技術(shù)形成，即在同一光刻窗口相繼進(jìn)行硼磷(或硼砷)兩次擴(kuò)散，由兩次擴(kuò)散橫向結(jié)深之差決定溝道長度。溝道可以做得很小，不受光刻精度限制，在溝道和漏極之間有一 N型輕摻雜漏區(qū)(LDD)，LDD(輕摻雜漏區(qū))區(qū)摻雜一般較低，由于LDD區(qū)的存在使器件的擊穿電壓比普通的MOS器件高很多。多晶硅柵層之下為柵氧化層(或其他柵介質(zhì)層)，柵氧化層之下為P型溝道，多晶硅柵層會(huì)與P型溝道兩旁的N型源區(qū)和N型LDD區(qū)稍為交疊，多晶硅柵層可被金屬化，如在多晶硅層表面形成鈷化硅(CoSi)，鈦化硅(TiSi)和鎢化硅(WSi)等，來減少串聯(lián)電阻。源區(qū)處采用接觸孔溝槽結(jié)構(gòu)，接觸孔溝槽穿過N型源區(qū)至P型區(qū)，在溝槽底有一 P+摻雜區(qū)，用來減少金屬與P區(qū)的接觸電阻，從而增加器件的雪崩能量，源區(qū)接觸孔溝槽最后填上金屬插塞，金屬插塞頂部連接源區(qū)電極的第一層金屬布線。漏區(qū)處采用深溝槽結(jié)構(gòu)，深溝槽穿過N+漏區(qū)，深入至外延層表面Ium以下，可以穿過外延層直接接觸到N型襯底，深溝槽側(cè)壁是一 N型摻雜層，用作防止穿通之用，這摻雜層可用淀積一層N+摻雜的多晶硅層形成，或用一般的離子注入法，或用等離子體浸沒(plasma immersion)的離子注入法來形成,漏區(qū)深溝槽填上導(dǎo)電材料，如N型高摻雜劑的多晶硅或金屬插塞，深溝槽導(dǎo)電材料頂部連接至漏區(qū)電極第一層(即底層)金屬布線。第一層金屬布線上置有一層間介質(zhì)，第二層(即頂層)金屬布線透過相應(yīng)的開孔連接至相應(yīng)的第一層金屬布線上。如圖7所示，源區(qū)的第二層金屬(頂層)透過相應(yīng)的開孔連接至第一層(底層)的源區(qū)金屬布線；漏區(qū)金屬與柵極金屬也如是。第二層金屬上可有鈍化層，鈍化層中部有開孔用來連接焊球或金屬打線。最后把完成前度工序的硅片研磨至小于250um厚，視要求而定，然后在背面沉積多層金屬。新的器件結(jié)構(gòu)與之前所講的現(xiàn)有技術(shù)相比較，不同之處有(i)源區(qū)處用接觸孔溝槽，結(jié)構(gòu)上更為緊密和有效地增加器件的雪崩能量；(ii)漏區(qū)用深溝槽并填上導(dǎo)電材料如金屬插塞，把漏區(qū)連接到襯底，導(dǎo)電的深溝槽會(huì)幫助導(dǎo)電，這可降低因漏區(qū)的第一層金屬導(dǎo)線窄而長限制的導(dǎo)通電阻，再者，襯底與襯底背面的金屬層也可幫助導(dǎo)電，這又大大降低漏區(qū)部分的串聯(lián)電阻，而且薄的襯底有助降低熱阻，使器件工作時(shí)溫度較低，從而增加可靠性。
[0009]以上所述主要是器件的單元結(jié)構(gòu)，透過版圖的安排，可以制作出芯片尺寸封裝(CSP =Chip Scale Package)的器件。圖8表示出CSP金屬布線的俯視結(jié)構(gòu)；圖9表示出橫切面結(jié)構(gòu)，在橫切面圖內(nèi)標(biāo)出部分電流的流動(dòng)軌跡，電流除了經(jīng)第一層金屬布線和金屬插塞流動(dòng)外，還可流經(jīng)襯底和襯底背面的金屬層，這會(huì)大大降低連接深溝槽部分的串連電阻。
[0010]圖6和圖7所描述的LDMOS器件結(jié)構(gòu)是以N型外延層長在N型襯底上為基礎(chǔ)，除此之外，可以是P型外延層在N型襯底上，也可以是N型或P型外延層在P型襯底上。所用方法類同，現(xiàn)舉一些例子作說明。圖10表示的是P型外延層在N型襯底上；圖11表示為P型外延層在P型襯底上；圖12為N型外延層在P型襯底上。當(dāng)用P襯底時(shí)，深溝槽在源區(qū)處。因?yàn)槌说谝粚咏饘俨季€用作導(dǎo)電外，還多了深溝槽和襯底與襯底背面的金屬層參與導(dǎo)電，表面的第一層金屬(底層金屬)可以優(yōu)化為盡量用來減少連接至淺溝槽電極的金屬層的擴(kuò)散電阻，如圖13和圖14所示，第一層金屬盡量讓與源區(qū)(淺溝槽)用作導(dǎo)電；而漏區(qū)主要用深溝槽的金屬插塞和襯底與襯底背面的金屬層來導(dǎo)電。[0011]除了不同類型的外延層與襯底的組合，也有一層金屬布線，兩層金屬布線或三層金屬布線結(jié)構(gòu)。之前所述的均為兩層金屬布線，三層金屬布線成本太貴不考慮，圖15和圖16為一層金屬布線，它的制作流程在實(shí)例中會(huì)略為介紹。
[0012]以上所描述的器件結(jié)構(gòu)只是用作表達(dá)發(fā)明的精神，不能被用作限制發(fā)明的應(yīng)用，所有把以上各結(jié)構(gòu)只是加以修改，也是包含在這發(fā)明的權(quán)利要求之內(nèi)。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
[0013]采用本發(fā)明所述的新型LDM0S功率分立器件的結(jié)構(gòu)，可以提高器件電氣特性的優(yōu)點(diǎn)指數(shù)，還可以幫助降低熱阻，使器件工作時(shí)溫度較低，從而增加可靠性。
【專利附圖】

【附圖說明】
[0014]附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，與本發(fā)明的實(shí)施例一起用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的限制，在附圖中:
[0015]圖1是LDM0S的柵極，源極和漏極的俯視結(jié)構(gòu)示意圖；
[0016]圖2是LDM0S表面上連接焊球的橫切面結(jié)構(gòu)示意圖；
[0017]圖3是LDM0S金屬源電極方塊墊層下器件的橫切面結(jié)構(gòu)示意圖；
[0018]圖4是LDM0S金屬漏電極方塊墊層下器件的橫切面結(jié)構(gòu)示意圖；
[0019]圖5是LDM0S源極和漏極的金屬走線結(jié)構(gòu)示意圖；
[0020]圖6是本發(fā)明的LDM0S以N型外延層長在N型襯底上為基礎(chǔ)的在漏電極處橫切面結(jié)構(gòu)示意圖；
[0021]圖7是本發(fā)明的LDM0S以N型外延層長在N型襯底上為基礎(chǔ)的在源電極處橫切面結(jié)構(gòu)示意圖；
[0022]圖8是本發(fā)明的LDM0S的芯片尺寸封裝CSP金屬布線的俯視結(jié)構(gòu)示意圖；
[0023]圖9是本發(fā)明的LDM0S的CSP的橫切面的部分電流的流動(dòng)軌跡示意圖；
[0024]圖10是本發(fā)明的LDM0S以P型外延層長在N型襯底上為基礎(chǔ)的在源電極處橫切面結(jié)構(gòu)示意圖；
[0025]圖11是本發(fā)明的LDM0S以P型外延層長在P型襯底上為基礎(chǔ)的在源電極處橫切面結(jié)構(gòu)示意圖；
[0026]圖12是本發(fā)明的LDM0S以N型外延層長在P型襯底上為基礎(chǔ)的在源電極處橫切面結(jié)構(gòu)示意圖；
[0027]圖13是本發(fā)明的LDM0S的第一層金屬盡量讓與源區(qū)(淺溝槽)用作導(dǎo)電的在源電極處橫切面結(jié)構(gòu)示意圖；
[0028]圖14是本發(fā)明的LDM0S的第一層金屬盡量讓與源區(qū)(淺溝槽)用作導(dǎo)電的在漏電極處橫切面結(jié)構(gòu)示意圖；
[0029]圖15是本發(fā)明的LDM0S只用一層金屬布線在源電極處橫切面結(jié)構(gòu)示意圖；
[0030]圖16是本發(fā)明的LDM0S只用一層金屬布線在漏電極處橫切面結(jié)構(gòu)示意圖；
[0031]圖17是本發(fā)明實(shí)施例1的暴露出部分多晶硅層31和柵極氧化層30示意圖；
[0032]圖18是本發(fā)明實(shí)施例1的P型基區(qū)掩模示意圖；
[0033]圖19是本發(fā)明實(shí)施例1的輕摻雜漏(LDD)N型區(qū)23示意圖；
[0034]圖20是本發(fā)明實(shí)施例1向接觸孔注入N型摻雜劑示意圖；[0035]圖21是本發(fā)明實(shí)施例1向深溝槽25注入N型摻雜劑示意圖；
[0036]圖22是本發(fā)明實(shí)施例1向接觸孔溝槽27底部注入P型摻雜劑示意圖；
[0037]圖23是本發(fā)明實(shí)施例1對(duì)深溝槽和接觸孔溝槽形成金屬插塞后示意圖；
[0038]圖24是本發(fā)明實(shí)施例1漏電極處經(jīng)過第一層金屬掩模處理后示意圖；
[0039]圖25是本發(fā)明實(shí)施例1漏電極處經(jīng)過第二層接觸孔掩模處理后示意圖；
[0040]圖26是本發(fā)明實(shí)施例1漏電極處經(jīng)過第二層金屬掩模處理后示意圖；
[0041]圖27是本發(fā)明實(shí)施例3在多晶硅旁形成spacer40后示意圖；
[0042]圖28是本發(fā)明實(shí)施例4把在多晶硅層之上的層間介質(zhì)清除掉后示意圖；
[0043]圖29是本發(fā)明實(shí)施例4源電極處經(jīng)過第二層接觸孔掩模處理后示意圖；
[0044]圖30是本發(fā)明實(shí)施例4漏電極處形成第二次金屬插塞后的結(jié)構(gòu)示意圖；
[0045]圖31是本發(fā)明實(shí)施例5的LDM0S以N型外延層長在N型襯底上為基礎(chǔ)的在漏電極處橫切面結(jié)構(gòu)示意圖；
[0046]圖32是本發(fā)明實(shí)施例5的LDM0S以N型外延層長在N型襯底上為基礎(chǔ)的在源電極處橫切面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0047]以下結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。
[0048]本發(fā)明所述的一種新型LDM0S功率分立器件的制備方法，包括以下步驟:首先將外延層置于高摻雜襯底上方，在外延層的上面形成一層?xùn)艠O氧化層和高摻雜的柵極多晶硅，接著對(duì)硅片表面注入p型摻雜劑和N型摻雜劑形成P型區(qū)和N型LDD區(qū)，在表面上積淀層間介質(zhì)，然后通過第一層接觸孔掩模步驟暴露出層間介質(zhì)的一些部分，接著對(duì)硅片表面注入N型摻雜劑形成N型源區(qū)，在漏區(qū)處通過蝕刻形成深溝槽，并把深溝槽側(cè)壁注入N型摻雜劑形成N型層，在源區(qū)處通過蝕刻形成接觸孔溝槽，并對(duì)接觸孔溝和深溝槽進(jìn)行金屬插塞填充，之后在表面沉積第一層金屬層，然后在表面上積淀層間介質(zhì)并形成第二層填了金屬插塞的接觸孔，接著在器件的表面沉積第二層鋁合金，利用金屬掩模進(jìn)行金屬侵蝕，形成源電極金屬墊層，漏電極金屬墊層和柵電極金屬墊層，之后把完成前道工序的襯底10研磨其背面至小于250um厚，最后在硅片的背表面沉積多層金屬層而形成背面電極。
[0049]實(shí)施例1:
[0050]如圖17所示，首先將N型外延層21置于N型襯底10的上方，接著在外延層的上面采用熱生長方式形成一層?xùn)艠O氧化層30 (厚度為0.0lum至0.12um)，接著在柵極氧化層表面上沉積N型高摻雜劑的多晶硅31，多晶硅摻雜濃度為Rs = 5 Ω / □至100 Ω / □(方阻)，在多晶硅層上再積淀一層光刻涂層1000，然后通過多晶硅掩模形成圖案暴露出多晶硅層的一些部分，然后對(duì)暴露出的部分多晶硅層進(jìn)行干蝕，直至暴露出柵極氧化層，然后清除掉光刻涂層。
[0051]如圖18所示，在多晶硅層表面上積淀一層光刻涂層1000，然后通過P型基區(qū)掩模形成圖案暴露出一些那里沒有多晶硅層的一些部分，接著對(duì)硅片表面注入P型摻雜劑(劑量為lel2/cm3至lel4/cm3)，有多晶硅層31覆蓋的部分沒有被注入，沒有多晶硅層覆蓋的部分，P型摻雜劑會(huì)注入到外延層表面上形成P型區(qū)，P型摻雜劑可采用硼。[0052]如圖19所示，注入的P型摻雜劑通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為10分鐘至200分鐘，溫度為950°C至1200°C )被推進(jìn)擴(kuò)散到外延層中形成P型基區(qū)22 ;接著對(duì)硅片表面注入N型摻雜劑(劑量為lel2/cm3至lel5/cm3)，有多晶硅層31覆蓋的部分沒有被注入，沒有多晶硅層覆蓋的部分，N型摻雜劑會(huì)注入到外延層表面上形成N型區(qū)，N型摻雜劑可采用砷或磷；之后通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為10分鐘至200分鐘，溫度為950°C至1200°C )把注入的N型摻雜劑推進(jìn)擴(kuò)散到外延層中形成N型LDD區(qū)23。
[0053]如圖20所示，在最表面上積淀層間介質(zhì)32，接著在層間介質(zhì)表面上積淀一層光刻涂層1000，然后通過第一層接觸孔掩模形成圖案暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出外延層表面，之后清除掉光刻涂層；接著對(duì)硅片表面注入N型摻雜劑(劑量為lel5/cm3至lel6/cm3)，有層間介質(zhì)覆蓋的部分沒有被注入，沒有層間介質(zhì)覆蓋的部分，N型摻雜劑會(huì)注入到外延層表面上形成N型區(qū)，N型摻雜劑可采用砷或磷；之后通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為5分鐘至100分鐘，溫度為900°C至1200°C )把注入的N型摻雜劑推進(jìn)擴(kuò)散到外延層中形成N型源區(qū)。
[0054]如圖21所示，在最表面上積淀一層光刻涂層1000，然后通過深溝槽掩模形成圖案暴露出一些部分那里沒有層間介質(zhì)；接著通過蝕刻形成深溝槽25 (深度為0.6um至5.0um,寬度為0.1um至1.5um)，深溝槽穿過N型源區(qū)和N型外延層進(jìn)入到N型襯底，然后用一般的離子注入法或plasma immersion離子注入法對(duì)深溝槽側(cè)壁注入N型摻雜劑形成深溝槽N型摻雜側(cè)壁26。
[0055]如圖22所示，清除掉光刻涂層，通過蝕刻形成第一層接觸孔溝槽27 (深度為0.6um至1.5um，寬度為0.1um至1.5um)，第一層接觸孔溝槽27穿過N型源區(qū)進(jìn)入到P型基區(qū)；之后對(duì)接觸孔溝槽底部注入P型高摻雜劑28，雜劑濃度為IO14至5X 1015/cm3，以減少P型基區(qū)與金屬插塞間的接觸電阻，這有效地增加器件的安全使用區(qū)。
[0056]如圖23所示，在深溝槽和接觸孔溝槽側(cè)壁、底部以及層間介質(zhì)上表面沉積一層鈦/氮化鈦層33，接著對(duì)深溝槽和接觸孔溝槽進(jìn)行鎢34填充以形成金屬插塞。如圖24所示，再在該器件的上面沉積一層鋁合金35 (厚度為0.Sum至5um)，然后通過第一層金屬掩模進(jìn)行金屬浸蝕，形成源區(qū)金屬，漏區(qū)金屬和柵極連線(柵極連線不在圖中)。
[0057]如圖25所不,在最表面上積淀層間介質(zhì)36,在層間介質(zhì)36表面上積淀一層光刻涂層1000，然后通過第二層接觸孔掩模形成圖案暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出第一層金屬層表面，然后清除掉光刻涂層，接著在第二層接觸孔溝槽側(cè)壁、底部以及層間介質(zhì)上表面沉積一層鈦/氮化鈦層37，接著對(duì)接觸孔溝槽進(jìn)行鎢38填充以形成金屬插塞。如圖26所示，再在該器件的上面沉積第二層鋁合金39 (厚度為0.Sum至5um)，然后通過金屬掩模進(jìn)行金屬浸蝕，形成源電極金屬墊層，漏電極金屬墊層和柵極金屬墊層。
[0058]接著在最表面上積淀一層鈍化層，通過鈍化層掩模進(jìn)行鈍化層浸蝕，形成源電極金屬墊層開孔，漏電極金屬墊層開孔和柵電極金屬墊層開孔。之后把完成前道工序的襯底10研磨其背面至所需厚度，襯底最終厚度小于250um，最后在硅片的背表面沉積多層金屬層。
[0059]實(shí)施例2:
[0060]為本發(fā)明的一種變型(embodiment)。[0061]步驟與實(shí)施例1由圖17至圖22相同，在圖23對(duì)深溝槽和接觸孔溝槽進(jìn)行鎢填充以形成金屬插塞后，把圖23層間介質(zhì)32表面上一層鈦/氮化鈦層33和鎢層34清除掉，然后在最表面上積淀一層層間介質(zhì)，在層間介質(zhì)表面上積淀一層光刻涂層，然后通過掩模步驟把源電極金屬墊層下保護(hù)深溝槽金屬插塞頂部以外的層間介質(zhì)清除掉，余下步驟與實(shí)施例1由圖24和之后的步驟相同，器件最終結(jié)構(gòu)如圖13和圖14。
[0062]實(shí)施例3:
[0063]為本發(fā)明的一種變型(embodiment)。
[0064]步驟與實(shí)施例1由圖17至圖19相同，之后在最表面上積淀一層介質(zhì)，然后進(jìn)行干蝕形成spacer40,接著對(duì)娃片表面注入N型摻雜劑(劑量為lel2/cm3至lel5/cm3),參考圖27，有多晶硅層和spacer的部分沒有被注入，沒有多晶硅層和spacer的部分，N型摻雜劑會(huì)注入到外延層表面上，N型摻雜劑可采用砷或磷；之后通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為10分鐘至200分鐘，溫度為950°C至1200°C )把注入的N型摻雜劑推進(jìn)擴(kuò)散到外延層中形成N型LDD區(qū)，接著在最表面上積淀層間介質(zhì)，然后在層間介質(zhì)表面上積淀一層光刻涂層1000，之后通過第一層接觸孔掩模形成圖案暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出外延層表面，之后然后清除掉光刻涂層，余下步驟與實(shí)施例1由圖20和之后的步驟相同。
[0065]實(shí)施例4:
[0066]為本發(fā)明的一種變型(embodiment)。
[0067]步驟與實(shí)施例1由圖17至圖19相同，接著在最表面上積淀層間介質(zhì)，然后進(jìn)行干蝕，把多在晶硅層之上的層間介質(zhì)清除掉如圖28所示，之后在最表面上積淀一層光刻涂層1000，然后通過第一層接觸孔掩模形成圖案暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出外延層表面，然后清除掉光刻涂層；接著對(duì)硅片表面注入N型摻雜劑(劑量為lel5/cm3至lel6/cm3)，有層間介質(zhì)和多晶硅層蓋的部分沒有被注入，沒有層間介質(zhì)和多晶硅層覆蓋部分，N型摻雜劑會(huì)注入到外延層表面上形成N型區(qū)，N型摻雜劑可采用砷或磷；之后通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為5分鐘至100分鐘，溫度為900°C至1200°C )把注入的N型摻雜劑推進(jìn)擴(kuò)散到外延層中形成N型源區(qū)。之后步驟如實(shí)施例1的圖21至圖22相同，接著對(duì)深溝槽和接觸孔溝槽側(cè)壁、底部以及多晶硅層上表面沉積一層鈦/氮化鈦層，然后對(duì)深溝槽和接觸孔溝槽進(jìn)行鎢填充以形成金屬插塞，接著把多晶硅層31表面上的一層鈦/氮化鈦層33和鎢層34清除掉，然后在最表面上積淀一層層間介質(zhì)36，通過第二層接觸孔掩模形成接觸孔，圖29為源極區(qū)第二層接觸孔結(jié)構(gòu)，圖30為漏極區(qū)形成金屬插塞后的結(jié)構(gòu)，再在該器件的上面沉積一層鋁合金(厚度為0.Sum至5um)，然后通過金屬掩模進(jìn)行金屬浸蝕，形成源電極金屬墊層，漏電極金屬墊層和柵電極金屬墊層(不在圖中)，參考圖15和16。
[0068]實(shí)施例5:
[0069]為本發(fā)明的一種變型(embodiment)。
[0070]把形成漏區(qū)處導(dǎo)電深溝槽步驟放置于工藝流程前面，首先:
[0071]將N型外延層21置于N型襯底10的上方，接著在外延層的上面采用積淀或熱生長方式形成氧化層厚度為0.0lum至lum氧化物硬光罩)，在氧化層上再積淀一層光刻涂層1000，然后通過深溝槽掩模形成圖案暴露出氧化層的一些部分，接著對(duì)深溝槽掩模形成圖案暴露出的氧化層進(jìn)行干蝕后，暴露出外延層。然后清除掉光刻涂層，接著通過蝕刻形成深溝槽25 (深度為0.6um至5.0um,寬度為0.1um至1.5um)，深溝槽穿過N型外延層進(jìn)入到N型襯底。接著在溝槽中沉積N型高摻雜劑的多晶硅，多晶硅摻雜濃度為Rs = 5Ω/ □至100 Ω / □(方阻)，以填充溝槽并覆蓋頂面，接著對(duì)在外延層表面氧化層上的多晶硅層進(jìn)行平面腐蝕處理或化學(xué)機(jī)械，最終使在溝槽內(nèi)多晶硅頂面離外延層表面下小于0.5um，然后清除掉外延層表面上的氧化層。
[0072]之后步驟與實(shí)施例1由圖17至圖20相同，然后與實(shí)施例1由圖22至圖26相同，器件最終結(jié)構(gòu)如圖31和圖32。
[0073]最后應(yīng)說明的是:以上僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，本發(fā)明的實(shí)施例是以N型通道器件作出說明，本發(fā)明亦可用于P型通道器件，盡管參照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，對(duì)于本領(lǐng)域的技術(shù)人員來說，其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換，但是凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
[0074]參考符號(hào)表:
[0075]10 襯底
[0076]21 外延層
[0077]22 P型基區(qū)
[0078]23 輕摻雜漏區(qū)(LDD)
[0079]24 N型源區(qū)
[0080]25 深溝槽
[0081]26 深溝槽側(cè)壁N型源區(qū)
[0082]27 接觸孔溝槽
[0083]28 接觸孔溝槽底部的P型高摻雜區(qū)
[0084]30 柵極氧化層
[0085]31 柵極多晶硅層
[0086]32 第一層層間介質(zhì)
[0087]33 鈦層/氮化鈦層
[0088]34 鶴
[0089]35 第一層金層層
[0090]36 第二層層間介質(zhì)
[0091]37 第二層接觸孔的鈦層/氮化鈦層
[0092]38 第二層接觸孔的鎢
[0093]39 第二層金層層
[0094]1000光刻涂層。
【權(quán)利要求】
1.一種半導(dǎo)體功率器件的結(jié)構(gòu)是由基本單元橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管(LDMOS)組成，器件結(jié)構(gòu)包括以下部分: (1)N型襯底上是外延層，導(dǎo)電溝道在外延層表面，溝道的一端經(jīng)N型輕摻雜漏區(qū)(LDD)連接至N型漏區(qū)，另一端連接至N型源區(qū)，多晶硅柵層之下為柵介質(zhì)層，柵介質(zhì)層之下為P型溝道，多晶硅柵層和柵介質(zhì)層會(huì)與P型溝道兩旁的N型源區(qū)和N型輕摻雜漏(LDD)區(qū)稍為交疊，交疊度寬小于Ium ； (2)漏區(qū)處有一導(dǎo)電深溝槽連接漏極第一層金屬布線至襯底，深溝槽側(cè)壁是一N型摻雜層； (3)源區(qū)處有接觸孔溝槽穿過N型源區(qū)至P型區(qū)，在溝槽底有一P+摻雜區(qū)，濃度范圍是lel4/cm3 至 5el5/cm3 ； (4)漏區(qū)處和源區(qū)處的接觸孔填上金屬插塞，把漏區(qū)和源區(qū)從外延層表面處穿過層間介質(zhì)，連接至相應(yīng)的層間介質(zhì)之上的第一層金屬布線； (5)第一層金屬布線上置有第二層的層間介質(zhì)，這層間介質(zhì)之上為第二層金屬布線，第二層填上金屬插塞的開孔把第一層金屬布線連接至相應(yīng)的第二層金屬布線上，如源區(qū)的第一層金屬布線透過相應(yīng)的導(dǎo)電開孔連接至源區(qū)的第二層金屬布線上，漏區(qū)金屬與柵極金屬也如是； (6)通過金屬掩模進(jìn)行金屬浸蝕，形成源電極金屬墊層，漏電極金屬墊層和柵電極金屬墊層； (7)第二層金屬上可有鈍化層，鈍化層中有開孔用來連接焊球或金屬打線； (8) 完成前度工序的硅片研磨至小于250um厚，然后在背面沉積多層金屬。
2.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體功率器件的結(jié)構(gòu)，其中，多晶硅柵層是高摻雜的，多晶硅摻雜濃度為Rs = 5Ω/□至100Ω/口(方阻)，多晶硅柵層可被金屬化，如在多晶硅層表面形成鈷化硅(CoSi)，鈦化硅(TiSi)或鎢化硅(WSi)等，柵介質(zhì)層的介質(zhì)可以是氧化層。
3.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體功率器件的結(jié)構(gòu)，其中，N型襯底是高摻雜的，濃度高于lel9/cm3，其上的外延層可以是N型也可以是P型，濃度范圍是lel4/cm3至5el6/3cm ο
4.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體功率器件的結(jié)構(gòu)，其中，漏區(qū)處的導(dǎo)電深溝槽可以由高摻雜的多晶硅形成，多晶硅摻雜濃度為Rs = 5 Ω/□至100 Ω/口(方阻)；導(dǎo)電深溝槽也可以由金屬插塞形成，金屬插塞材料可以由鈦層/氮化鈦層和鎢組成，溝槽深度從外延層表面至襯底方向算起深度范圍為Ium至5um ;導(dǎo)電深溝槽也可以分為兩部分，底部分深度為3um至4.5um,由高摻雜的多晶娃形成,頂部分深度為0.5um至2.0um,由金屬插塞形成。
5.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體功率器件的結(jié)構(gòu)，其中，在源區(qū)金屬墊層之下，漏區(qū)處的導(dǎo)電深溝槽頂部被層間介質(zhì)封上，不與第一層金屬連接，第一層金屬布線全被源區(qū)用作導(dǎo)電，在漏區(qū)金屬墊層之下，第一層金屬與漏區(qū)處的導(dǎo)電深溝槽頂部連接，交疊小于lum，余下的第一層金屬盡量讓與源區(qū)用作導(dǎo)電。
6.一種半導(dǎo)體功率器件的結(jié)構(gòu)是由基本單元LDMOS組成，器件結(jié)構(gòu)包括以下部分: (I)P型襯底上是外延層，導(dǎo)電溝道在外延層表面，溝道的一端經(jīng)N型LDD連接至N型漏區(qū)，另一端連接至N型源區(qū)，多晶硅柵層之下為柵氧化層，柵氧化層之下為P型溝道，多晶硅柵層和柵氧化層會(huì)與P型溝道兩旁的N型源區(qū)和N型LDD區(qū)稍為交疊，交疊度寬小于lum ；(2)漏區(qū)處有一導(dǎo)電溝槽連接漏極第一層金屬布線至外延層表面的漏區(qū)；(3)源區(qū)處有一導(dǎo)電深溝槽連接源極第一層金屬布線至襯底，深溝槽側(cè)壁是一P型摻雜層，濃度范圍是lel4/cm3至5el5/cm3 ；(4)漏區(qū)處的接觸孔溝槽和源區(qū)處的導(dǎo)電深溝槽填上金屬插塞，把漏區(qū)和源區(qū)從外延層表面處穿過層間介質(zhì)連接至相應(yīng)的層間介質(zhì)之上的第一層金屬布線；(5)第一層金屬布線上置有第二層的層間介質(zhì)，這層間介質(zhì)之上為第二層金屬布線，第二層填上金屬插塞的開孔把第一層金屬布線連接至相應(yīng)的第二層金屬布線上，如源區(qū)的第一層金屬布線透過相應(yīng)的導(dǎo)電開孔連接至源區(qū)的第二層金屬布線上；漏區(qū)金屬與柵極金屬也如是；(6)通過金屬掩模進(jìn)行金屬浸蝕，形成源電極金屬墊層，漏電極金屬墊層和柵電極金屬墊層；(7)第二層金屬上可有鈍化層，鈍化層中有開孔用來連接焊球或金屬打線；(8)完成前度工序的硅片研磨至小于250um厚，然后在背面沉積多層金屬。
7.根據(jù)權(quán)利要求6所述的一種半導(dǎo)體功率器件的結(jié)構(gòu)，其中，P型襯底是高摻雜的，濃度高于lel9/cm3，其上的外延層可以是N型也可以是P型，濃度范圍是lel4/cm3至lel6/3cm ο`
8.根據(jù)權(quán)利要求6所述的一種半導(dǎo)體功率器件的結(jié)構(gòu)，其中，源區(qū)處的導(dǎo)電深溝槽可以由金屬插塞形成，金屬插塞材料可以由鈦層/氮化鈦層和鎢組成，溝槽深度從外延層表面至襯底方向算起深度范圍為lum至5um。
9.根據(jù)權(quán)利要求6所述的一種半導(dǎo)體功率器件的結(jié)構(gòu)，其中，在漏電極金屬墊層之下，源區(qū)處的導(dǎo)電深溝槽頂部被層間介質(zhì)封上，不與第一層金屬連接，第一層金屬布線全被漏區(qū)用作導(dǎo)電，在源區(qū)金屬墊層之下，第一層金屬與源區(qū)處的導(dǎo)電深溝槽頂部連接，交疊小于lum，余下的第一層金屬盡量讓與漏區(qū)用作導(dǎo)電。
10.一種半導(dǎo)體功率器件的結(jié)構(gòu)是由基本單元LDM0S組成，器件結(jié)構(gòu)包括以下部分:(1)N型襯底10上是外延層，導(dǎo)電溝道在外延層表面，溝道的一端經(jīng)N型LDD連接至N型漏區(qū)，另一端連接至N型源區(qū)，多晶硅柵層之下為柵氧化層，柵氧化層之下為P型溝道，多晶硅柵層和柵氧化層會(huì)與P型溝道兩旁的N型源區(qū)和N型LDD區(qū)稍為交疊，交疊度寬小于lum ；(2)漏區(qū)處有一導(dǎo)電深溝槽連接外延層表面的漏區(qū)至襯底，深溝槽側(cè)壁是一N型摻雜層；(3)源區(qū)處有接觸孔溝槽穿過N型源區(qū)至P型區(qū)，在溝槽底有一P+摻雜區(qū)；(4)接觸孔溝槽與其金屬插塞，漏區(qū)處的深溝槽與其金屬插塞和多晶硅柵層之上有層間介質(zhì)把各電極分隔開，在漏電極金屬墊層之下，有第二層填上金屬插塞的開孔把漏電極金屬墊層連接至相應(yīng)的深溝槽金屬插塞的頂部，在源電極金屬墊層之下，有第二層填上金屬插塞的開孔把源電極金屬墊層連接至相應(yīng)的源區(qū)接觸孔金屬插塞的頂部，在柵極金屬墊層之下，有第二層填上金屬插塞的開孔把柵極金屬墊層連接至相應(yīng)的柵極多晶硅導(dǎo)線上；(5)金屬墊層上可有鈍化層，鈍化層中有開孔用來連接焊球或金屬打線；(6)完成前度工序的硅片研磨至小于250um厚，然后在背面沉積多層金屬。
【文檔編號(hào)】H01L29/06GK103730493SQ201210382111
【公開日】2014年4月16日 申請(qǐng)日期:2012年10月10日 優(yōu)先權(quán)日:2012年10月10日
【發(fā)明者】蘇冠創(chuàng) 申請(qǐng)人:深圳市力振半導(dǎo)體有限公司