專利名稱：一種雙大馬士革銅互連結構的制造方法
技術領域：
本發(fā)明涉及一種雙大馬士革銅互連結構的制造方法，尤其涉及一種改善超低介電常數(shù)薄膜溝槽刻蝕均勻性的雙大馬士革銅互連結構的制造方法。
背景技術：
對于45nm以及更高技術節(jié)點的超大規(guī)模集成電路的工藝技術，采用超低介電常數(shù)(ultra-low k)薄膜材料,減小金屬互連層之間的寄生電容，因而減小互連造成的RC延遲，已經(jīng)成為業(yè)界必然的趨勢。相比傳統(tǒng)的二氧化硅等的致密材料，為了大幅度地降低材料的介電常數(shù)，超低介電常數(shù)材料一般會被引入孔洞，做成多孔的、疏松的結構。然而多孔、疏松結構的超低介電常數(shù)材料給工藝整合帶來很多的挑戰(zhàn)。這些材料極易受到等離子體以及灰化等工藝的損傷，刻蝕以及濕法清洗后的形狀非常不容易控制，超低介電常數(shù)薄膜和銅以及與其它介電材料之間的黏附性，等等問題，同時互連層的可靠性問題和封裝極具挑戰(zhàn) 性?，F(xiàn)有技術中的超低介電常數(shù)材料大馬士革工藝制作銅互連層，隨著關鍵尺寸的不斷減小，控制不同結構刻蝕以及濕法清洗后的形狀，并且均勻性良好，滿足工藝集成的要求尤其困難?，F(xiàn)有技術中，其工藝主要包括以下步驟在硅片或前層上依次沉積刻蝕阻擋層、超低介電常數(shù)薄膜。通過在超低介電常數(shù)薄膜上進行兩次不同深度和大小的刻蝕形成溝槽和通孔。再在通孔和溝槽內(nèi)濺形成金屬層，最終形成銅的互連結構?；诂F(xiàn)有技術中的工藝整合技術，由于溝槽與通孔的主體涉及同一種超低介電常數(shù)薄膜材料，對于不同的結構，例如密集區(qū)(dense area)以及相對獨立的區(qū)域(ISO area),在刻蝕溝槽時，最終溝槽與通孔交界的地方的形狀以及溝槽/通孔深度會有明顯的差異。因此，本領域的技術人員致力于開發(fā)一種改善超低介電常數(shù)薄膜溝槽刻蝕均勻性的雙大馬士革銅互連結構的制造方法。

發(fā)明內(nèi)容
鑒于上述的現(xiàn)有技術中的問題，本發(fā)明所要解決的技術問題是現(xiàn)有的技術的溝槽形狀不易控制。本發(fā)明提供的一種雙大馬士革銅互連結構的制造方法，包括以下步驟
步驟1，在硅片或前層上依次沉積刻蝕阻擋層、第一氧化硅層、第一超低介電常數(shù)薄膜、第二氧化硅層和第二超低介電常數(shù)薄膜；
步驟2，刻蝕第二超低介電常數(shù)薄膜、第二氧化硅層和部分第一超低介電常數(shù)薄膜，形成底部尚未開通的通孔；
步驟3，刻蝕第二超低介電常數(shù)薄膜形成溝槽，所述溝槽的位置對應于所述通孔且其大小大于或等于所述通孔的大??；同時，同步刻蝕底部尚未開通的通孔下方的第一超低介電常數(shù)薄膜、第一氧化硅層和刻蝕停止層，形成通孔；
步驟4，進行填充淀積工藝以形成金屬層。
在本發(fā)明的一個較佳實施方式中，所述沉積第一超低介電常數(shù)薄膜和第二超低介電常數(shù)薄膜在同一腔體中完成。在本發(fā)明的另一較佳實施方式中，所述第二氧化硅層厚度為100-700 L在本發(fā)明的另一較佳實施方式中，所述步驟I中還包括在所述第二超低介電常數(shù)薄膜上沉積超低介電常數(shù)薄膜保護膜和金屬硬模。在本發(fā)明的另一較佳實施方式中，所述金屬硬模的材料為Ta、Ti、W、TaN, TiN或WN。在本發(fā)明的另一較佳實施方式中，所述步驟2中包括
步驟2. 1，在金屬硬模上沉積第一底部抗反射涂層，在第一底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口，刻蝕第一刻蝕窗口內(nèi)的第一底部抗反射涂層和金屬硬 模，刻蝕停留在超低介電常數(shù)薄膜保護膜上；去除光刻膠和第一底部抗反射涂層，在金屬硬模中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續(xù)步驟中作為刻蝕溝槽的窗口 ；
步驟2. 2，沉積第二底部抗反射涂層，在第二底部抗反射涂層上涂覆光刻膠并通過光刻形成第三刻蝕窗口，所述第三刻蝕窗口用于在后續(xù)步驟中作為刻蝕通孔的窗口，所述第三刻蝕窗口與第二刻蝕窗口位置對應且第三刻蝕窗口大小小于或等于第二刻蝕窗口 ；刻蝕第二底部抗反射涂層、超低介電常數(shù)薄膜保護膜、第二超低介電常數(shù)薄膜、第二氧化硅層和部分第一超低介電常數(shù)薄膜，形成底部尚未開通的通孔。在本發(fā)明的另一較佳實施方式中，所述步驟3中包括去除光刻膠和第二底部抗反射涂層，暴露出第二刻蝕窗口 ；刻蝕第二刻蝕窗口內(nèi)的超低介電常數(shù)薄膜保護膜和第二超低介電常數(shù)薄膜形成溝槽。在本發(fā)明的另一較佳實施方式中，所述步驟4包括在所述通孔和溝槽內(nèi)濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，形成金屬層。在本發(fā)明的另一較佳實施方式中，還包括步驟5，所述步驟5包括化學機械研磨除去金屬層、金屬勢壘層、銅的籽晶層、金屬硬模、超低介電常數(shù)薄膜保護膜和部分第二超低介電常數(shù)薄膜，形成銅的互連結構。在本發(fā)明的另一較佳實施方式中，所述第一和/或第二超低介電常數(shù)薄膜的介電常數(shù)為2. 2 2. 8。本發(fā)明的銅互連結構的制造方法通過改變現(xiàn)有技術中的雙大馬士革銅互連的薄膜組成，使得不同結構刻蝕后的溝槽形狀能夠比較容易地控制，并且能較大幅度提高其均勻性；較易地得到所需的通孔與溝槽交界處的形狀；并且由于中間的富氧的氧化硅的厚度很薄，對最終的有效k值影響不大；同時，超低介電常數(shù)薄膜在同一腔體(chamber)中完成，不會對cost產(chǎn)生明顯影響。


圖I是本發(fā)明的實施例形成第一刻蝕窗口的結構示意 圖2是本發(fā)明的實施例形成第二刻蝕窗口的結構示意 圖3是本發(fā)明的實施例形成第三刻蝕窗口的結構示意 圖4是本發(fā)明的實施例形成底部尚未開通的通孔的結構示意 圖5是本發(fā)明的實施例去除第二底部抗反射涂層的結構示意圖；圖6是本發(fā)明的實施例形成溝槽和通孔的結構示意 圖7是本發(fā)明的實施例形成金屬層的結構示意圖。
具體實施例方式以下將結合附圖對本發(fā)明做具體闡釋?，F(xiàn)有技術中超低介電常數(shù)薄膜的沉積，會先沉積一層初始富氧的氧化硅(initialoxide),以增強超低介電常數(shù)薄膜(ULK)與下層刻蝕阻擋層之間的黏附性。在實際應用中，這層初始富氧的氧化娃和其基體的(bulk)超低介電常數(shù)薄膜是在同一腔體(chamber)中完成的。由于富氧的氧化硅和超低介電常數(shù)薄膜的刻蝕速率之比較大，在刻蝕底部通孔的同時，對不同結構的溝槽的刻蝕，能夠很好地利用這層富氧的氧化硅當作溝槽的刻蝕的刻蝕阻擋層。本發(fā)明的實施例的一種雙大馬士革銅互連結構的制造方法，包括以下步驟
步驟1，如圖I中所示，在硅片或前層上依次沉積刻蝕阻擋層I、第一氧化硅層2、第一
超低介電常數(shù)薄膜3、第二氧化硅層4、第二超低介電常數(shù)薄膜5、超低介電常數(shù)薄膜保護膜6和金屬硬模7。優(yōu)選第一和/或第二超低介電常數(shù)薄膜的介電常數(shù)為2. 2 2. 8 ;優(yōu)選金屬硬模的材料為Ta、Ti、W、TaN、TiN或WN;并優(yōu)選第二氧化硅層厚度為100-700 A0富氧的第二氧化硅層的厚度很薄，對最終的有效k值影響不大；
步驟2. 1，另如圖I中所示，在金屬硬模7上沉積第一底部抗反射涂層，在第一底部抗反射涂層8上涂覆光刻膠9并通過光刻形成第一刻蝕窗口 10，刻蝕第一刻蝕窗口 10內(nèi)的第一底部抗反射涂層8和金屬硬模7，刻蝕停留在超低介電常數(shù)薄膜保護膜6上；如圖2中所示，去除光刻膠9和第一底部抗反射涂層8，在金屬硬模7中形成第二刻蝕窗口 11，所述第二刻蝕窗口 11用于在后續(xù)步驟中作為刻蝕溝槽的窗口 ；
步驟2. 2，如圖3中所示，沉積第二底部抗反射涂層12，在第二底部抗反射涂層12上涂覆光刻膠并通過光刻形成第三刻蝕窗口 13，所述第三刻蝕窗口 13用于在后續(xù)步驟中作為刻蝕通孔的窗口，所述第三刻蝕窗口 13與第二刻蝕窗口 11位置對應且第三刻蝕窗口 13大小小于或等于第二刻蝕窗口 11 ;如圖4中所示，刻蝕第二底部抗反射涂層12、超低介電常數(shù)薄膜保護膜6、第二超低介電常數(shù)薄膜5、第二氧化硅層4和部分第一超低介電常數(shù)薄膜3，形成底部尚未開通的通孔；
步驟3，如圖5和6中所示，去除光刻膠和第二底部抗反射涂層，暴露出第二刻蝕窗口
11;刻蝕第二刻蝕窗口 11內(nèi)的超低介電常數(shù)薄膜保護膜6和第二超低介電常數(shù)薄膜5形成溝槽15。同時，同步刻蝕底部尚未開通的通孔14下方的第一超低介電常數(shù)薄膜3、第一氧化硅層2和刻蝕停止層I，形成通孔16 ；
步驟4，在所述通孔16和溝槽15內(nèi)濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，形成金屬層17。步驟5包括化學機械研磨除去多余的金屬層、金屬勢壘層、銅的籽晶層、金屬硬模、超低介電常數(shù)薄膜保護膜和部分第二超低介電常數(shù)薄膜，形成銅的互連結構。本發(fā)明的銅互連結構的制造方法通過改變現(xiàn)有技術中的雙大馬士革銅互連的薄膜組成，使得不同結構刻蝕后的溝槽形狀能夠比較容易地控制，并且能較大幅度提高其均勻性；較易地得到所需的通孔與溝槽交界處的形狀；并且由于中間的富氧的氧化硅的厚度很薄，對最終的有效k值影響不大；同時，超低介電常數(shù)薄膜在同一腔體(chamber)中完成，不會對cost產(chǎn)生明顯影響。此外，在本發(fā)明的實施例中，沉積第一超低介電常數(shù)薄膜和第二超低介電常數(shù)薄膜在同一腔體中完成。不會對cost產(chǎn)生明顯影響。
以上對本發(fā)明的具體實施例進行了詳細描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領域技術人員而言，任何對本發(fā)明進行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應涵蓋在本發(fā)明的范圍內(nèi)。
權利要求
1.一種雙大馬士革銅互連結構的制造方法，其特征在于，包括以下步驟 步驟1，在硅片或前層上依次沉積刻蝕阻擋層、第一氧化硅層、第一超低介電常數(shù)薄膜、第二氧化硅層和第二超低介電常數(shù)薄膜； 步驟2，刻蝕第二超低介電常數(shù)薄膜、第二氧化硅層和部分第一超低介電常數(shù)薄膜，形成底部尚未開通的通孔； 步驟3，刻蝕第二超低介電常數(shù)薄膜形成溝槽，所述溝槽的位置對應于所述通孔且其大小大于或等于所述通孔的大??；同時，同步刻蝕底部尚未開通的通孔下方的第一超低介電常數(shù)薄膜、第一氧化硅層和刻蝕停止層，形成通孔； 步驟4，進行填充淀積工藝以形成金屬層。
2.如權利要求I所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述沉積第一超低介電常數(shù)薄膜和第二超低介電常數(shù)薄膜在同一腔體中完成。
3.如權利要求I所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述第二氧化硅層厚度為100-700 L
4.如權利要求I所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述步驟I中還包括在所述第二超低介電常數(shù)薄膜上沉積超低介電常數(shù)薄膜保護膜和金屬硬模。
5.如權利要求4所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述金屬硬模的材料為Ta、Ti、W、TaN, TiN或WN。
6.如權利要求4所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述步驟2中包括 步驟2. 1，在金屬硬模上沉積第一底部抗反射涂層，在第一底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口，刻蝕第一刻蝕窗口內(nèi)的第一底部抗反射涂層和金屬硬模，刻蝕停留在超低介電常數(shù)薄膜保護膜上；去除光刻膠和第一底部抗反射涂層，在金屬硬模中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續(xù)步驟中作為刻蝕溝槽的窗口 ； 步驟2. 2，沉積第二底部抗反射涂層，在第二底部抗反射涂層上涂覆光刻膠并通過光刻形成第三刻蝕窗口，所述第三刻蝕窗口用于在后續(xù)步驟中作為刻蝕通孔的窗口，所述第三刻蝕窗口與第二刻蝕窗口位置對應且第三刻蝕窗口大小小于或等于第二刻蝕窗口 ；刻蝕第二底部抗反射涂層、超低介電常數(shù)薄膜保護膜、第二超低介電常數(shù)薄膜、第二氧化硅層和部分第一超低介電常數(shù)薄膜，形成底部尚未開通的通孔。
7.如權利要求6所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述步驟3中包括去除光刻膠和第二底部抗反射涂層，暴露出第二刻蝕窗口 ；刻蝕第二刻蝕窗口內(nèi)的超低介電常數(shù)薄膜保護膜和第二超低介電常數(shù)薄膜形成溝槽。
8.如權利要求7所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述步驟4包括在所述通孔和溝槽內(nèi)濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，形成金屬層。
9.如權利要求8所述的雙大馬士革銅互連結構的制造方法，其特征在于，還包括步驟5，所述步驟5包括化學機械研磨除去金屬層、金屬勢壘層、銅的籽晶層、金屬硬模、超低介電常數(shù)薄膜保護膜和部分第二超低介電常數(shù)薄膜，形成銅的互連結構。
10.如權利要求I所述的雙大馬士革銅互連結構的制造方法，其特征在于，所述第一和/或第二超低介電常數(shù)薄膜的介電常數(shù)為2. 2^2. 8。
全文摘要
本發(fā)明提供的一種雙大馬士革銅互連結構的制造方法，包括在硅片或前層上依次沉積刻蝕阻擋層、第一氧化硅層、第一超低介電常數(shù)薄膜、第二氧化硅層和第二超低介電常數(shù)薄膜；刻蝕第二超低介電常數(shù)薄膜、第二氧化硅層和部分第一超低介電常數(shù)薄膜，形成底部尚未開通的通孔；刻蝕第二超低介電常數(shù)薄膜形成溝槽，所述溝槽的位置對應于所述通孔且其大小大于或等于所述通孔的大?。煌瑫r，同步刻蝕底部尚未開通的通孔下方的第一超低介電常數(shù)薄膜、第一氧化硅層和刻蝕停止層，形成通孔；進行填充淀積工藝以形成金屬層。本發(fā)明使得不同結構刻蝕后的溝槽形狀能夠比較容易地控制，并且能較大幅度提高其均勻性；較易地得到所需的通孔與溝槽交界處的形狀。
文檔編號H01L21/768GK102881640SQ20121034366
公開日2013年1月16日 申請日期2012年9月17日 優(yōu)先權日2012年9月17日
發(fā)明者陳玉文, 胡友存, 李磊 申請人:上海華力微電子有限公司