專利名稱:一種雙位nrom存儲器及提高其電子注入效率的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及微電子領(lǐng)域,尤其涉及一種雙位NROM存儲器及提高其電子注入效率的方法和結(jié)構(gòu)。
背景技術(shù):
隨著傳統(tǒng)的CMOS超大規(guī)模集成電路技術(shù)的高速發(fā)展,閃存技術(shù)也朝著低功耗,低工作電壓和高存儲密度的方向發(fā)展。以前是用浮柵極的多晶硅作為電荷的存儲層,由于多晶硅浮柵極存儲的電荷是連續(xù)分布的,當(dāng)有一個泄漏通道的時候,整個浮柵極上存儲的電荷都會通過這個泄漏通道而丟失,因此限制閃存按比例縮小能力的最大障礙是其隧穿氧化層厚度不能持續(xù)減小,因為在薄的隧穿氧化層情況下,直接隧穿和應(yīng)力引起的泄漏電流等都會對存儲器的漏電控制提出巨大的挑戰(zhàn)。最近發(fā)展的SONOS結(jié)構(gòu),用具有電荷陷阱能力 的氮化硅層取代原有的多晶硅存儲電荷層,由于其用陷阱能級存儲電荷,所以存儲的電荷是離散分布的,這樣一個泄漏通道不會引起大的漏電流。因此可靠性大大提高,隧穿氧化層可以繼續(xù)減薄,降低工作電壓和功耗。NROM (nitride based read-only memory)技術(shù)由于能夠提供更高的存儲密度,快速的低電壓編程和低的費用而成為下一代非易失存儲器的有力競爭者。和SONOS器件有同樣簡單的結(jié)構(gòu),NROM有更少的掩模版數(shù)量,可以和標(biāo)準(zhǔn)的CMOS制作流程兼容,使用熱電子注入的方式來編譯和擦除使其有一個更快的編譯速度和更低的編譯閾值電壓,并且在門極介質(zhì)的堆積中可以使用更厚的底部氧化層(>5nm),這可以改善存儲電子的保存時間和減少讀的擾動。NROM用ONO門極介質(zhì)堆積存儲信息,和SONOS器件用FN隧穿或是直接隧穿來編譯和擦除不同,NROM器件利用熱載流子注入來編譯和擦除,如圖I中所示的NROM器件的編譯狀態(tài),在NROM器件的柵極9加一 7-9v電壓,在NROM器件的漏極加一 5_7v電壓,電子7在靠近源端的注入存儲電荷層4中,圖2中示出的是NROM器件的擦除狀態(tài),其中,在柵極9加一電壓(-3)-(-6) V,在漏極12加電壓5-7v,空穴8在靠近的地方注入存儲電荷層4中與電子6結(jié)合。由于要對電子進行加速使其獲得足夠的能量成為“熱電子”,那么就需要在編譯時在漏端或是源端加一個足夠大的電壓,形成熱電子。當(dāng)熱電子加速到漏端或是源端的時候,由于受到漏端或是源端的強電場的影響,會有一部分電子進入漏極或是源極,從而降低了電子的注入效率,對給定的記憶窗口,編譯速度下降。同時由于熱電子是在靠近漏端或是源端注入存儲電荷層。這樣在編譯和擦除的循環(huán)中會產(chǎn)生電荷的陷阱,使底部氧化硅的保持電荷能力下降,影響器件的性能,但是由于電荷是在氮化硅層的兩端,編譯和擦除的循環(huán)后氮化硅層中的電荷會發(fā)生橫向移動,使器件會出現(xiàn)過度擦除現(xiàn)象,使閾值電壓出現(xiàn)漂移,影響器件的可靠性。為了保證有足夠的熱電子產(chǎn)生,漏極或源極需要加一個較高的電壓(4飛V),而要保證這些電子可以通過硅和二氧化硅的勢壘(3. IeV)注入到存儲電荷的氮化硅層中,因此編程時也需要高的柵極電壓(7、V)。由于漏極或是源極具有一定的電壓,會使產(chǎn)生的熱電子,有一部分被漏極或是源極收集,減少了電子的注入效率。對于NROM中,由于漏極或是源極影響電子注入效率的問題,專利“一種NROM閃存控制柵及閃存單元的制備方法”(申請?zhí)朇N200610012188. 7,申請日2006年6月9日)提出一種異質(zhì)柵極的方法來改善NROM的電子注入效率,具體如圖3所示靠近源極11和漏極12的控制柵51是N+多晶硅,中間的控制柵52是P+多晶硅。由于P+區(qū)域的功函數(shù)高,所對應(yīng)的閾值電壓比較高,相對于普通N+注入的多晶硅來說,這段區(qū)域加載柵疊層結(jié)構(gòu)以溝道的縱向電場比較低,提高這段區(qū)域溝道內(nèi)的橫向運動速度。而N+區(qū)域的功函數(shù)較低,對應(yīng)的閾值電壓較低,與傳統(tǒng)N+相比縱向電場沒有降低,有利于電子的收集。由于功函數(shù)的不同可以使電子在沒有到達源端或是漏端的時候獲得一個額外的加速,而縱向電場沒有減弱,從而使熱電子注入效率提高。雖然這種方法提高了存儲的密度,但是由于電荷存儲在同一個層中,存儲在兩端的電荷因為有一個水平分布。所以當(dāng)器件尺寸繼續(xù)減小時,分別存儲的兩位數(shù)據(jù)之間容易發(fā)生串?dāng)_現(xiàn)象,影響所存數(shù)據(jù)的讀取,因此難于進一步提高存儲密度。
發(fā)明內(nèi)容
針對上述存在的問題,本發(fā)明的目的提出一種雙位NROM存儲器及提高其電子注入效率的方法和結(jié)構(gòu),通過在雙位存儲的NROM器件中,引入兩個凸面的SONOS結(jié)構(gòu),形成兩 個增強的電場,使熱電子在未到達漏極或是源極的時候,受到凸面增強的電場的作用更快的注入到存儲電荷層。同時,通過凸面有一定的區(qū)域,熱電子在凸面區(qū)域就可以注入存儲電荷層,減少漏極或是源極的強電場對熱電子的影響,從而提高了熱電子的注入效率。本發(fā)明的目的是通過下述技術(shù)方案實現(xiàn)的
一種提高雙位存儲NROM電子注入效率的方法,其中,包括以下步驟
制備一具有兩個凸面的襯底;
在所述襯底的表面依次形成一隧穿介質(zhì)層、存儲電荷層、阻擋氧化層,所述隧穿介質(zhì)層、所述存儲電荷層和所述阻擋氧化層的表面為凸面結(jié)構(gòu);
在所述阻擋氧化層上表面制備多晶硅;
在所述襯底上進行刻蝕工藝,去除所述襯底上多余的所述多晶硅、所述阻擋氧化層、所述存儲電荷層和所述隧穿介質(zhì)層;
在所述襯底的兩側(cè)形成源極和漏極,并在所述源極和所述漏極上形成側(cè)墻。上述的非對稱分層勢壘提高SONNS結(jié)構(gòu)器件可靠性的方法,其中,所述凸面結(jié)構(gòu)均為弧形凸面結(jié)構(gòu)。上述的提高雙位存儲NROM電子注入效率的方法,其中,所述隧穿介質(zhì)層為二氧化硅。上述的提高雙位存儲NROM電子注入效率的方法,其中,所述存儲電荷層為氮化硅層。上述的提高雙位存儲NROM電子注入效率的方法,其中,所述阻擋氧化層為二氧化硅。一種提高NROM存儲器電子注入效率的結(jié)構(gòu),其中,所述結(jié)構(gòu)由上述任一所述的方法制備形成,所述結(jié)構(gòu)包括一襯底,所述襯底的表面包括凸面,在該襯底上由下至上依次包括隧穿介質(zhì)層、存儲電荷層、阻擋氧化層以及多晶硅,所述隧穿介質(zhì)層、存儲電荷層、阻擋氧化層以及多晶硅的表面包括彼此貼合的凸面結(jié)構(gòu),所述凸面結(jié)構(gòu)與所述凸面匹配貼合。
一種雙位存儲NROM存儲器,其中,所述存儲器包括上述的提高NROM存儲器電子注入效率的結(jié)構(gòu)。
圖I是現(xiàn)有技術(shù)中的NROM器件的編譯狀態(tài)示意圖2是現(xiàn)有技術(shù)中的NROM器件的擦除狀態(tài)示意圖。圖3是現(xiàn)有技術(shù)中的一種異質(zhì)柵極的方法來改善NROM的電子注入效率的結(jié)構(gòu)示意圖。圖4是本發(fā)明的一種提高雙位存儲NROM電子注入效率的方法的流程框圖5A-圖5E是本發(fā)明的提高雙位存儲NROM電子注入效率的方法的流程結(jié)構(gòu)示意 圖。
具體實施例方式下面結(jié)合原理圖和具體操作實施例對本發(fā)明作進一步說明。結(jié)合圖4和圖5A-5E所示,本發(fā)明的一種提高雙位存儲NROM電子注入效率的方法,包括以下步驟
51:制備一襯底I,其中該襯底I的表面具有兩個凸面10 ;
52:在該襯底I的表面依次形成一隧穿介質(zhì)層2、存儲電荷層3、阻擋氧化層4,隧穿介質(zhì)層2、存儲電荷層3和阻擋氧化層4的表面為凸面結(jié)構(gòu);
在此步驟中,在襯底I的表面先沉積一層隧穿介質(zhì)層2,該隧穿介質(zhì)層2的表面包括兩個第一凸面結(jié)構(gòu)20,該第一凸面結(jié)構(gòu)20位于凸面10上,與其貼合;其中,該隧穿介質(zhì)層2可以使一二氧化硅層,還可以是氮化硅和二氧化硅組成的隧穿介質(zhì)層,還可以是現(xiàn)有技術(shù)中其它可以作為隧穿介質(zhì)層的材料制成,在此不再予以贅述。然后,在該隧穿介質(zhì)層2的表面沉積一層存儲電荷層3,該存儲電荷層3的表面也包括兩個第二凸面結(jié)構(gòu)30,該第二凸面結(jié)構(gòu)30位于隧穿介質(zhì)層2上第一凸面結(jié)構(gòu)20之上。實施中,該存儲電荷層3由氮化硅材料制成。在制備完存儲電荷層3后,可以同樣采用化學(xué)氣相沉積方法在該存儲電荷層3上制備一層阻擋氧化層4,該阻擋氧化層4同樣具有與第二凸面結(jié)構(gòu)30想匹配的第三凸面結(jié)構(gòu)40,其制成材料可以是二氧化硅等材料。S3 :在阻擋氧化層4上表面制備多晶硅5 ;
在此步驟中,該多晶硅5作為柵極沉積在阻擋氧化層4的表面,并且該多晶硅5同樣具有第四凸面結(jié)構(gòu)50,該第四凸面結(jié)構(gòu)50的底面與第三凸面結(jié)構(gòu)40的上表面貼合。S4 :在此步驟中,對襯底I上進行刻蝕工藝,去除襯底I上多余的多晶硅5、阻擋氧化層4、存儲電荷層3和隧穿介質(zhì)層2,保留下凸面結(jié)構(gòu)的多晶硅5、阻擋氧化層4、存儲電荷層3和隧穿介質(zhì)層2.
S5 :在襯底I的中形成源極11和漏極12,并在源極11和漏極12上方,即該多晶硅5、阻擋氧化層4、存儲電荷層3和隧穿介質(zhì)層2形成的多層層疊結(jié)構(gòu)的周圍形成側(cè)墻6。在本發(fā)明的一個實施例中,該襯底I的凸面10為一弧形面,同樣,與該凸面10相匹配的第一凸面結(jié)構(gòu)20、第二凸面結(jié)構(gòu)30、第三凸面結(jié)構(gòu)40以及第四凸面結(jié)構(gòu)50均為弧形的凸面結(jié)構(gòu)。本發(fā)明包括一種提高NROM存儲器電子注入效率的結(jié)構(gòu),如圖5E所示,該NROM結(jié)構(gòu)包括一襯底1,襯底I的表面包括凸面10,在該襯底I上由下至上依次包括隧穿介質(zhì)層2、存儲電荷層3、阻擋氧化層4以及多晶硅5,其中,該隧穿介質(zhì)層2包括第一凸面結(jié)構(gòu)20、存儲電荷層3包括第二凸面結(jié)構(gòu)30、阻擋氧化層4包括第三凸面結(jié)構(gòu)40以及多晶硅5包括第四凸面結(jié)構(gòu)50,且該第二凸面結(jié)構(gòu)30貼合與第一凸面結(jié)構(gòu)20的表面,第三凸面結(jié)構(gòu)40貼合與第二凸面結(jié)構(gòu)30的表面,第四凸面結(jié)構(gòu)50貼合與第三凸面結(jié)構(gòu)40.并且第一凸面結(jié)構(gòu)20與凸面10匹配貼合。本發(fā)明還提供了一種雙位存儲NROM存儲器,該雙位存儲器包括上述的提高NROM存儲器電子注入效率的結(jié)構(gòu)。以上對本發(fā)明的具體實施例進行了詳細描述,但本發(fā)明并不限制于以上描述的具體實施例,其只是作為范例。對于本領(lǐng)域技術(shù)人員而言,任何等同修改和替代也都在本發(fā)明的范疇之中。因此,在不脫離本發(fā)明的精神和范圍下所做出的均等變換和修改,都應(yīng)涵蓋在 本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種提高雙位存儲NROM電子注入效率的方法,其特征在于,包括以下步驟 制備一具有兩個凸面的襯底; 在所述襯底的表面依次形成隧穿介質(zhì)層、存儲電荷層、阻擋氧化層,所述隧穿介質(zhì)層、所述存儲電荷層和所述阻擋氧化層的表面為凸面結(jié)構(gòu); 在所述阻擋氧化層上表面制備多晶硅; 在所述襯底上進行刻蝕工藝,去除所述襯底上多余的所述多晶硅、所述阻擋氧化層、所述存儲電荷層和所述隧穿介質(zhì)層; 在所述襯底的兩側(cè)形成源極和漏極,并在所述源極和所述漏極上形成側(cè)墻。
2.根據(jù)權(quán)利要求I所述的非對稱分層勢壘提高雙位存儲NROM電子注入效率的方法,其特征在于,所述凸面結(jié)構(gòu)均為弧形凸面結(jié)構(gòu)。
3.根據(jù)權(quán)利要求I所述的提高雙位存儲NROM電子注入效率的方法,其特征在于,所述隧穿介質(zhì)層為二氧化硅。
4.根據(jù)權(quán)利要求I所述的提高雙位存儲NROM電子注入效率的方法,其特征在于,所述存儲電荷層為氮化娃層。
5.根據(jù)權(quán)利要求I所述的提高雙位存儲NROM電子注入效率的方法,其特征在于,所述阻擋氧化層為二氧化硅。
6.一種提高NROM存儲器電子注入效率的結(jié)構(gòu),其特征在于,所述NROM結(jié)構(gòu)由上述權(quán)利要求1-5中任一權(quán)利要求所述的方法制備形成,所述NROM結(jié)構(gòu)包括一襯底,所述襯底的表面包括凸面,在該襯底上由下至上依次包括隧穿介質(zhì)層、存儲電荷層、阻擋氧化層以及多晶硅,所述隧穿介質(zhì)層、存儲電荷層、阻擋氧化層以及多晶硅的表面包括彼此貼合的凸面結(jié)構(gòu),所述凸面結(jié)構(gòu)與所述凸面匹配貼合。
7.—種雙位存儲NROM存儲器,其特征在于,所述存儲器包括上述權(quán)利要求6所述的提高NROM存儲器電子注入效率的結(jié)構(gòu)。
全文摘要
本發(fā)明公開了一種提高雙位存儲NROM電子注入效率的方法,其中,包括以下步驟制備具有兩個凸面的襯底;在襯底上依次形成帶有凸面結(jié)構(gòu)的隧穿介質(zhì)層、存儲電荷層、阻擋氧化層;在阻擋氧化層上制備多晶硅;在襯底上進行刻蝕工藝,去除襯底上多余的所多晶硅、阻擋氧化層、存儲電荷層和所述隧穿介質(zhì)層;在襯底的兩側(cè)形成源極和漏極,并在源極和漏極上形成側(cè)墻。本發(fā)明還包括一種提高NROM存儲器電子注入效率的結(jié)構(gòu),該結(jié)構(gòu)包括上述方法制成的結(jié)構(gòu);本發(fā)明還包括一種雙位存儲NROM存儲器,其包括上述的提高NROM存儲器電子注入效率的結(jié)構(gòu)。熱電子在凸面區(qū)域就可以注入存儲電荷層,減少漏極或源極的強電場對熱電子的影響,從而提高了熱電子的注入效率。
文檔編號H01L29/423GK102832136SQ20121033370
公開日2012年12月19日 申請日期2012年9月11日 優(yōu)先權(quán)日2012年9月11日
發(fā)明者田志, 顧經(jīng)綸 申請人:上海華力微電子有限公司