專利名稱：一種改善sonos結(jié)構(gòu)器件性能的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及SONOS結(jié)構(gòu)技術(shù)領(lǐng)域，具體涉及一種改善SONOS結(jié)構(gòu)器件性能的方法。
背景技術(shù)：
閃存是非易失存儲器件的一種，傳統(tǒng)的閃存利用浮柵極來存儲數(shù)據(jù)，由于多晶硅是導體，浮柵極存儲的電荷是連續(xù)分布的。當有一個泄漏通道的時候，整個浮柵極上存儲的電荷都會通過這個泄漏通道丟失。因此限制閃存按比例縮小能力的最大障礙是其隧穿氧化層厚度不能持續(xù)減小。因為在薄的隧穿氧化層情況下，直接隧穿和應力引起的泄漏電流等效應都會對存儲器的漏電控制提出巨大的挑戰(zhàn)。隨著閃存的普遍應用，新近發(fā)展的SONOS結(jié)構(gòu)(Si I Iicon-Oxide-Nitride-Oxide-Si 11 icon,娃-氧 _氮-氧 _ 娃)，用具有電荷陷講能力的氮化硅層取代原有的多晶硅存儲電荷層，由于其用陷阱能級存儲電荷，所以存儲的電荷是離散分布的。這樣就可以抑制由于電荷通過導電通道泄露，使可靠性大大提高。 如圖I所示，典型的SONOS結(jié)構(gòu)由硅襯底I (S)-隧穿氧化層2 (O)-電荷存儲層氮化硅3 (N)-阻擋氧化層4 (O)-多晶硅柵極5 (S)組成，在襯底內(nèi)包括源極6和漏極7。SONOS結(jié)構(gòu)的工作原理是當編譯時，在門極加較大的電壓，源漏極和襯底接地，由于隧穿效應使電子隧穿過隧穿氧化硅層，存儲在氮化硅層中的陷阱能級中。當擦除時，門極加負電壓，源漏極和襯底接地，氮化硅層中的電子反向隧穿回襯底。為使編譯和擦除的速度提高，需要較薄的隧穿氧化層(3nm左右)，然后如此薄的厚度會使電荷的保持能力和編譯/擦除過程中的耐久性降低。但擦除的速度與電場強度成正比，電場越大，擦除速度越快。在SONOS結(jié)構(gòu)進行擦除過程中有兩個隧穿過程一是電子從氮化硅層中隧穿到襯底；二是電子從柵極經(jīng)過頂部阻擋氧化硅層進入存儲電荷氮化硅層中。如圖I所示，在傳統(tǒng)的SONOS結(jié)構(gòu)中，由于各層之間是平行排列的，編譯和擦除時的電力線是通過各層平行分布的，在擦除開始時捕獲電荷層中電子的數(shù)量多，隧穿介質(zhì)層的電場遠大于頂部介質(zhì)層的電場；但是隨著擦除的進行，捕獲的電荷層中的電子逐漸減少，因此隧穿介質(zhì)層中的電場不斷減少而頂部介質(zhì)層中電場不斷增加，直到完全擦除時兩處電場強度相等。因此，氮化硅中電子隧穿到襯底的隧穿速度會隨介質(zhì)層電場的減弱而減弱，而經(jīng)柵極隧穿到電荷存儲氮化硅層中的隧穿會逐漸增強。當兩個隧穿的速度相等時，電荷存儲氮化硅層中的電子失去和注入達到動態(tài)的平衡，進入擦除飽和的狀態(tài)，使擦除不能繼續(xù)進行，擦除速度降低。

發(fā)明內(nèi)容
針對目前SONOS結(jié)構(gòu)技術(shù)存在的上述問題，本發(fā)明提供一種改善SONOS結(jié)構(gòu)器件性能的技術(shù)方案。一種改善SONOS結(jié)構(gòu)器件性能的方法，所述SONOS結(jié)構(gòu)包括襯底，隧穿介質(zhì)層，電荷存儲層，阻擋介質(zhì)層和導電層，所述襯底內(nèi)包括一源極和一漏極，所述隧穿介質(zhì)層、電荷存儲層、阻擋介質(zhì)層和導電層按順序自下而上設置在所述襯底上，其中，
采用緩變的氮化硅層組成所述電荷存儲層，所述緩變的氮化硅層自下而上由富氮氮化硅的深能級向富硅氮化硅的淺能級漸變。優(yōu)選地，改善SONOS結(jié)構(gòu)器件性能的方法，其中，采用硅材料制成所述襯底。優(yōu)選地，改善SONOS結(jié)構(gòu)器件性能的方法，其中，采用氧化硅材料制成所述隧穿介質(zhì)層和所述阻擋介質(zhì)層。優(yōu)選地，改善SONOS結(jié)構(gòu)器件性能的方法，其中，采用多晶硅柵極組成所述導電層。優(yōu)選地，改善SONOS結(jié)構(gòu)器件性能的方法，其中，將所述隧穿介質(zhì)層、所述電荷存儲層、所述阻擋介質(zhì)層和所述多晶硅柵極的上表面設置為凸面。優(yōu)選地，改善SONOS結(jié)構(gòu)器件性能的方法，其中，將所述隧穿介質(zhì)層、所述電荷存儲層、所述阻擋介質(zhì)層和所述多晶硅柵極的下表面設置為凸面。 本發(fā)明的有益效果
1.形成具有凸面的SONOS結(jié)構(gòu)，促使電場強度在不同層的分布不同，靠近隧穿層有較強的電場。可以提高編譯和擦除的速度，同時可以抑制甚至消除擦除飽和對擦除速度的影響；
2.緩變氮化硅層與隧穿氧化硅層之間較接近的楊氏模量可以減少由于隧穿氧化硅層與氮化硅之間由于楊氏模量的差別較大引起的應力對器件的影響；
3.緩變的氮化硅層中注入的電子通過從富硅的氮化硅的淺陷阱能級中水平跳躍到富氮的氮化硅的深陷阱能級中可以實現(xiàn)捕獲電子的再分布，使存儲的電荷在存儲電荷層中更加均勻的分布；
4.制程工藝和CMOS兼容，節(jié)約成本。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖
圖I是典型SONOS結(jié)構(gòu)的電力線及結(jié)構(gòu)示意 圖2是本發(fā)明中具有凸面和緩變氮化硅層的SONOS結(jié)構(gòu)的電力線及結(jié)構(gòu)示意具體實施例方式下面結(jié)合附圖和具體實施例對本發(fā)明作進一步說明，但不作為本發(fā)明的限定。如圖2所示為依本發(fā)明一種改善SONOS結(jié)構(gòu)器件性能的方法制成的SONOS結(jié)構(gòu)器件，該SONOS結(jié)構(gòu)包括襯底21，隧穿介質(zhì)層22，電荷存儲層23，阻擋介質(zhì)層24和導電層25，襯底內(nèi)包括一源極26和一漏極27，隧穿介質(zhì)層、電荷存儲層、阻擋介質(zhì)層和導電層按順序自下而上設置在襯底上；其中襯底由硅材料構(gòu)成，隧穿介質(zhì)層和阻擋介質(zhì)層由氧化硅材料構(gòu)成，電荷存儲層采用氮化硅材料制成，導電層是多晶硅柵極。為了防止擦除過程中由于柵極電子隧穿過頂部阻擋氧化層進入電荷存儲層造成的擦除飽和，在本發(fā)明中采用凸面SONOS結(jié)構(gòu)設計，即隧穿介質(zhì)層、電荷存儲層、阻擋介質(zhì)層和導電層的上下表面都是凸面，與隧穿介質(zhì)層接觸的襯底的上表面也為凸面。在該具有凸面的SONOS結(jié)構(gòu)中，由于電力線是垂直于介質(zhì)層表面分布的，所以凸面的結(jié)構(gòu)中，襯底和柵極之間的電力線不再是如典型SONOS結(jié)構(gòu)中那樣平行分布，而是從柵極垂直于ONO層(阻擋介質(zhì)氧化硅層(0)，存儲電荷氮化硅層(N)和隧穿介質(zhì)氧化硅層(O))并集中到襯底。如圖2所示，電力線的密度代表電場強度的大小，這樣的電力線分布使柵極到襯底的電場強度不斷增加。在擦除時，可以使電荷存儲層到襯底的隧穿大于從門極注入電荷存儲層的隧穿，從而可以抑制甚至消除擦除飽和的出現(xiàn)，提高擦除速度。但是只將典型的SONOS結(jié)構(gòu)改進為凸面結(jié)構(gòu)顯然是不夠的，由于門極通過阻擋氧化硅層的電子注入所引起的擦除飽和，從而提高擦除器件的擦除速度。但是由于一定的彎曲度，氧化娃層和氮化娃層較大的楊氏模量差別會導致兩層之間產(chǎn)生一定的應力。而且由于電場在下部的場強較強，編譯時由于凸面導致頂部的電場強度較大，大量的電子通過凸面的頂部注入電荷存儲層，而邊緣區(qū)域由于電場較弱，通過的電子較少。頂部區(qū)域會有較多的電子聚集在凸面的頂部，那么在擦除時也會有較多的電子或是空穴穿過頂部。在編譯和擦除的循環(huán)中，持續(xù)的大量電荷從頂部通過會造成隧穿氧化硅層的退化。應力和隧穿氧化硅層的退化都會影響器件的耐久性和電荷保持能力，從而造成器件可靠性的下降。
如圖2所示，在上述改進的基礎上，我們使用緩變的氮化硅層23代替普通的氮化硅層組成電荷存儲層，緩變的氮化硅層是指硅含量漸變的氮化硅層，這樣可以減少富硅的氮化硅和彎曲度大的隧穿氧化硅層之間由于氮化硅和隧穿氧化硅之間大的楊氏模量引起的應力。由于電荷存儲層與隧穿介質(zhì)層的界面對器件的影響明顯，而存儲氮化硅層與頂部的阻擋氧化硅層之間界面對器件的影響較弱，減少電荷存儲層和隧穿介質(zhì)層之間的應力可以有效的改善器件的性能。同時緩變的氮化硅層由于富氮的氮化硅較深的能級可以存儲更多的電荷，使記憶窗口變化較大，利用富硅的氮化硅的淺陷阱能級可以較容易捕獲電子。當電子從富硅氮化硅的淺能級水平跳躍至硅含量逐漸減少的氮化硅中時，可以使存儲的電子再次分布，使其較均勻的分布在存儲氮化硅層中，改善由于凸面的ONO層引起的電場在隧穿氧化硅層的頂部的增強所導致的注入電子過度集中在頂部的不足。以上所述僅為本發(fā)明較佳的實施例，并非因此限制本發(fā)明的申請專利范圍，所以凡運用本發(fā)明說明書及圖示內(nèi)容所做出的等效結(jié)構(gòu)變化，均包含在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種改善SONOS結(jié)構(gòu)器件性能的方法，所述SONOS結(jié)構(gòu)包括襯底，隧穿介質(zhì)層，電荷存儲層，阻擋介質(zhì)層和導電層，所述襯底內(nèi)包括一源極和一漏極，所述隧穿介質(zhì)層、電荷存儲層、阻擋介質(zhì)層和導電層按順序自下而上設置在所述襯底上，其特征在于， 采用緩變的氮化硅層組成所述電荷存儲層，所述緩變的氮化硅層自下而上由富氮氮化硅的深能級向富硅氮化硅的淺能級漸變。
2.如權(quán)利要求I所述的改善SONOS結(jié)構(gòu)器件性能的方法，其特征在于，采用硅材料制成所述襯底。
3.如權(quán)利要求I所述的改善SONOS結(jié)構(gòu)器件性能的方法，其特征在于，采用氧化硅材料制成所述隧穿介質(zhì)層和所述阻擋介質(zhì)層。
4.如權(quán)利要求I所述的改善SONOS結(jié)構(gòu)器件性能的方法，其特征在于，采用多晶硅柵極組成所述導電層。
5.如權(quán)利要求4所述的改善SONOS結(jié)構(gòu)器件性能的方法，其特征在于，將所述隧穿介質(zhì)層、所述電荷存儲層、所述阻擋介質(zhì)層和所述多晶硅柵極的上表面設置為凸面。
6.如權(quán)利要求5所述的改善SONOS結(jié)構(gòu)器件性能的方法，其特征在于，將所述隧穿介質(zhì)層、所述電荷存儲層、所述阻擋介質(zhì)層和所述多晶硅柵極的下表面設置為凸面。
全文摘要
本發(fā)明公開了一種改善SONOS結(jié)構(gòu)器件性能的方法，該SONOS結(jié)構(gòu)包括襯底，隧穿介質(zhì)層，電荷存儲層，阻擋介質(zhì)層和導電層，襯底內(nèi)包括源極和漏極，隧穿介質(zhì)層、電荷存儲層、阻擋介質(zhì)層和導電層按順序自下而上設置在襯底上，其中，采用凸面SONOS結(jié)構(gòu)設計，并使用緩變的氮化硅層組成電荷存儲層；本發(fā)明的有益效果是形成凸面SONOS結(jié)構(gòu)，促使電場強度在不同層的分布不同，可以提高編譯和擦除的速度，同時抑制擦除飽和對擦除速度的影響；緩變氮化硅層與隧穿氧化硅層之間較接近的楊氏模量減少隧穿氧化硅層與氮化硅之間由于楊氏模量的差別較大引起的應力對器件的影響；緩變氮化硅層可以實現(xiàn)捕獲電子的再分配，使存儲的電荷在存儲電荷層中更加均勻的分布。
文檔編號H01L21/8247GK102832175SQ201210333709
公開日2012年12月19日 申請日期2012年9月11日 優(yōu)先權(quán)日2012年9月11日
發(fā)明者田志, 顧經(jīng)綸 申請人:上海華力微電子有限公司