專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體器件以及制造半導體器件的方法。
背景技術：
在諸如水平功率MISFET的半導體元件的領域中，需要增大漏極耐壓。根據(jù)當在關斷柵極電壓的情況下連續(xù)向漏電極施加額定電壓時，在半導體元件中是否出現(xiàn)特性變化或擊穿現(xiàn)象來評價漏極耐壓。當向漏電極施加電壓時在半導體元件中出現(xiàn)的特性變化或擊穿現(xiàn)象是由于施加漏極電壓而造成半導體元件中的電場集中引起的。這種電場集中容易出現(xiàn)在柵電極的漏極側(cè)端部下方。例如，通過使用場板電極，可以減少由于施加漏極電壓而在半導體元件中出現(xiàn)的電場集中。如下所述的與具有場板電極的半導體器件相關的眾多技術是已知的。日本未審查專利公開No. 2011-71307和No. 2004-200248公開了柵電極具有屋檐狀的場板部分。日本未審查專利公開No. 2006-253654、平7( 1995)-321312和2008-263140公開了將位于柵電極和漏電極之間的場板電極與源電極耦合。日本未審查專利公開No. 2004-214471公開了獨立于柵電極控制位于柵電極和漏電極之間的電場控制電極。

發(fā)明內(nèi)容
根據(jù)日本未審查專利公開No. 2004-200248,No. 2006-253654、平 7 (1995)-321312和2008-263140，場板電極與源電極或柵電極耦合。在這種情況下，場板電極具有與源電極或柵電極相同的電勢。為此，難以為了減少電場集中而使場板電極的電勢最佳。根據(jù)日本未審查專利公開No. 2004-214471，場板電極的電勢與柵電極或源電極獨立地受外部電源控制。在這種情況下，需要用焊盤等將場板電極耦合到外部電源。這樣造成半導體器件的面積增大。根據(jù)本發(fā)明的一個方面，提供了一種半導體器件，該半導體器件包括半導體襯底；柵電極，其設置在半導體襯底上方；源電極，其設置在半導體襯底上方并且與柵電極隔開；漏電極，在平面圖中，該漏電極相對于柵電極與源電極相對地定位，該漏電極設置在半導體襯底上方并且與柵電極隔開；至少一個場板電極，在平面圖中，其位于柵電極和漏電極之間，通過絕緣膜設置在半導體襯底上方，并且與柵電極、源電極和漏電極隔開；以及至少一個場板接觸，其設置在絕緣膜中，將場板電極耦合到半導體襯底。在平面圖中，場板電極從場板接觸至少向著源電極或向著漏電極延伸。根據(jù)本發(fā)明的以上方面，半導體器件具有場板電極，該場板電極位于柵電極和漏電極之間并且通過場板接觸耦合到半導體襯底。場板電極從場板接觸至少向著源電極或者向著漏電極延伸。由于這種結(jié)構，可以根據(jù)場板接觸的位置控制場板電極的電勢。因此，通過賦予場板電極足夠的電勢，可以有效減少半導體襯底中的電場集中。另外，場板電極耦合到半導體襯底。這意味著，可以在沒有外部電源的情況下，為場板電極賦予電勢。因此，半導體器件可以是緊湊的。從而，根據(jù)本發(fā)明，半導體器件可以是緊湊的并且提供增大的漏極耐壓。根據(jù)本發(fā)明的另一個方面，提供了一種制造半導體器件的方法，方法包括以下步驟在半導體襯底上形成絕緣膜；以及在絕緣膜上形成位于柵電極兩側(cè)的源電極和漏電極以及柵電極和漏電極之間的場板電極，并且在絕緣膜中形成場板接觸，以將場板電極耦合到半導體襯底。在形成場板電極的步驟中，在平面圖中，將場板電極形成為從場板接觸至少向著源電極或者向著漏電極延伸。根據(jù)本發(fā)明，半導體器件可以是緊湊的并且提供增大的漏極耐壓。


圖1是根據(jù)本發(fā)明的第一實施例的半導體器件的截面圖；圖2是示出圖1所示半導體器件的實例的平面圖；圖3是示出圖1所示半導體器件的實例的平面圖；圖4A和圖4B是示出在向圖1所示半導體器件的漏電極施加電壓的情況下的電勢分布和電場分布的曲線圖，其中，圖4A示出電勢分布并且圖4B示出電場分布；圖5是示出圖1所示半導體器件的第一變型的截面圖；圖6是示出圖1所示半導體器件的第二變型的截面圖；圖7是示出圖1所示半導體器件的第三變型的截面圖；圖8A和圖8B是示出制造圖1所示半導體器件的方法的截面圖，其中，圖8A示出半導體襯底并且圖8B示出絕緣膜和導電膜的形成；圖9A和圖9B是示出制造圖1所示半導體器件的方法的截面圖，其中，圖9A示出接觸孔的形成并且圖9B示出包括在接觸孔中形成接觸的過程；圖10是示出根據(jù)本發(fā)明的第二實施例的半導體器件的截面圖；圖1lA和圖1lB是示出制造圖10所示半導體器件的方法的截面圖，其中，圖1lA示出源區(qū)、漏區(qū)和LDD區(qū)的形成并且圖1lB示出絕緣膜和導電膜的形成；圖12A和圖12B是示出制造圖10所示半導體器件的方法的截面圖，其中，圖12A示出接觸孔的形成并且圖12B示出形成電極的過程；圖13是示出根據(jù)本發(fā)明的第三實施例的半導體器件的截面圖；圖14A和圖14B是示出制造圖13所示半導體器件的方法的截面圖，其中，圖14A示出半導體襯底并且圖14B示出絕緣膜和導電膜的形成；圖15A和圖15B是示出制造圖13所示半導體器件的方法的截面圖，其中，圖15A示出包括形成柵電極的過程并且圖15B示出包括形成接觸孔的過程；圖16是示出根據(jù)本發(fā)明的第四實施例的半導體器件的截面圖；圖17A和圖17B是示出制造圖16所示半導體器件的方法的截面圖，其中，圖17A示出漏區(qū)、源區(qū)和LDD區(qū)的形成并且圖17B示出絕緣膜和導電膜的形成；圖18A和圖18B是示出制造圖16所示半導體器件的方法的截面圖，其中，圖18A示出包括形成柵電極的過程并且圖18B示出形成漏電極、源電極和場板電極的過程；圖19是示出根據(jù)本發(fā)明的第五實施例的半導體器件的截面圖；圖20A和圖20B是示出制造圖19所示半導體器件的方法的截面圖，其中，圖20A示出絕緣膜和導電膜的形成并且圖20B示出柵電極的形成；圖21A和圖21B是示出制造圖19所示半導體器件的方法的截面圖，其中，圖21A示出LDD區(qū)的形成并且圖21B示出漏區(qū)和源區(qū)的形成；以及圖22A和圖22B是示出制造圖19所示半導體器件的方法的截面圖，其中，圖22A示出層間絕緣膜的形成并且圖22B示出形成漏電極、 源電極和場板電極的過程。
具體實施例方式接著，將參照附圖描述本發(fā)明的優(yōu)選實施例。在附圖中，用相似的附圖標記表示相似的元件，并且不再重復這類元件的描述。圖1是根據(jù)本發(fā)明的第一實施例的半導體器件100的截面圖。半導體器件100包括半導體襯底10、柵電極20、源電極24、漏電極22、至少一個場板電極30和至少一個場板接觸40。這個實施例中的半導體器件100包括例如高電子遷移率晶體管(HEMT)。柵電極20布置在半導體襯底10上方。源電極24布置在半導體襯底10上方。源電極24與柵電極20隔開。在平面圖中，漏電極22相對于柵電極20與源電極24相對地定位。漏電極22布置在半導體襯底10上方。漏電極22與柵電極20隔開。在平面圖中，場板電極30位于柵電極20和漏電極22之間。另外，場板電極30穿過絕緣膜26位于半導體襯底10上方。場板電極30與柵電極20、源電極24和漏電極22隔開。場板接觸40布置在絕緣膜26中。場板接觸40將場板電極30耦合到半導體襯底10。在平面圖中，場板電極30從場板接觸40至少向著源電極24或者向著漏電極22延伸。接著，將詳細描述半導體器件100的結(jié)構。如圖1中所示，絕緣膜26以覆蓋半導體襯底10的一個表面的方式布置。絕緣膜26布置在柵電極20下方。絕緣膜26的布置在柵電極20下方的部分用作柵極絕緣膜。例如，絕緣膜26是單層膜，諸如，硅氮化物膜、硅氧化物膜或氧化鋁膜或者作為這些膜的組合
的層疊膜。如圖1中所示，在平面圖中，場板電極30位于柵電極20和漏電極22之間。場板電極30與柵電極20、漏電極22和源電極24隔開。設置了多個場板電極30并且該多個場板電極30在從柵電極20向著漏電極22的第一方向上相互隔開。在這個實施例中，在柵電極20和漏電極22之間設置三個場板電極30?？梢赃m當選擇場板電極30的數(shù)量。在此，場板電極30是指在從柵電極20向著漏電極22的方向上依次的場板電極32 (30)、場板電極34 (30)和場板電極36 (30)。第一方向?qū)趫D1中從左到右的方向。場板電極30通過場板接觸40耦合到半導體襯底10。場板接觸40設置在每個場板電極30上。具體地，場板電極32通過場板接觸42 (40)耦合到半導體襯底10，場板電極34通過場板接觸44 (40)耦合到半導體襯底10，并且場板電極36通過場板接觸46 (40)耦合到半導體襯底10。如圖1中所示，在平面圖中，每個場板電極30從場板接觸40向著漏電極22延伸。場板電極30在相同方向上從與場板電極30稱合的各個場板接觸40延伸。具體地，場板電極30從與場板電極30耦合的各個場板接觸40向著漏電極22延伸。如從場板接觸40看到的，場板電極30在一個方向(圖1中的X方向)延伸。在該方向上，在半導體襯底10的位于每個場板電極30端部下方的部分中形成耗盡層。因此，在該方向上，在半導體襯底10的位于每個場板電極30端部下方的部分中產(chǎn)生出現(xiàn)電場集中的區(qū)域。具體地，在這個實施例中，在半導體襯底10的位于每個場板電極30更靠近漏電極22的端部下方的部分中，產(chǎn)生出現(xiàn)電場集中的區(qū)域。這意味著，柵電極20更靠近漏電極22的端部下方的電場集中分散到場板電極30更靠近漏電極22的端部下方的區(qū)域。因此，半導體襯底10中的電場集中減少。場板電極30在一個方向上從與場板電極30耦合的各個場板接觸40延伸。在該方向上的場板電極30的端部之間的間隔彼此相等。這有助于電場集中在半導體襯底10中的有效分散。場板電極30和每個均設置在場板電極30中的每一個上的場板接觸40布置為，使得當在關斷柵極電壓的情況下向漏電極22施加電壓時，施加到漏電極22、柵電極20和場板 電極30的電勢以從漏電極22到柵電極20以線性梯度變化。因此，可以有效抑制半導體襯底10中的電場集中。通過例如基于有限元方法使用2D器件仿真計算半導體襯底10的表面電勢分布，來確定場板接觸40的位置。圖4A和圖4B是分別示出在向圖1所示半導體器件100的漏電極22施加電壓的情況下的電勢分布和電場分布的曲線圖。圖4A示出柵電極20、場板電極30和漏電極22的電勢。圖4A中的FP1、FP2和FP3分別代表圖1中的場板電極32、場板電極34和場板電極36。圖4B示出半導體襯底10的表面上的電場分布。圖4A示出當在關斷柵極電壓(OV)的同時向漏電極22施加100V時的電場分布。在這種情況下，如圖4A中所示，場板電極32的電勢是25V，場板電極34的電勢是50V并且場板電極36的電勢是75V。換言之，在漏電極22、場板電極30和柵電極20的電勢之中，存在從漏電極22到柵電極20以線性梯度的遞減。在這種情況下，在半導體襯底10的表面上的電場均勻分散到柵電極20更靠近漏電極22的端部的下方以及場板電極30更靠近漏電極22的端部的下方，如圖4B中所示。在這種情況下，如圖4B中所示，半導體襯底10的表面電場值低于在半導體元件中出現(xiàn)擊穿等時的擊穿電場水平。從以上得知，當向漏電極22施加電壓時，柵電極20和場板電極30從漏電極22到柵電極20線性地變化，可以有效分散半導體襯底10中出現(xiàn)的電場集中。圖5是示出圖1所示半導體器件100的第一變型的截面圖。如圖5中所示，在平面圖中，場板電極30可以從場板接觸40向著源電極24延伸。在這種情況下，載流子集中在半導體襯底10的位于場板電極30更靠近源電極24的端部下方的部分中。在載流子集中的部分周圍產(chǎn)生耗盡層。因此，在半導體襯底10的位于場板電極30更靠近源電極24的端部下方的部分周圍出現(xiàn)電場集中。因此，半導體襯底10中出現(xiàn)的電場集中減少。此外，場板電極30在相同方向上從與場板電極30稱合的各個場板接觸40延伸。換言之，場板電極30從與場板電極30耦合的各個場板接觸40向著源電極24延伸。還可能的是，一些場板電極30從各個場板接觸40向著漏電極22延伸并且其它場板電極30從各個場板接觸40向著源電極24延伸。另一種可能的方法是，場板電極30從場板接觸40向著源電極24和漏電極22兩者延伸。如圖1中所示，柵電極20布置在絕緣膜26上。源電極24布置在絕緣膜26上。源電極24通過設置在絕緣膜26中的源極接觸25耦合到半導體襯底10。漏電極22布置在絕緣膜26上。漏電極22耦合到設置在絕緣膜26中的漏極接觸23。如圖1中所示，場板電極30和柵電極20兩者都布置在絕緣膜26上。當場板電極耦合到柵電極時，場板電極具有與柵電極相同的電勢。另外，與柵電極相比，場板電極更靠近漏電極。在這種情況下，與施加到柵電極的電壓相比，場板電極更容易受施加到漏電極的電壓影響。為此，場板電極下方的絕緣膜必須比柵極絕緣膜厚。這意味著，必須增加新的制造步驟以在場板電極的下方形成絕緣膜。另一方面，在這個實施例中，場板電極30耦合到半導體襯底10，而不耦合到柵電極20。因此，場板電極30下方的絕緣膜和柵電極20下方的柵極絕緣膜可以是同一絕緣膜26。這意味著，不需要增加新的制造步驟以在場板電極30下方形成絕緣膜。因此，更容易形成場板電極30。柵電極20、源電極24、漏電極22和場板電極30是通過在絕緣膜26上依次堆疊導電膜28和導電膜56制成的層疊體。如圖1中所示，將作為源電極24的上層的導電膜56埋入在導電膜28和絕緣膜26中制成的開口中，并且耦合到半導體襯底10。源極接觸25由埋 入絕緣膜26的導電膜56制成。將作為漏電極22的上層的導電膜56埋入在導電膜28和絕緣膜26中制成的開口中，并且耦合到半導體襯底10。漏極接觸23由埋入絕緣膜26的導電膜56制成。將作為各場板電極30的上層的導電膜56埋入在導電膜28和絕緣膜26中制成的開口中，并且耦合到半導體襯底10。場板接觸40由埋入絕緣膜26的導電膜56制成。導電膜28由適合用于柵電極的材料制成。例如，導電膜28是Al、T1、TiN、W、WSi或多晶硅膜。當柵電極20的與用作柵極絕緣膜的絕緣膜26接觸的部分是由這些材料中的任意一種制成的導電膜28時，容易控制半導體元件的閾值電壓。導電膜56由適合用于源電極和漏電極的材料制成。例如，導電膜56是Al的單層膜或Ti和Al的層疊膜。通過使用由該材料制成的導電膜56，可以減小漏電極22、源電極24和場板電極30與半導體襯底10的接觸電阻。圖2和圖3是示出圖1所示半導體器件100的實例的平面圖。圖1是沿著圖2和圖3中的A-A’線截取的截面圖。如圖2和圖3中所示，半導體器件100包括其中形成半導體元件的元件區(qū)，以及在元件區(qū)80周圍形成的元件隔離區(qū)82。元件區(qū)80通過元件隔離區(qū)82與另一個元件區(qū)80隔離。如圖2中所示，每個場板接觸40可以位于場板電極30的處于第二方向上的部分中，并且其形狀如接觸孔，該第二方向在半導體襯底I的平面中垂直于上述第一方向?？梢园疵總€場板電極30 —個接觸40地形成形狀均如接觸孔的多個場板接觸40。如果是這種情況，則每個均設置在場板電極30中的每一個上的場板接觸40可以布置在第二方向上并且相互隔開。場板電極30上設置的場板接觸40可以在第二方向上相互交錯排列。替代地，如圖3中所示，場板接觸40的形狀可以如在第二方向上延伸的隙縫。第二方向?qū)趫D2中的豎直方向。如圖1中所示，半導體襯底10是通過依次堆疊半導體層12和半導體層14而制成的層疊體。通過異質(zhì)外延生長方法，在半導體層12上沉積半導體層14。在半導體層14和半導體層12之間的異質(zhì)介面中形成二維電子氣層。這意味著，根據(jù)這個實施例的半導體器件100具有使用該二維電子氣層作為溝道的高電子遷移率晶體管。
例如，半導體器件10由氮化物半導體制成。在這種情況下，例如，半導體層12由AlGaN制成并且半導體層14由GaN制成。還可能的是,半導體層12由InAlGaN制成并且半導體層14由GaN制成。此外，還可能的是，半導體層12由AlN制成并且半導體層14由GaN制成。替代地，半導體襯底10可以是通過堆疊三種不同類型的半導體層而制成的層疊體。在這種情況下，半導體襯底10可以是通過依次堆疊AlGaN、GaN和AlGaN層而制成的層疊體或者依次堆疊GaN、AlGaN和GaN層而制成的層疊體。替代地，半導體襯底10可以由除氮化物半導體之外的材料制成。在這種情況下，例如，半導體層12由AlGaAs制成并且半導體層14由GaAs制成。還可能的是,半導體層12由AlGaAs制成并且半導體層14由InxGaAs制成。此外，還可能的是，半導體層12由InAlAs制成并且半導體層14由InGaAs制成。
圖6是示出圖1所示半導體器件100的第二變型的截面圖。如圖6中所示，半導體層14可以具有在柵電極20下方的開口。在這種情況下，由布置在半導體襯底上的絕緣膜26、導電膜28和導電膜56填充半導體層14中的開口。絕緣膜26與半導體層12接觸。由于柵電極20下方的半導體層14中的開口，半導體元件閾值電壓可以是OV或更大。這意味著，可以實現(xiàn)常關式半導體器件。圖7是示出圖1所示半導體器件100的第三變型的截面圖。如圖7中所示，半導體襯底10可以具有凹陷結(jié)構。該凹陷結(jié)構在柵電極20下方的半導體層14中具有沒有穿透半導體層14的凹面或凹陷。在這種情況下，在柵電極20下方的絕緣膜26中制成開口。由導電膜28和導電膜56填充絕緣膜26中的開口和半導體層14中的凹陷。該凹陷結(jié)構使得可以控制半導體元件的閾值電壓。另外，可以通過使用二維電子氣層作為溝道來實現(xiàn)低損耗半導體元件。接著，將描述根據(jù)這個實施例的制造半導體器件100的方法。圖8A和圖SB以及圖9A和圖9B是示出制造圖1所示半導體器件100的方法的截面圖。該方法包括在半導體襯底10上形成絕緣膜26的步驟以及在絕緣膜26上形成源電極24、漏電極22和場板電極30并且在絕緣膜26中形成場板接觸40以將場板電極30耦合到半導體襯底10的步驟。首先，如圖8A中所示，制備半導體襯底10。半導體襯底10由半導體層12和通過異質(zhì)外延生長方法沉積在半導體層12上的半導體層14構成。因此，在半導體層14和半導體層12之間的異質(zhì)界面中，形成二維電子氣層。接著，在半導體襯底10中形成元件區(qū)80 (圖2)和元件隔離區(qū)82 (圖2)。采用以下工序來形成元件區(qū)80和元件隔離區(qū)82。首先，在將成為元件區(qū)80的區(qū)域中形成抗蝕劑膜。然后，使用該抗蝕劑膜作為掩膜，注入離子。在這個離子注入過程中使用諸如氮離子或硼離子的雜質(zhì)。在離子注入過程中，將雜質(zhì)引入到比半導體層14和12之間的界面位于更大深度的區(qū)域中。由于離子注入過程，元件隔離區(qū)82中的二維電子氣消失。這樣將元件區(qū)80與另一個元件區(qū)80電隔開。接著，利用堿性或酸性化學品清潔半導體襯底10的表面。通過清潔，去除在半導體襯底10表面上的顆?；蛭廴疚?，諸如金屬和有機物質(zhì)。接著，在半導體襯底10上形成絕緣膜26，如圖8B中所示。例如，通過CVD (化學氣相沉積)過程形成絕緣膜26，在該CVD過程中，沉積硅氮化物、硅氧化物或氧化鋁的單層膜或作為這些膜的組合的層疊膜。然后，如圖SB中所示，在絕緣膜26上形成導電膜28。例如，通過PVD (物理氣相沉積)過程形成導電膜28，在該PVD過程中，沉積金屬膜。替代地，通過由CVD過程來沉積多晶硅膜，可以形成導電膜28。接著，在絕緣膜26和導電膜28中形成場板接觸孔50、漏極接觸孔52和源極接觸孔54，如圖9A中所示。采用以下工序來形成場板接觸孔50、漏極接觸孔52和源極接觸孔54。首先，在導電膜28上形成抗蝕劑膜。然后，通過使抗蝕劑膜曝光和顯影，制成抗蝕劑圖案。然后，使用該抗蝕劑圖案作為掩膜，干蝕刻絕緣膜26和導電膜28。例如，可以使用氟化氣體作為蝕刻氣體。然后，使用氧等離子體完成對抗蝕劑圖案的灰化。然后，通過酸性溶液剝離和去除抗蝕劑圖案。結(jié)果，完成場板接觸孔50、漏極接觸孔52和源極接觸孔54。場板接觸孔50形成在漏極接觸孔52和源極接觸孔54之間。另外，將場板接觸孔50形成為布置在將在隨后過程中形成的柵電極20和漏電極22之間。接著，如圖9B中所示，導電膜56形成在場板接觸孔50、漏極接觸孔52和源極接觸孔54內(nèi)部以及導電膜28上方。埋入場板接觸孔50內(nèi)的導電膜56形成場板接觸40。埋入漏極接觸孔52內(nèi)的導電膜56形成漏極接觸23。埋入源極接觸孔54內(nèi)的導電膜56形成源極接觸25。
·
通過PVD過程形成導電膜56，在該PVD過程中，沉積Al的單層膜或Ti和Al的層疊膜。如果導電膜56是Ti和Al的層疊膜，則作為實例，采用以下工序形成導電膜56。首先，通過濺射，在放置在超高真空濺射腔中的半導體襯底10上方沉積Ti。然后，在保持超高真空的同時，將半導體襯底10移入退火腔內(nèi)。然后，將放置在退火腔內(nèi)的半導體襯底10加熱到700°C至800°C，持續(xù)大約5分鐘。在保持超高真空的同時，將半導體襯底10移回濺射腔內(nèi)。然后，通過濺射，在放置在濺射腔中的半導體襯底10上方沉積Al。此時，例如，Ti膜的厚度約為5nm。例如，Al膜的厚度約為Iil m。通過在用于形成導電膜56的這個過程中保持超高真空，可以減小漏電極22、源電極24和場板電極30與半導體襯底10的接觸電阻。然而，即使在用于形成導電膜56的過程中沒有保持超高真空，也將得到本發(fā)明的有益效果。接著，同時形成柵電極20、漏電極22、源電極24和場板接觸40。例如，采用以下工序形成柵電極20、漏電極22、源電極24和場板接觸40。首先，在導電膜56上形成抗蝕劑膜。然后，通過使抗蝕劑膜曝光和顯影，制成抗蝕劑圖案。然后，使用該抗蝕劑膜作為掩膜，干蝕刻導電膜56。例如，可以使用氯氣作為蝕刻氣體。然后，使用氧等離子體完成對抗蝕劑圖案的灰化。然后，通過酸性溶液剝離和去除抗蝕劑圖案。因此，完成柵電極20、漏電極22、源電極24和場板接觸40。從而完成圖1所示的半導體器件100。接著，將描述這個實施例的效果。這個實施例包括場板電極30，該場板電極30位于柵電極20和漏電極22之間并且通過場板接觸40耦合到半導體襯底10。場板電極30從場板接觸40至少向著源電極24或者向著漏電極22延伸。根據(jù)這個實施例，可以根據(jù)場板接觸40的位置，控制每個場板電極30的電勢。這意味著，可以通過賦予場板電極30足夠的電勢，有效地減少半導體襯底10中的電場集中。另外，因為場板電極30耦合到半導體襯底10，所以可以在沒有外部電源的情況下為場板電極30賦予電勢。這消除了對用于控制場板電極30的外部電源的需要，以及對用于與外部電源耦合的電源線的封裝引腳或焊盤的需要。因此，可以避免半導體器件100的面積增大。因此，根據(jù)這個實施例，半導體器件可以是緊湊的并且提供增大的漏極耐壓。此外，因為不需要外部電源，所以即使由于電路相關限制而不能安裝外部電源，也可以提供場板電極30來增強漏極耐壓。如果場板電極30是電浮動的，則可能在場板電極30上出現(xiàn)電荷寫(charge writing),從而造成半導體元件不穩(wěn)定地操作。在這個實施例中，場板電極30耦合到半導體襯底10。這樣防止場板電極30變成電浮動的，從而降低元件不穩(wěn)定操作的可能性。另外，根據(jù)這個實施例，場板電極30與漏電極22和源電極24同時形成。這意味著，不必增加形成場板電極30的新步驟。因此，容易生產(chǎn)場板電極30。根據(jù)在日本未審查專利公開No. 2011-71307、No. 2004-200248、No. 2006-253654、平7 (1995)-321312和2008-263140中公開的技術，場板電極耦合到源電極或者與柵電極一體形成。因此，場板電極具有與柵電極或源電極相 同的電勢。半導體襯底的每個區(qū)域中的最佳電場減小取決于與柵電極的距離。因此，如果場板電極具有與柵電極或源電極相同的電勢，則為了實現(xiàn)半導體襯底的每個區(qū)域中的最佳電場減小，場板電極下方的絕緣膜必須在不同區(qū)域中具有不同厚度，如日本未審查專利公開No. 2004-200248中描述的。如果使不同區(qū)域中的絕緣膜的厚度不同，則應該增加制造步驟的數(shù)量。另一方面，根據(jù)這個實施例，可以根據(jù)對應的場板接觸40的位置分別控制場板電極30中的每一個的電勢。換言之，可以為每個場板電極30賦予使半導體襯底10的每個區(qū)域中的電場減小最佳的電勢。因此，可以在半導體襯底10的每個區(qū)域中實現(xiàn)最佳電場減小。因此，位于場板電極30下方的絕緣膜具有相同厚度。這使得容易生產(chǎn)場板電極30。此外，根據(jù)這個實施例，每個場板電極30耦合到半導體襯底10，而非耦合到柵電極20。為此，與場板電極30耦合到柵電極20時相比，柵極邊緣電容不太可能增大。因此，可以在半導體器件的操作中實現(xiàn)高速。圖10是示出根據(jù)本發(fā)明的第二實施例的半導體器件102的截面圖，其對應于第一實施例的圖1。除了半導體襯底10的結(jié)構，根據(jù)第二實施例的半導體器件102在結(jié)構上與根據(jù)第一實施例的半導體器件100相同。如圖10中所示,半導體器件102的半導體襯底10包括漏區(qū)60、源區(qū)62和LDD區(qū)64。在平面圖中，漏區(qū)60和源區(qū)62在半導體襯底10中位于柵電極20兩側(cè)。在平面圖中，LDD區(qū)64在半導體襯底10中位于柵電極20和漏電極22之間。在本說明書中，設想半導體襯底包括源區(qū)、漏區(qū)和LDD區(qū)。例如，半導體襯底10由GaN或Si制成。對于將n型MISFET形成為半導體元件，例如，使用P型GaN襯底或未摻雜襯底作為半導體襯底10。在此，未摻雜襯底包括具有5 X IO17CnT3或更小的載流子濃度的n型襯底。LDD區(qū)64的結(jié)深度比漏區(qū)60和源區(qū)62的結(jié)深度窄。LDD區(qū)64的雜質(zhì)濃度小于漏區(qū)60和源區(qū)62的雜質(zhì)濃度。因此，當施加漏極電壓時，漏極耐壓增大。如圖10中所示，漏電極22耦合到漏區(qū)60。另外，源電極24耦合到源區(qū)62。場板電極30耦合到LDD區(qū)64。接著，將描述制造根據(jù)這個實施例的半導體器件102的方法。圖1lA和圖1lB以及圖12A和圖12B是示出制造圖10所示半導體器件102的方法的截面圖。首先，如圖1lA中所示，將離子注入半導體襯底10中，以形成源區(qū)62、漏區(qū)60和LDD區(qū)64。漏區(qū)60與源區(qū)62隔開。LDD區(qū)64位于源區(qū)62和漏區(qū)60之間并且與源區(qū)62隔開并接觸漏區(qū)60。在這個實施例中，例如，使用P型GaN襯底作為半導體襯底10。采用以下工序來形成源區(qū)62、漏區(qū)60和LDD區(qū)64。
首先，在半導體襯底10上形成抗蝕劑膜。然后，通過使抗蝕劑膜曝光和顯影，形成抗蝕劑圖案，該抗蝕劑圖案覆蓋除了用于形成源區(qū)62和漏區(qū)60的區(qū)域之外的區(qū)域。然后，使用抗蝕劑圖案作為掩膜完成離子注入。在離子注入過程中，例如，注入n型雜質(zhì)。以5 X IO15CnT2的劑量、以IOOkeV的注入能量執(zhí)行離子注入過程。然后，去除半導體襯底10上的抗蝕劑圖案。接著，在半導體襯底10上形成抗蝕劑膜。然后，通過使抗蝕劑膜曝光和顯影，形成抗蝕劑圖案，該抗蝕劑圖案覆蓋除了用于形成LDD區(qū)64的區(qū)域之外的區(qū)域。然后，使用抗蝕劑圖案作為掩膜完成離子注入。在離子注入過程中，例如，注入Si離子。以IXlO14cnT2的劑量、以IOkeV的注入能量執(zhí)行離子注入過程。去除半導體襯底10上的抗蝕劑圖案。接著，在半導體襯底10上形成氧化硅膜。使用PECVD (等離子體增強化學氣相沉積)方法形成氧化硅膜。例如，氧化硅膜的厚度是500nm。然后，對半導體襯底10完成活化 退火。這活化了注入到半導體襯底10中的雜質(zhì)。例如，在1200°C下，在氮氣氛中，執(zhí)行活化退火過程I分鐘。從而形成如圖1lA所示的源區(qū)62、漏區(qū)60和LDD區(qū)64。接著，在半導體襯底10中形成元件區(qū)(未示出)和元件隔離區(qū)(未示出)。采用以下工序形成元件區(qū)和元件隔離區(qū)。首先，在將成為元件區(qū)的區(qū)域中制成抗蝕劑圖案。然后，使用抗蝕劑圖案作為掩膜，注入離子。在該離子注入過程中，使用諸如氮離子或硼離子的雜質(zhì)。這樣提高了應成為元件隔離區(qū)的區(qū)域的絕緣性質(zhì)。因此，元件區(qū)通過高度絕緣的元件隔離區(qū)域另一個元件區(qū)電隔離。接著，如圖1lB中所示，形成絕緣膜26和導電膜28。然后，在絕緣膜26和導電膜28中形成場板接觸孔50、漏極接觸孔52和源極接觸孔54，如圖1lB中所示。然后，如圖12B中所示，將導電膜56形成在場板接觸孔50、漏極接觸孔52和源極接觸孔54內(nèi)部以及導電膜28上。然后，選擇性去除導電膜56，以形成柵電極20、漏電極22、源電極24和場板電極30?？梢砸耘c第一實施例相同的方式執(zhí)行這些步驟。從而完成圖10所示的半導體器件 102。第二實施例得到與第一實施例相同的有益效果。場板電極30的存在增大了半導體器件102的漏極耐壓。因此，當LDD區(qū)的雜質(zhì)濃度增大從而損耗減小時，漏極耐壓增大。圖13是示出根據(jù)本發(fā)明的第三實施例的半導體器件104的截面圖，其對應于第一實施例的圖1。除了電極，根據(jù)第三實施例的半導體器件104在結(jié)構上與根據(jù)第一實施例的半導體器件100相同。半導體器件104包括層間絕緣膜70，如圖13中所示。層間絕緣膜70布置在絕緣膜26和柵電極20上，從而覆蓋位于絕緣膜26上的柵電極20。例如，層間絕緣膜70是硅氧化物膜、硅氮化物膜或氧化鋁膜。漏電極22、源電極24和場板電極30布置在層間絕緣膜70上。漏極接觸23穿透層間絕緣膜70和絕緣膜26，以將漏電極22耦合到半導體襯底10。源極接觸25穿透層間絕緣膜70和絕緣膜26，以將源電極24耦合到半導體襯底10。場板接觸40穿透層間絕緣膜70和絕緣膜26，以將場板電極30耦合到半導體襯底10。接著，將描述制造根據(jù)這個實施例的半導體器件102的方法。圖14A和圖14B以及圖15A和圖15B是示出制造圖13所示半導體器件104的方法的截面圖。首先，如圖14A中所示，制備半導體襯底10。然后，如圖14B中所示，在半導體襯底10上形成絕緣膜26和導電膜28?？梢圆捎门c第一實施例相同的方式執(zhí)行這些步驟。接著，在導電膜28上形成抗蝕劑膜。然后，通過使抗蝕劑膜曝光和顯影，在用于形成柵電極20的區(qū)域上方制成抗蝕劑圖案。然后，使用抗蝕劑圖案作為掩膜，干蝕刻導電膜28。然后，完成對導電膜28上方的抗蝕劑圖案的灰化。然后，利用有機去除溶液去除抗蝕劑圖案。因此，如圖15A中所示，在絕緣膜26上形成柵電極20。在這個實施例中，柵電極20只包括導電膜28。然后，如圖15A中所示，在絕緣膜26和柵電極20上形成層間絕緣膜70。然后，如圖15B中所示，在絕緣膜26和層間絕緣膜70內(nèi)部，形成穿透絕緣膜26和層間絕緣膜70的場板接觸孔50、漏極接觸孔52和源極接觸孔54。例如，通過使用在層間絕緣膜70上形成的抗蝕劑圖案作為掩膜的干蝕刻，形成場板接觸孔50、漏極接觸孔52和源 極接觸孔54。例如，可以使用氟化氣體作為蝕刻氣體。接著，將導電膜56形成在場板接觸孔50、漏極接觸孔52和源極接觸孔54內(nèi)部以及層間絕緣膜70上。然后，在導電膜56上形成抗蝕劑圖案。然后，通過使用抗蝕劑圖案作為掩膜來蝕刻導電膜56,形成漏電極22、源電極24和場板電極30。此時,漏電極22通過漏極接觸23耦合到半導體襯底10。源電極24通過源極接觸25耦合到半導體襯底10。場板電極30通過場板接觸40耦合到半導體襯底10。漏電極22、源電極24和場板電極30每個均只包括導電膜56。從而完成圖13所示的半導體器件104。第三實施例得到與第一實施例相同的有益效果。漏電極22、源電極24和場板電極30布置在層間絕緣膜70上，覆蓋柵電極20。為此原因，與第一實施例不同，在設計除了柵電極20之外的電極的布置時，不必考慮柵電極20和其它電極之間的干擾。這提高了布置布線的自由度。場板電極30布置在層間絕緣膜70上，覆蓋柵電極20。換言之，布置柵電極20的層不同于布置場板電極30的層。這樣降低了由于光致抗蝕劑分辨率限制或類似原因而導致柵電極20和場板電極30的布置方式受限的可能性。因此，容易生產(chǎn)場板電極30。圖16是示出根據(jù)本發(fā)明的第四實施例的半導體器件106的截面圖，其對應于第三實施例的圖13。除了半導體襯底10的結(jié)構，根據(jù)第四實施例的半導體器件106在結(jié)構上與根據(jù)第三實施例的半導體器件104相同。半導體襯底10在結(jié)構上與根據(jù)第二實施例的半導體器件102的半導體襯底10相同。具體地，半導體襯底10包括源區(qū)62、漏區(qū)60和LDD區(qū)64。接著，將描述制造根據(jù)這個實施例的半導體器件106的方法。圖17A和圖17B以及圖18A和圖18B是示出制造圖16所示半導體器件106的方法的截面圖。首先，如圖17A中所示，在半導體襯底10中形成漏區(qū)60、源區(qū)62和LDD區(qū)64。然后，如圖17B中所示，形成絕緣膜26和導電膜28?？梢砸耘c第二實施例相同的方式執(zhí)行這些步驟。接著，如圖18A中所示，形成柵電極20。然后，在柵電極20和絕緣膜26上方形成層間絕緣膜70。然后，如圖18B中所示，在絕緣膜26和層間絕緣膜70內(nèi)部形成場板接觸孔50、漏極接觸孔52和源極接觸孔54。然后，將導電膜56形成在場板接觸孔50、漏極接觸孔52和源極接觸孔54內(nèi)部以及層間絕緣膜70上。然后，蝕刻導電膜56，以形成漏電極22、源電極24和場板電極30?？梢砸耘c第三實施例相同的方式執(zhí)行這些步驟。從而完成圖16所示的半導體器件106。第四實施例得到與第三實施例相同的有益效果。圖19是示出根據(jù)本發(fā)明的第五實施例的半導體器件108的截面圖，其對應于第四實施例的圖16。除了通過自對準過程形成半導體襯底10的擴散層，根據(jù)第五實施例的半導體器件108在結(jié)構上與根據(jù)第四實施例的半導體器件106相同。接著，將描述制造根據(jù)這個實施例的半導體器件108的方法。圖20A至圖22B是示出制造圖19所示半導體器件108的方法的截面圖。首先，如圖20A中所示，在半導體襯底10上形成絕緣膜26。在這個實施例中，例如，可以使用p型GaN襯底作為半導體襯底10。然后，在絕緣膜26上形成導電膜28。例如，通過CVD過程沉積導電膜28。例如，導電膜28是多晶娃膜。導電膜28可以摻雜有n型雜質(zhì)。
接著，在導電膜28上形成抗蝕劑膜。通過使抗蝕劑膜曝光和顯影，在用于形成柵電極20的區(qū)域上制成抗蝕劑膜。然后，使用抗蝕劑圖案作為掩膜，干蝕刻導電膜28。例如，可以使用氯氣作為蝕刻氣體。因此，如圖20B中所示，完成柵電極20。然后，去除柵電極20上的抗蝕劑圖案。例如，通過灰化去除抗蝕劑圖案。在這個過程中，如圖20B中所示，可以通過使用柵電極20作為掩膜的蝕刻，去除絕緣膜26的除了柵電極20下方的區(qū)域之外的其它部分。可以使用例如HF溶液執(zhí)行這個蝕刻過程。接著，如圖21A中所示，在半導體襯底10中形成LDD區(qū)64。通過使用柵電極20作為掩膜將離子注入半導體襯底10中，形成LDD區(qū)64。例如，以5X IO15CnT2的劑量、以IOOkeV的注入能量執(zhí)行離子注入過程。然后，如圖21B中所示，在半導體襯底10中形成漏區(qū)60和源區(qū)62。采用以下工序形成漏區(qū)60和源區(qū)62。首先，以部分覆蓋半導體襯底10中的LDD區(qū)64的方式，在半導體襯底10和柵電極20上形成抗蝕劑圖案。然后，使用抗蝕劑圖案，將離子注入半導體襯底10中。例如，以IXlO14cnT2的劑量、以IOkeV的注入能量執(zhí)行離子注入過程。從而在半導體襯底10中形成漏區(qū)60和源區(qū)62。執(zhí)行形成LDD區(qū)64的步驟和形成漏區(qū)60和源區(qū)62的步驟的次序可以顛倒。接著，如圖22A中所示，在半導體襯底10和柵電極20上方形成層間絕緣膜70。例如，通過PECVD過程形成層間絕緣膜70。例如，層間絕緣膜70是氧化硅膜。例如，層間絕緣膜70的厚度是500nm。然后，對半導體襯底10完成活化退火。這樣活化了注入半導體襯底10中的雜質(zhì)。在1200°C下，在氮氣氛中，執(zhí)行活化退火過程I分鐘。接著，如圖22B中所示，在層間絕緣膜70中形成場板接觸孔50、漏極接觸孔52和源極接觸孔54。然后，將導電膜56形成在場板接觸孔50、漏極接觸孔52和源極接觸孔54內(nèi)部以及層間絕緣膜70上。然后，蝕刻導電膜56，以形成漏電極22、源電極24和場板電極30?？梢砸耘c第四實施例相同的方式執(zhí)行這些步驟。第五實施例得到與第四實施例相同的有益效果。至此，已參照附圖描述了本發(fā)明的優(yōu)選實施例，但是這些實施例只是本發(fā)明的示例并且可以以其它各種形式實施本發(fā)明。
權利要求
1.一種半導體器件，包括 半導體襯底； 柵電極，所述柵電極設置在所述半導體襯底上方； 源電極，所述源電極設置在所述半導體襯底上方并且與所述柵電極隔開； 漏電極，在平面圖中，相對于所述柵電極，所述漏電極與所述源電極相對地定位，所述漏電極設置在所述半導體襯底上方并且與所述柵電極隔開； 至少一個場板電極，在平面圖中，所述場板電極位于所述柵電極和所述漏電極之間，所述場板電極通過絕緣膜設置在所述半導體襯底上方，并且與所述柵電極、所述源電極和所述漏電極隔開；以及 至少一個場板接觸，所述場板接觸設置在所述絕緣膜中，將所述場板電極耦合到所述半導體襯底， 在平面圖中，所述場板電極從所述場板接觸至少向著所述源電極或向著所述漏電極延伸。
2.根據(jù)權利要求1所述的半導體器件， 其中，在從所述柵電極向著所述漏電極的第一方向上，設置有多個所述場板電極并且彼此隔開；并且 其中，所述場板接觸設置在所述場板電極中的每一個上。
3.根據(jù)權利要求2所述的半導體器件， 其中，全部所述場板電極都從與耦合到所述場板電極的各場板接觸、在一個方向上延伸。
4.根據(jù)權利要求3所述的半導體器件， 其中，所述場板電極從與耦合到所述場板電極的各場板接觸在一個方向上延伸，并且所述一個方向上的所述場板電極的端部之間的間隔彼此相等。
5.根據(jù)權利要求2所述的半導體器件， 其中，所述場板電極和每個均設置在所述場板電極中的每一個上的所述場板接觸被布置為使得當在關斷柵極電壓的情況下向所述漏電極施加電壓時，施加到所述漏電極、所述柵電極和所述場板電極的電勢以從所述漏電極到所述柵電極成線性梯度地變化。
6.根據(jù)權利要求1所述的半導體器件， 其中，在平面圖中，所述場板電極從所述場板接觸向著所述漏電極延伸。
7.根據(jù)權利要求1所述的半導體器件， 其中，在平面圖中，所述場板電極從所述場板接觸向著所述源電極延伸。
8.根據(jù)權利要求1所述的半導體器件， 其中，在平面圖中，所述場板電極從所述場板接觸向著所述源電極和所述漏電極兩者延伸。
9.根據(jù)權利要求1所述的半導體器件， 其中，所述半導體襯底具有二維電子氣層。
10.根據(jù)權利要求1所述的半導體器件，進一步包括 源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)在所述半導體襯底中被設置為使得在平面圖中位于所述柵電極的兩側(cè)；以及LDD區(qū)，所述LDD區(qū)在所述半導體襯底中被設置為使得在平面圖中位于所述柵電極和所述漏區(qū)之間， 其中，所述源電極耦合到所述源區(qū)； 其中，所述漏電極耦合到所述漏區(qū)；并且 其中，所述場板電極耦合到所述LDD區(qū)。
11.根據(jù)權利要求1所述的半導體器件， 其中，所述絕緣膜還布置在所述柵電極下方，并且 其中，位于所述柵電極下方的所述絕緣膜用作柵極絕緣膜。
12.根據(jù)權利要求1所述的半導體器件，其中，所述絕緣膜布置在所述半導體襯底上方，并且覆蓋所述柵電極。
13.根據(jù)權利要求12所述的半導體器件， 其中，所述柵電極布置在位于所述半導體襯底上方的柵極絕緣膜上方； 其中，所述絕緣膜布置在所述柵電極和所述柵極絕緣膜上方，并且其中，所述場板接觸穿透所述絕緣膜和所述柵極絕緣膜，并且將所述場板電極耦合到所述半導體襯底。
14.一種制造半導體器件的方法，包括以下步驟 在半導體襯底上方形成絕緣膜；以及 在所述絕緣膜上方，形成位于柵電極兩側(cè)的源電極和漏電極以及所述柵電極和所述漏電極之間的場板電極，并且在所述絕緣膜中，形成場板接觸，以將所述場板電極耦合到所述半導體襯底， 其中，在形成所述場板電極的步驟中，在平面圖中，將所述場板電極形成為從所述場板接觸至少向著所述源電極或者向著所述漏電極延伸。
15.根據(jù)權利要求14所述的制造半導體器件的方法， 其中，在形成所述場板電極的步驟中，設置多個所述場板電極，使其在從所述柵電極向著所述漏電極的第一方向上相互隔開。
16.根據(jù)權利要求14所述的制造半導體器件的方法， 其中，在形成所述絕緣膜的步驟中，在所述半導體襯底上方形成所述絕緣膜，使其覆蓋位于所述半導體襯底上方的所述柵電極。
17.根據(jù)權利要求14所述的制造半導體器件的方法， 其中，所述半導體襯底具有二維電子氣層。
18.根據(jù)權利要求14所述的制造半導體器件的方法，在形成所述源電極、所述漏電極和所述場板電極的步驟之前，進一步包括步驟 將離子注入到所述半導體襯底中并且形成源區(qū)、與所述源區(qū)隔開的漏區(qū)、以及位于所述源區(qū)和所述漏區(qū)之間的LDD區(qū)，所述LDD區(qū)與所述源區(qū)隔開并且與所述漏區(qū)接觸， 其中，在形成所述源電極、所述漏電極和所述場板電極的步驟中，將所述源電極耦合到所述源區(qū)，將所述漏電極耦合到所述漏區(qū)，并且將所述場板電極通過所述場板接觸耦合到所述LDD區(qū)。
19.根據(jù)權利要求16所述的制造半導體器件的方法，在形成所述絕緣膜的步驟之前，進一步包括步驟在所述半導體襯底上方形成所述柵電極；以及 使用所述柵電極作為掩膜，將離子注入到所述半導體襯底中，并且形成位于所述柵電極的兩側(cè)的源區(qū)和漏區(qū)，以及位于所述柵電極和所述漏區(qū)之間并且與所述漏區(qū)接觸的LDD區(qū)， 其中，在形成所述源電極、所述漏電極和所述場板電極的步驟中，將所述源電極耦 合到所述源區(qū)，將所述漏電極耦合到所述漏區(qū)，并且將所述場板電極通過所述場板接觸耦合到所述LDD區(qū)。
全文摘要
本發(fā)明提供了一種半導體器件及其制造方法。一種提供緊湊性以及增大的漏極耐壓的半導體器件。該半導體器件包括柵電極；源電極，其與柵電極隔開；漏電極，在平面圖中，其相對于柵電極與源電極相對地定位，并且與柵電極隔開；至少一個場板電極，在平面圖中，其位于柵電極和漏電極之間，通過絕緣膜設置在半導體襯底上方，并且與柵電極、源電極和漏電極隔開；以及至少一個場板接觸，其設置在絕緣膜中，將場板電極耦合到半導體襯底。在平面圖中，場板電極從場板接觸至少向著源電極或向著漏電極延伸。
文檔編號H01L29/40GK103000673SQ20121033051
公開日2013年3月27日 申請日期2012年9月7日 優(yōu)先權日2011年9月9日
發(fā)明者田中圣康 申請人:瑞薩電子株式會社