芯片封裝基板和結(jié)構(gòu)及其制作方法
【專利摘要】一種芯片封裝基板，包括基底層、形成于基底層表面的導(dǎo)電線路圖形、形成于導(dǎo)電線路圖形上的防焊層、干膜型防焊層及多個第二焊料凸塊。部分導(dǎo)電線路圖形從該防焊層露出，構(gòu)成多個第一電性接觸墊和多個第二電性接觸墊，該多個第二電性接觸墊圍繞該多個第一電性接觸墊設(shè)置。該多個第一電性接觸墊上均形成有第一焊料凸塊。該干膜型防焊層具有鏤空部及多個開孔，該鏤空部完全暴露出該多個第一焊料凸塊，該多個開孔分別露出該多個第二電性接觸墊。該多個第二焊料凸塊分別形成于該多個第二電性接觸墊上。本發(fā)明還涉及芯片封裝基板的制作方法、芯片封裝結(jié)構(gòu)及其制作方法。
【專利說明】芯片封裝基板和結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路板制作領(lǐng)域，尤其涉及一種芯片封裝基板和芯片封裝結(jié)構(gòu)及該芯片封裝基板和芯片封裝結(jié)構(gòu)的制作方法。
【背景技術(shù)】
[0002]芯片封裝基板可為芯片提供電連接、保護(hù)、支撐、散熱、組裝等功效，以實現(xiàn)多引腳化，縮小封裝產(chǎn)品體積、改善電性能及散熱性、超高密度或多芯片模塊化之目的。
[0003]該芯片封裝基板包括絕緣基底、設(shè)置于絕緣基底表面的導(dǎo)電線路圖形，及覆蓋從該導(dǎo)電線路露出的基底表面及部分導(dǎo)電線路圖形的表面的覆蓋膜，從該覆蓋膜露出的多個電性連接墊。采用覆晶封裝對芯片進(jìn)行封裝時，該芯片的多個接觸凸塊與芯片封裝基板上對應(yīng)的電性連接墊相焊接，然后在芯片與芯片封裝基板之間的空隙設(shè)置底部填充劑。然而，當(dāng)對多個芯片進(jìn)行多層堆疊式封裝(package on package),在進(jìn)行某一芯片的覆晶封裝時，芯片封裝基板與該芯片相鄰的區(qū)域會設(shè)置有多個電性連接墊，在設(shè)置底部填充劑時，該芯片周圍的電性連接墊可能會受到該底部填充劑的污染，從而使芯片封裝結(jié)構(gòu)的質(zhì)量下降。
【發(fā)明內(nèi)容】
[0004]因此,有必要提供一種可有效提聞芯片封裝質(zhì)量的芯片封裝基板和結(jié)構(gòu)及其制作方法。
[0005]一種芯片封裝基板的制作方法，包括步驟:提供線路板，包括基底層、設(shè)置于基底層表面的第一導(dǎo)電線路圖形及形成于該第一導(dǎo)電線路圖形上并部分覆蓋該第一導(dǎo)電線路圖形的第一防焊層，該第一導(dǎo)電線路圖形從該第一防焊層露出的部分構(gòu)成多個第一電性接觸墊和多個第二電性接觸墊，該多個第二電性接觸墊圍繞該多個第一電性接觸墊設(shè)置；在該多個第一電性接觸墊上分別形成第一焊料凸塊，該多個第一焊料凸塊分別與對應(yīng)的第一電性接觸墊電性連接；在該第一防焊層上形成干膜型防焊層，該干膜型防焊層具有一鏤空部，該鏤空部完全暴露出該多個第一焊料凸塊及圍繞該多個第一焊料凸塊四周并與該多個第一焊料凸塊相鄰的部分第一防焊層，該干膜型防焊層完全覆蓋該多個第二電性接觸墊；在該干膜型防焊層上形成多個開孔以露出該多個第二電性接觸墊；及在該多個第二電性接觸墊上分別形成第二焊料凸塊，該多個第二焊料凸塊分別與對應(yīng)的第二電性接觸墊電性連接，且該多個第二焊料凸塊凸出于該干膜型防焊層的表面，從而形成芯片封裝基板。
[0006]—種芯片封裝基板，包括第一基底層、形成于該第一基底層表面的第一導(dǎo)電線路圖形、形成于該第一導(dǎo)電線路圖形上的第一防焊層、干膜型防焊層及多個第二焊料凸塊。該第一防焊層部分覆蓋該第一導(dǎo)電線路圖形，從該第一防焊層露出的第一導(dǎo)電線路圖形構(gòu)成多個第一電性接觸墊和多個第二電性接觸墊，該多個第二電性接觸墊圍繞該多個第一電性接觸墊設(shè)置。該多個第一電性接觸墊上均形成有第一焊料凸塊。該干膜型防焊層具有一鏤空部及多個開孔，該鏤空部完全暴露出該多個第一焊料凸塊及圍繞該多個第一焊料凸塊四周并與該多個第一焊料凸塊相鄰的部分第一防焊層，該多個開孔分別露出該多個第二電性接觸墊。該多個第二焊料凸塊分別形成于該多個第二電性接觸墊上。
[0007]—種芯片封裝結(jié)構(gòu)的制作方法，包括步驟:提供一如上所述的芯片封裝基板，作為第一芯片封裝基板；提供一第一芯片，該第一芯片具有與該多個第一焊料凸塊一一對應(yīng)的多個接觸凸塊；使該多個接觸凸塊分別與對應(yīng)的第一焊料凸塊相連接并電導(dǎo)通；及將底部填充劑填充于該第一芯片與該第一芯片封裝基板之間，以將該第一芯片固定于該第一芯片封裝基板，從而形成第一芯片封裝結(jié)構(gòu)。
[0008]一種芯片封裝結(jié)構(gòu)，包括第一芯片封裝基板及第一芯片。該第一芯片封裝基板包括第一基底層、形成于該第一基底層表面的第一導(dǎo)電線路圖形、形成于該第一導(dǎo)電線路圖形上的第一防焊層、形成于該第一防焊層上的干膜型防焊層及多個第二焊料凸塊。該第一防焊層部分覆蓋該第一導(dǎo)電線路圖形，從該第一防焊層露出的第一導(dǎo)電線路圖形構(gòu)成多個第一電性接觸墊和多個第二電性接觸墊，該多個第二電性接觸墊圍繞該多個第一電性接觸墊設(shè)置。該多個第一電性接觸墊上均形成有第一焊料凸塊。該干膜型防焊層具有一鏤空部及多個開孔，該鏤空部完全暴露出該多個第一焊料凸塊及圍繞該多個第一焊料凸塊四周并與該多個第一焊料凸塊相鄰的部分第一防焊層，該多個開孔分別露出該多個第二電性接觸墊。該多個第二焊料凸塊分別形成于該多個第二電性接觸墊上。該第一芯片具有與該多個第一焊料凸塊一一對應(yīng)的接觸凸塊，該多個接觸凸塊分別與對應(yīng)的第一焊料凸塊相連接并電導(dǎo)通，該第一芯片與該第一防焊層之間填充有底部填充劑以固定該第一芯片。
[0009]所述的芯片封裝基板具有干膜型防焊層，該干膜型防焊層可有效阻擋底部填充劑在填充于該第一芯片與第一芯片封裝基板之間時污染該第二電性接觸墊，從而提升芯片封裝基板和芯片封裝結(jié)構(gòu)的質(zhì)量。
【專利附圖】
【附圖說明】
[0010]圖1是本發(fā)明第一實施例提供的第一線路板的剖視圖。
[0011]圖2是圖1中的第一線路板的俯視圖。
[0012]圖3是在圖1中第一線路板上形成第一焊料凸塊后的剖視圖。
[0013]圖4是在圖3中第一線路板上形成干膜型防焊層后的剖視圖。
[0014]圖5是對圖4中第一線路板的干膜型防焊層進(jìn)行選擇性蝕刻露出多個第二電性接觸墊表面的剖視圖。
[0015]圖6是在圖5中第一線路板上從干膜型防焊層露出的第二電性接觸墊表面形成第二焊料凸塊后形成的第一芯片封裝基板的剖視圖。
[0016]圖7是將第一芯片放置于圖6的第一芯片封裝基板上后的剖視圖。
[0017]圖8是在圖7中的第一芯片與第一芯片封裝基板之間填充底部填充劑后的剖視圖。
[0018]圖9是本發(fā)明第一實施例提供的第二線路板的剖視圖。
[0019]圖10是圖9中的第二線路板的俯視圖。
[0020]圖11是在圖10中的第二線路板上沉積表面處理層后形成的第二芯片封裝基板的剖視圖。
[0021]圖12是在圖11的第二芯片封裝基板上連接第二芯片后的剖視圖。[0022]圖13是將封裝膠體包覆圖12中的第二芯片和第二芯片封裝基板后的剖視圖。
[0023]圖14是在圖13中的第二芯片封裝基板上形成多個第一焊球后形成的第二芯片封裝結(jié)構(gòu)的剖視圖。
[0024]圖15是將圖14中的第二芯片封裝結(jié)構(gòu)固定連接于圖11中的第一芯片封裝結(jié)構(gòu)后的剖視圖。
[0025]圖16是在圖15中的第一芯片封裝結(jié)構(gòu)上形成多個第二焊球后形成的芯片堆疊封裝結(jié)構(gòu)的剖視圖。
[0026]圖17是本發(fā)明第二實施例提供的芯片堆疊封裝結(jié)構(gòu)的剖視圖。
[0027]主要元件符號說明
【權(quán)利要求】
1.一種芯片封裝基板的制作方法，包括步驟:提供線路板，包括基底層、設(shè)置于基底層表面的第一導(dǎo)電線路圖形及形成于該第一導(dǎo)電線路圖形上并部分覆蓋該第一導(dǎo)電線路圖形的第一防焊層，該第一導(dǎo)電線路圖形從該第一防焊層露出的部分構(gòu)成多個第一電性接觸墊和多個第二電性接觸墊，該多個第二電性接觸墊圍繞該多個第一電性接觸墊設(shè)置；在該多個第一電性接觸墊上分別形成第一焊料凸塊，該多個第一焊料凸塊分別與對應(yīng)的第一電性接觸墊電性連接；在該第一防焊層上形成干膜型防焊層，該干膜型防焊層具有一鏤空部，該鏤空部完全暴露出該多個第一焊料凸塊及圍繞該多個第一焊料凸塊四周并與該多個第一焊料凸塊相鄰的部分第一防焊層，該干膜型防焊層完全覆蓋該多個第二電性接觸墊；在該干膜型防焊層上形成多個開孔以露出該多個第二電性接觸墊；及在該多個第二電性接觸墊上分別形成第二焊料凸塊，該多個第二焊料凸塊分別與對應(yīng)的第二電性接觸墊電性連接，且該多個第二焊料凸塊凸出于該干膜型防焊層的表面，從而形成芯片封裝基板。
2.如權(quán)利要求1所述的芯片封裝基板的制作方法，其中，該線路板進(jìn)一步包括一第二導(dǎo)電線路圖形及第二防焊層，該第二導(dǎo)電線路圖形形成于該基底層遠(yuǎn)離該第一導(dǎo)電線路圖形的表面，該第二防焊層形成于該第二導(dǎo)電線路圖形上，該第二防焊層部分覆蓋該第二導(dǎo)電線路圖形，該第二導(dǎo)電線路圖形從該第二防焊層露出的部分構(gòu)成多個第三電性接觸墊，該第一導(dǎo)電線路圖形與該第二導(dǎo)電線路圖形電連接。
3.—種芯片封裝基板,包括第一基底層、形成于該第一基底層表面的第一導(dǎo)電線路圖形以及形成于該第一導(dǎo)電線路圖形上的第一防焊層，該第一防焊層部分覆蓋該第一導(dǎo)電線路圖形，從該第一防焊層露出的第一導(dǎo)電線路圖形構(gòu)成多個第一電性接觸墊和多個第二電性接觸墊，該多個第二電性接觸墊圍繞該多個第一電性接觸墊設(shè)置，該多個第一電性接觸墊上均形成有第一焊料凸塊，其特征在于，該芯片封裝基板進(jìn)一步包括干膜型防焊層及多個第二焊料凸塊，該干膜型防焊層`具有一鏤空部及多個開孔，該鏤空部完全暴露出該多個第一焊料凸塊及圍繞該多個第一焊料凸塊四周并與該多個第一焊料凸塊相鄰的部分第一防焊層，該多個開孔分別露出該多個第二電性接觸墊，該多個第二焊料凸塊分別形成于該多個第二電性接觸墊上。
4.如權(quán)利要求3所述的芯片封裝基板，其中，該線路板進(jìn)一步包括一第二導(dǎo)電線路圖形及第二防焊層，該第二導(dǎo)電線路圖形形成于該第一基底層遠(yuǎn)離該第一導(dǎo)電線路圖形的表面，該第二防焊層形成于該第二導(dǎo)電線路圖形上，該第二防焊層部分覆蓋該第二導(dǎo)電線路圖形，該第二導(dǎo)電線路圖形從該第二防焊層露出的部分構(gòu)成多個第三電性接觸墊，該第一導(dǎo)電線路圖形與該第二導(dǎo)電線路圖形電連接。
5.一種芯片封裝結(jié)構(gòu)的制作方法，包括步驟:提供一如權(quán)利要求3所述的芯片封裝基板，作為第一芯片封裝基板；提供一第一芯片，該第一芯片具有與該多個第一焊料凸塊一一對應(yīng)的多個接觸凸塊；使該多個接觸凸塊分別與對應(yīng)的第一焊料凸塊相連接并電導(dǎo)通；及將底部填充劑填充于該第一芯片與該第一芯片封裝基板之間，以將該第一芯片固定于該第一芯片封裝基板，從而形成第一芯片封裝結(jié)構(gòu)。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)的制作方法，其中，進(jìn)一步包括步驟:提供第二芯片封裝結(jié)構(gòu)，包括第二芯片封裝基板及封裝于該第二芯片封裝基板上的第二芯片，該第二芯片封裝基板包括第二基底層、分別形成于該第二基底層相對兩表面的第三導(dǎo)電線路圖形和第四導(dǎo)電線路圖形以及分別形成于該第三導(dǎo)電線路圖形和第四導(dǎo)電線路圖形上的第三防焊層和第四防焊層，該第三導(dǎo)電線路圖形電連接于該第四導(dǎo)電線路圖形，該第三防焊層部分覆蓋該第三導(dǎo)電線路圖形，該第三導(dǎo)電線路圖形從該第三防焊層露出的部分構(gòu)成多個第四電性接觸墊，該第四防焊層部分覆蓋該第四導(dǎo)電線路圖形，該第四導(dǎo)電線路圖形從該第四防焊層露出的部分構(gòu)成多個第五電性接觸墊，該第二芯片封裝于該第二芯片封裝基板的第三防焊層一側(cè)并與該多個第四電性接觸墊電連接，該第五電性接觸墊與該第二焊料凸塊一一對應(yīng)；在該多個五電性接觸墊表面上分別植焊球，形成多個第一焊球；及將該多個第一焊球分別與對應(yīng)的第二焊料凸塊物理連接并電導(dǎo)通，從而將該第二芯片封裝結(jié)構(gòu)連接固定于該第一芯片封裝結(jié)構(gòu)。
7.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)的制作方法，其中，該第一芯片封裝基板進(jìn)一步包括一第二導(dǎo)電線路圖形及第二防焊層，該第二導(dǎo)電線路圖形形成于該第一基底層遠(yuǎn)離該第一導(dǎo)電線路圖形的表面，該第二防焊層形成于該第二導(dǎo)電線路圖形上，該第二防焊層部分覆蓋該第二導(dǎo)電線路圖形，該第二導(dǎo)電線路圖形從該第二防焊層露出的部分構(gòu)成多個第三電性接觸墊，該第一導(dǎo)電線路圖形與該第二導(dǎo)電線路圖形電連接。
8.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)的制作方法，其中，進(jìn)一步包括步驟:在該多個第三電性接觸墊上分別植焊球，形成多個第二焊球。
9.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)的制作方法，其中，該第二芯片為導(dǎo)線鍵合芯片，該第二芯片與該多個第四電性接觸墊通過與該多個第四電性接觸墊一一對應(yīng)的多個鍵合導(dǎo)線電連接，該第二芯片封裝結(jié)構(gòu)進(jìn)一步包括封裝膠體，該封裝膠體將鍵合導(dǎo)線、第二芯片及第二芯片封裝基板外露的第三防焊層和第四電性接觸墊包覆封裝。
10.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)的制作方法，其中，該第二芯片通過覆晶封裝的方式封裝于該第二芯片封裝基板上。
11.一種芯片封裝結(jié)構(gòu)，包括:第一芯片封裝基板，包括第一基底層、形成于該第一基底層表面的第一導(dǎo)電線路圖形、形成于該第一導(dǎo)電線路圖形上的第一防焊層、形成于該第一防焊層上的干膜型防焊層及多個第二焊料凸塊，該第一防焊層部分覆蓋該第一導(dǎo)電線路圖形，從該第一防焊層露出的第一導(dǎo)電線路圖形構(gòu)成多個第一電性接觸墊和多個第二電性接觸墊，該多個第二電性接觸墊圍繞該多個第一電性接觸墊設(shè)置，該多個第一電性接觸墊上均形成有第一焊料凸塊，該干膜型防焊層具有一鏤空部及多個開孔，該鏤空部完全暴露出該多個第一焊料凸塊及圍繞該多個第一焊料凸塊四周并與該多個第一焊料凸塊相鄰的部分第一防焊層，該多個開孔分別露出該多個第二電性接觸墊，該多個第二焊料凸塊分別形成于該多個第二電性接觸墊上；及第一芯片，該第一芯片具有與該多個第一焊料凸塊一一對應(yīng)的接觸凸塊，該多個接觸凸塊分別與對應(yīng)的第一焊料凸塊相連接并電導(dǎo)通，該第一芯片與該第一防焊層之間填充有底部填充劑以固定該第一芯片。
12.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)，其中，該芯片封裝結(jié)構(gòu)進(jìn)一步包括第二芯片封裝基板及封裝于該第二芯片封裝基板上的第二芯片，該第二芯片封裝基板包括第二基底層、分別形成于該第二基底層相對兩表面的第三導(dǎo)電線路圖形和第四導(dǎo)電線路圖形以及分別形成于該第三導(dǎo)電線路圖形和第四導(dǎo)電線路圖形上的第三防焊層和第四防焊層，該第三導(dǎo)電線路圖形與該第四導(dǎo)電線路圖形電連接，該第三防焊層部分覆蓋該第三導(dǎo)電線路圖形，該第三導(dǎo)電線路圖形從該第三防焊層露出的部分構(gòu)成多個第四電性接觸墊，該第四防焊層部分覆蓋該第四導(dǎo)電線路圖形，該第四導(dǎo)電線路圖形從該第四防焊層露出的部分構(gòu)成多個第五電性接觸墊，該第二芯片封裝于該第二芯片封裝基板的第三防焊層一側(cè)并與該多個第四電性接觸墊電連接，該第五電性接觸墊與該第二焊料凸塊一一對應(yīng)，每個第五電性接觸墊的表面均形成有第一焊球，該第一焊球分別與對應(yīng)的第二焊料凸塊物理連接并電導(dǎo)通。
13.如權(quán)利要求12所述的芯片封裝結(jié)構(gòu)，其中，該第二芯片為導(dǎo)線鍵合芯片，該第二芯片與該多個第四電性接觸墊通過與該多個第四電性接觸墊一一對應(yīng)的多個鍵合導(dǎo)線電連接，該第二芯片封裝結(jié)構(gòu)進(jìn)一步包括封裝膠體，該封裝膠體將鍵合導(dǎo)線、第二芯片及第二芯片封裝基板外露的第三防焊層和第四電性接觸墊包覆封裝。
14.如權(quán)利要求12所述的芯片封裝結(jié)構(gòu)，其中，該第二芯片通過覆晶封裝的方式封裝于該第二芯片封裝基板上。
【文檔編號】H01L21/48GK103681358SQ201210317419
【公開日】2014年3月26日 申請日期:2012年8月31日 優(yōu)先權(quán)日:2012年8月31日
【發(fā)明者】許詩濱 申請人:富葵精密組件(深圳)有限公司, 臻鼎科技股份有限公司