半導(dǎo)體器件制造方法
【專利摘要】半導(dǎo)體器件制造方法。本發(fā)明提供了一種利用間隙壁技術(shù)形成柵極的晶體管的制造方法。在本發(fā)明的方法中，在虛設(shè)柵極堆棧的側(cè)面，依次形成第一間隙壁、第二間隙壁和第三間隙壁，通過(guò)去除第二間隙壁形成了寬度由第二間隙壁控制的柵極凹槽，繼而在柵極凹槽中形成所需要的柵極和柵極絕緣層。本發(fā)明中，利用回刻蝕形成間隙壁，不需要采用額外的掩模版，并且，通過(guò)控制第二間隙壁的寬度來(lái)限定柵極寬度，可以實(shí)現(xiàn)亞22nm的柵極線條的形成，并且使工藝具有良好的可控性。
【專利說(shuō)明】半導(dǎo)體器件制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件制造方法領(lǐng)域，特別地，涉及一種利用間隙壁技術(shù)形成柵極的晶體管器件制造方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路技術(shù)在進(jìn)入到90nm特征尺寸的技術(shù)節(jié)點(diǎn)后，維持或提高晶體管性能越來(lái)越具有挑戰(zhàn)性。在亞22nm領(lǐng)域，高K柵絕緣材料和金屬柵極被用來(lái)維持和提高晶體管的性能。然而，當(dāng)柵極線條尺寸進(jìn)入亞22nm領(lǐng)域時(shí)，柵極線條形成工藝的可控性開(kāi)始遇到很大的難題，人們無(wú)法很好地控制所獲得的柵極線條的形貌，這會(huì)影響到晶體管的性倉(cāng)泛。
[0003]因此，需要提供一種新的晶體管制造方法，能夠形成足夠細(xì)小柵極線條的同時(shí)，使工藝過(guò)程具有可控制性，并且能夠簡(jiǎn)化工藝，從而更好地確保晶體管性能。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種晶體管的制造方法，利用間隙壁技術(shù)形成柵極，克服了現(xiàn)有技術(shù)中存在的工藝可控性差的缺陷。其
[0005]根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種半導(dǎo)體器件制造方法，，其包括如下步驟:
[0006]提供半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成STI結(jié)構(gòu)，并進(jìn)行阱區(qū)注入；
[0007]形成由虛設(shè)柵極和虛設(shè)柵極絕緣層組成的虛設(shè)柵極堆棧；
[0008]全面性沉積第一間隙壁材料層，并進(jìn)行回刻蝕，形成位于所述虛設(shè)柵極絕緣層和所述虛設(shè)柵極的側(cè)面上的第一間隙壁；
[0009]全面性沉積第二間隙壁材料層，并進(jìn)行回刻蝕，形成位于所述第一間隙壁的側(cè)面上的第二間隙壁；
[0010]全面性沉積第三間隙壁材料層，并進(jìn)行回刻蝕，形成位于所述第二間隙壁的側(cè)面上的第三間隙壁；
[0011]去除所述第二間隙壁，形成柵極凹槽；
[0012]依次沉積柵極絕緣材料層和柵極材料層；
[0013]采用CMP工藝，去除部分所述柵極材料層和所述柵極絕緣材料層，使得所述柵極材料層和所述柵極絕緣材料層僅位于所述柵極凹槽之內(nèi)，從而形成柵極和柵極絕緣層；
[0014]去除所述虛設(shè)柵極和所述虛設(shè)柵極絕緣層。
[0015]在本發(fā)明的方法中，所述虛設(shè)柵極材料為多晶硅。
[0016]在本發(fā)明的方法中，所述第一間隙壁和第三間隙壁的材料為Si3N4，所述第二間隙壁的材料為SiO2。
[0017]在本發(fā)明的方法中，去除所述第二間隙壁，形成柵極凹槽的步驟中，采用DHF或BOE的濕法腐蝕工藝去除所述第二間隙壁。[0018]在本發(fā)明的方法中，所述第二間隙壁的寬度為10_30nm。
[0019]在本發(fā)明的方法中，所述柵極絕緣材料層為高K柵絕緣材料，所述柵極材料層為金屬。
[0020]在本發(fā)明的方法中，所述CMP工藝以虛設(shè)柵極為終點(diǎn)。
[0021]本發(fā)明的優(yōu)點(diǎn)在于:在虛設(shè)柵極堆棧的側(cè)面先后形成第一間隙壁、第二間隙壁和第三間隙壁，通過(guò)去除第二間隙壁形成了寬度由第二間隙壁控制的柵極凹槽，繼而在柵極凹槽中形成所需要的柵極和柵極絕緣層。本發(fā)明中，利用回刻蝕形成間隙壁，不需要采用額外的掩模版，并且，通過(guò)控制第二間隙壁的寬度來(lái)限定柵極寬度，可以實(shí)現(xiàn)亞22nm的柵極線條的形成，并且使工藝具有良好的可控性。
【專利附圖】

【附圖說(shuō)明】
[0022]圖1-11本發(fā)明提供的晶體管器件的制造方法流程示意圖；
【具體實(shí)施方式】
[0023]以下，通過(guò)附圖中示出的具體實(shí)施例來(lái)描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。
[0024]本發(fā)明提供一種半導(dǎo)體器件制造方法，特別地涉及到涉及一種利用間隙壁技術(shù)的晶體管制造方法，下面參見(jiàn)附圖1-11，將要詳細(xì)描述本發(fā)明提供的半導(dǎo)體器件制造方法。
[0025]首先，參見(jiàn)附圖1，在半導(dǎo)體襯底I上形成虛設(shè)柵極絕緣層2、虛設(shè)柵極4。
[0026]具體而言，提供半導(dǎo)體襯底1，本實(shí)施例中采用了單晶硅襯底，可選地，也可采用鍺襯底或者其他合適的半導(dǎo)體襯底?？梢允紫仍诎雽?dǎo)體襯底I上形成STI結(jié)構(gòu)并進(jìn)行阱區(qū)注入(未在圖中示出)。接著，先在襯底I表面沉積一層虛設(shè)柵極絕緣層材料，例如是SiO2或者高K柵極絕緣材料薄膜。高K柵極絕緣材料具有比SiO2更大的介電常數(shù)，對(duì)晶體管器件性能更為有利。本發(fā)明中的柵極絕緣層為選自以下材料之一或其組合構(gòu)成的一層或多層:Al2O3, HfO2，包括 HfSiOx、HfSiON, HfAlOx, HfTaOx, HfLaOx, HfAlSiOx 以及 HfLaSiOx 至少之一在內(nèi)的鉿基高K介質(zhì)材料，包括Zr02、La203、LaA103、TiO2、或Y2O3至少之一在內(nèi)的稀土基高K介質(zhì)材料，SiO2, SiON, Si3N4。虛設(shè)柵極絕緣層材料的厚度優(yōu)選為0.5-10nm,沉積工藝?yán)鐬镃VD。之后，沉積虛設(shè)柵極材料，虛設(shè)柵極材料為多晶硅。在沉積虛設(shè)柵極材料后，進(jìn)行光刻膠涂布，光刻，定義出虛設(shè)柵極圖形，對(duì)虛設(shè)柵極材料以及虛設(shè)柵極絕緣層材料順序刻蝕，從而形成包括虛設(shè)柵極絕緣層2和虛設(shè)柵極3的虛設(shè)柵極堆棧的圖形。
[0027]接著，參見(jiàn)附圖2，全面性沉積第一間隙壁材料層4。第一間隙壁材料層的材料優(yōu)選為Si3N4，采用保形性良好的沉積工藝，使其以期望的厚度覆蓋虛設(shè)柵極3的頂面以及虛設(shè)柵極絕緣層2和虛設(shè)柵極3的側(cè)面。
[0028]接著，參見(jiàn)附圖3，形成第一間隙壁5。具體包括，在形成第一間隙壁材料層4之后，對(duì)第一間隙壁材料層4進(jìn)行各向異性的回刻蝕工藝，去除位于虛設(shè)柵極3的頂面和襯底I表面上的第一間隙壁材料層4，僅保留位于虛設(shè)柵極絕緣層2和虛設(shè)柵極3的側(cè)面上的第一間隙壁材料層4，從而形成第一間隙壁5。
[0029]接著，參見(jiàn)附圖4，全面性沉積第二間隙壁材料層6。第二間隙壁材料層的材料為SiO2，采用保形性良好的沉積工藝，使其以期望的厚度覆蓋虛設(shè)柵極3的頂面以及第一間隙壁5的側(cè)面上。
[0030]接著，參見(jiàn)附圖5，形成第二間隙壁7。具體包括，在形成第二間隙壁材料層6之后，對(duì)第二間隙壁材料層6進(jìn)行各向異性的回刻蝕工藝，去除位于虛設(shè)柵極3的頂面和襯底I表面上的第二間隙壁材料層6，僅保留位于第一間隙壁5側(cè)面的第二間隙壁材料層6，從而形成第二間隙壁7。
[0031]接著，參見(jiàn)附圖6，全面性沉積第三間隙壁材料層8。第三間隙壁材料層的材料可以與第一間隙壁材料層的材料相同，優(yōu)選為Si3N4，采用保形性良好的沉積工藝，使其以期望的厚度覆蓋虛設(shè)柵極3的頂面以及第二間隙壁7的側(cè)面。
[0032]接著，參見(jiàn)附圖7，形成第三間隙壁9。具體包括，在形成第三間隙壁材料層8之后，對(duì)第三間隙壁材料層8進(jìn)行各向異性的回刻蝕工藝，去除位于虛設(shè)柵極3的頂面和襯底I表面上的第三間隙壁材料層8，僅保留位于第二間隙壁7的側(cè)面上的第三間隙壁材料層8，從而形成第三間隙壁8。至此，在虛設(shè)柵極堆棧的側(cè)面形成了有第一間隙壁5、第二間隙壁7和第三間隙壁9組成的復(fù)合間隙壁。
[0033]接下來(lái)，參見(jiàn)附圖8，去除第二間隙壁7，在第一間隙壁5和第三間隙壁9之間形成柵極凹槽10。可以采用濕法腐蝕去除第二間隙壁7，具體可以采用DHF或Β0Ε。柵極凹槽10用于在隨后的工藝中容納所要制備的柵極和柵極絕緣層。第二間隙壁7的寬度限制了柵極凹槽10的寬度，因而也限定了之后形成的柵極的寬度?？紤]到柵極寬度，第二間隙壁7的寬度可以被形成為10-30nm。
[0034]接著，參見(jiàn)附圖9，依次形成柵極絕緣材料層11和柵極材料層12。柵極絕緣材料層11采用高K柵絕緣材料，選自以下材料之一或其組合構(gòu)成的一層或多層=Al2O3, HfO2，包括 HfSiOx、HfSi0N、HfA10x、HfTaOx、HfLaOx、HfAlSiOx 以及 HfLaSiOx 至少之一在內(nèi)的鉿基高K介質(zhì)材料，包括Zr02、La203、LaA103、TiO2、或Y2O3至少之一在內(nèi)的稀土基高K介質(zhì)材料，SiO2, SiON, Si3N4。柵極絕緣材料層11的厚度優(yōu)選為0.5-5nm，沉積工藝?yán)鐬镃VD。柵極材料層12為金屬。在附圖9中，柵極絕緣材料層11和柵極材料層12覆蓋了柵極凹槽10的側(cè)壁和底面。
[0035]接著，參見(jiàn)附圖10，采用CMP工藝，去除柵極凹槽10之外的柵極絕緣材料層11和柵極材料層12。該步CMP工藝，可以以虛設(shè)柵極3為終點(diǎn)，去除柵極凹槽10之外的柵極絕緣材料層11和柵極材料層12。經(jīng)過(guò)此步驟，柵極絕緣材料層11和柵極材料層12僅位于柵極凹槽10以內(nèi)，形成了所需要的柵極絕緣層13和柵極14。
[0036]接著，參見(jiàn)附圖11，去除虛設(shè)柵極3和虛設(shè)柵極絕緣層2，完成柵極制備。其中，第一間隙壁5和第三間隙壁9分別成為柵極14兩側(cè)的間隙壁。之后可以進(jìn)行晶體管的其他工藝，包括形成源漏、LDD/Halo、源漏接觸等等。
[0037]至此，本發(fā)明提出并詳細(xì)描述了利用間隙壁技術(shù)形成柵極的晶體管的制造方法。在本發(fā)明的方法中，在虛設(shè)柵極的側(cè)面，先后形成第一間隙壁、第二間隙壁和第三間隙壁，通過(guò)去除第二間隙壁形成了寬度由第二間隙壁控制的柵極凹槽，繼而在柵極凹槽中形成所需要的柵極和柵極絕緣層。本發(fā)明中，利用回刻蝕形成間隙壁，不需要采用額外的掩模版，并且，通過(guò)控制第二間隙壁的寬度來(lái)限定柵極寬度，可以實(shí)現(xiàn)亞22nm的柵極線條的形成，并且使工藝具有良好的可控性。[0038]以上參照本發(fā)明的實(shí)施例對(duì)本發(fā)明予以了說(shuō)明。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，其特征在于包括如下步驟: 提供半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成STI結(jié)構(gòu)，并進(jìn)行阱區(qū)注入； 形成由虛設(shè)柵極和虛設(shè)柵極絕緣層組成的虛設(shè)柵極堆棧； 全面性沉積第一間隙壁材料層，并進(jìn)行回刻蝕，形成位于所述虛設(shè)柵極絕緣層和所述虛設(shè)柵極的側(cè)面上的第一間隙壁； 全面性沉積第二間隙壁材料層，并進(jìn)行回刻蝕，形成位于所述第一間隙壁的側(cè)面上的第二間隙壁； 全面性沉積第三間隙壁材料層，并進(jìn)行回刻蝕，形成位于所述第二間隙壁的側(cè)面上的第三間隙壁； 去除所述第二間隙壁，形成柵極凹槽； 依次沉積柵極絕緣材料層和柵極材料層； 采用CMP工藝，去除部分所述柵極材料層和所述柵極絕緣材料層，使得所述柵極材料層和所述柵極絕緣材料層僅位于所述柵極凹槽之內(nèi)，從而形成柵極和柵極絕緣層； 去除所述虛設(shè)柵極和所述虛設(shè)柵極絕緣層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述虛設(shè)柵極材料為多晶硅。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一間隙壁和第三間隙壁的材料為Si3N4，所述第二間隙壁的材料為Si02。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，去除所述第二間隙壁，形成柵極凹槽的步驟中，采用DHF或BOE的濕法腐蝕工藝去除所述第二間隙壁。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二間隙壁的寬度為10-30nm。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極絕緣材料層為高K柵絕緣材料，所述柵極材料層為金屬。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述CMP工藝以所述虛設(shè)柵極為終點(diǎn)。
【文檔編號(hào)】H01L21/336GK103578952SQ201210283261
【公開(kāi)日】2014年2月12日 申請(qǐng)日期:2012年8月9日 優(yōu)先權(quán)日:2012年8月9日
【發(fā)明者】唐兆云, 閆江, 朱慧瓏 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所