專利名稱：一種橫向擴散金屬氧化物半導體器件的制作方法
技術(shù)領域：
本發(fā)明涉及半導體器件，具體涉及橫向擴散金屬氧化物半導體(LDMOS)器件。
背景技術(shù)：
LDMOS器件廣泛應用于高壓領域，例如用于電源、電源控制、通信、汽車電子和工業(yè)控制等領域。LDMOS器件的擊穿電壓是影響其性能的一個關鍵參數(shù)。因此，設計LDMOS器件的主要目標便是如何在保持其它性能的前提下提高擊穿電壓，其中影響擊穿電壓的因素有很多。在一些應用中，一片集成電路芯片上需要集成多個對擊穿電壓要求不同的LDMOS 器件。為了實現(xiàn)上述要求，現(xiàn)有的技術(shù)往往采用增加掩膜層來實現(xiàn)，或者采用復雜的步驟實現(xiàn)，這些方法很大地提高了成本。因此，有必要提出一種低成本的方法來解決上述問題，消除上述缺陷。

發(fā)明內(nèi)容
為了解決前面描述的一個問題或者多個問題，本發(fā)明提出一種通過調(diào)節(jié)阱的布圖寬度或布圖間隔來控制橫向擴散金屬氧化物半導體的體區(qū)彎度和擊穿電壓的制作方法。根據(jù)本發(fā)明一實施例的一種在半導體襯底上制作橫向擴散金屬氧化物半導體(LDMOS)器件的方法，包括制作柵極；制作體區(qū)，其中所述體區(qū)包含體區(qū)彎度，制作所述體區(qū)包括在所述半導體襯底上制作阱，其中所述阱為第一摻雜類型，和制作基區(qū)，其中所述基區(qū)為所述第一摻雜類型，所述基區(qū)和所述阱部分重疊，且所述基區(qū)比所述阱深度淺；以及制作源極區(qū)和漏極接觸區(qū)，其中所述源極區(qū)和所述漏極接觸區(qū)為第二摻雜類型，所述源極區(qū)在所述柵極一側(cè)和所述體區(qū)相接，所述漏極接觸區(qū)位于所述柵極的另一側(cè)；其中通過調(diào)節(jié)所述阱的布圖寬度來控制所述體區(qū)彎度。根據(jù)本發(fā)明又一實施例的一種在半導體襯底上制作橫向擴散金屬氧化物半導體(LDMOS)器件的方法，包括制作第一阱，所述第一阱為第一摻雜類型，所述第一阱包含布圖間隔；制作體區(qū)，所述體區(qū)含體區(qū)彎度，制作所述體區(qū)包括在所述布圖間隔中制作第二阱，所述第二阱為第二摻雜類型，和制作基區(qū)，所述基區(qū)為所述第二摻雜類型，所述基區(qū)和所述第二阱部分重疊，且所述基區(qū)比所述第二阱深度淺；制作柵極；以及制作源極區(qū)和漏極接觸區(qū)，其中所述源極區(qū)和所述漏極接觸區(qū)為所述第一摻雜類型，所述源極區(qū)在所述柵極一側(cè)和所述體區(qū)相接，所述漏極接觸區(qū)位于所述柵極的另一側(cè)；其中通過調(diào)節(jié)所述第一阱的布圖間隔寬度來控制所述體區(qū)彎度。


為了更好的理解本發(fā)明，將根據(jù)以下附圖對本發(fā)明進行詳細描述
圖I示出了一個現(xiàn)有的LDMOS器件截面圖；圖2示出了半導體的阱形成過程中注入寬度影響注入深度的一種現(xiàn)象；
圖3A-3F示出了根據(jù)本發(fā)明一實施例的N型LDMOS器件制造方法，其中該LDMOS的體區(qū)彎度受P阱的布圖寬度調(diào)節(jié)；
圖4A和圖4B分別示出了根據(jù)本發(fā)明一實施例的一個含較小P阱寬度的LDMOS器件截面圖和一個含較大P阱寬度的LDMOS器件截面 圖5A示出了根據(jù)本發(fā)明一實施例的P阱布圖寬度和體區(qū)彎度的關系圖；圖5B示出了根據(jù)本發(fā)明一實施例的P阱布圖寬度和擊穿電壓的關系 圖6A-6D示出了根據(jù)本發(fā)明一實施例的制造LDMOS器件的另一方法；
圖7A-7G示出了根據(jù)本發(fā)明一實施例的制造N型LDMOS器件的第三種方法，其中LDMOS 器件的體區(qū)彎度受N阱的布圖間隔寬度控制；
圖8示出了根據(jù)本發(fā)明一實施例的包含LDMOS器件的半導體器件截面圖。同樣的附圖標記在不同附圖中表明相同或相似的內(nèi)容。
具體實施例方式下面參照附圖充分描述本發(fā)明的包括LDMOS器件的半導體器件及其制作方法的各示范實施例。在一個實施例中，半導體器件包括集成于半導體襯底內(nèi)的LDMOS器件。LDMOS器件包括柵極、體區(qū)、源極區(qū)和漏極接觸區(qū)。其中LDMOS器件的體區(qū)彎度通過調(diào)節(jié)體區(qū)阱的布圖寬度來控制。在下面對本發(fā)明的詳細描述中，為了更好地理解本發(fā)明，描述了大量的細節(jié)。然而，本領域技術(shù)人員將理解，沒有這些具體細節(jié)，本發(fā)明同樣可以實施。為了清晰明了地闡述本發(fā)明，本文簡化了一些具體結(jié)構(gòu)和功能的詳細描述。此外，在一些實施例中已經(jīng)詳細描述過的類似的結(jié)構(gòu)和功能，在其它實施例中不再贅述。盡管本發(fā)明的各項術(shù)語是結(jié)合具體的示范實施例來一一描述的，但這些術(shù)語不應理解為局限于這里闡述的示范實施方式。在關于本發(fā)明的描述中，A和B “正相關”表示當B增大時A也相應增大，或者說當B降低時A也相應降低，反之亦然。A和B “負相關”表示A和B呈彼此消長的關系，即當B增大時A相應降低或當B降低時A相應增大。LDMOS器件100包含耦合到柵極11的柵極端G，耦合到體區(qū)12的體電極端B，耦合到源極區(qū)13的源極端S，以及耦合到漏極接觸區(qū)14的漏極端D。在一些典型的實施例中，體電極端B和源極端S通過金屬層耦接。在這里描述LDMOS器件的第一種現(xiàn)象，即當LDMOS器件100被偏置和導通時，由于電場的聚集效應，最高的電場出現(xiàn)在圖I所示的體區(qū)彎曲處。體區(qū)彎度越小，擊穿電壓越高。圖2示出了第二個現(xiàn)象。在半導體阱的形成工藝中，在相同的注入條件下如一定的離子注入劑量、注入能量、注入角度和熱退火條件下，阱的最后深度與阱的布圖寬度成正相關。也就是說，在阱的形成過程中，當掩膜孔尺寸橫向增加時，注入深度也相應增加。參看圖2，P阱231和P阱232采用相同的注入條件在N阱22中制造。P阱231通過孔寬為La，即布圖寬度為La的掩膜制造，P阱232通過孔寬為Lb的掩膜制造，其中La比Lb小。相應地，注入深度dAKdB淺。通過這個特性，所需的體區(qū)彎度可通過調(diào)節(jié)P阱的布圖寬度進行控制。
圖3A-3F示出了根據(jù)本發(fā)明一實施例的N型LDMOS器件300 (見圖3F)的制造方法流程示意圖。N型LDMOS器件300的體區(qū)彎度(見圖3F)受P阱321布圖寬度L3 (見圖3C)調(diào)節(jié)。首先，參看3A，從頂面306向半導體襯底制作N阱303。在一個實施例中，N阱303通過掩膜孔304向半導體襯底注入N型摻雜劑然后經(jīng)退火工藝形成。半導體襯底包含P型襯底301、位于LDMOS區(qū)下方的N型掩埋層(NBL) 302和外延層305。半導體襯底也可包含其他材料，呈現(xiàn)其它的結(jié)構(gòu)或集成一個或多個元件、器件或系統(tǒng)。NBL層302是可選層和優(yōu)選層，比如用于降低寄生二極管效應。在一些實施例中，半導體襯底指包含P型襯底301、NBL層302、外延層305和N阱303。接著參看圖3B，在半導體襯底上從頂面306制作柵極31。在一些實施例中，制作柵極包含采用任何現(xiàn)有的柵極制造方法，如制作氧化層311和制作多晶硅層312?！ぴ趫D3C-3E中，通過制作P阱321和P基(Pbase) 322制作體區(qū)32。其中體區(qū)彎度受P阱321的布圖寬度L3調(diào)節(jié)控制。首先，參看圖3C，在N阱303中制作P阱321。通過掩膜孔3210從頂面306注入P型離子摻雜劑。在離子注入步驟后，可進一步包含一個可選的退火步驟。根據(jù)圖2所示的現(xiàn)象，N阱303的布圖寬度L3將與深度d3呈正相關。其次，參看圖3D，與柵極31邊緣對準從頂面306制作P基322。再次，參看3E，進行退火工藝使得P基322擴散到柵極321下形成溝道區(qū)域35。P基322與P阱321部分重合。其中P基322比P阱321寬且深度淺。在其它實施例中，還可以采用其它任何合適的方法如制作P阱后采用熱擴散方法制作P基，或采用雙擴散方法同時形成P基和P阱。從圖4A和圖4B可以看出，體區(qū)彎度由P阱321和P基322的輪廓決定。先看圖4A，P阱411寬度小深度淺，電場集聚效應發(fā)生在P基412的轉(zhuǎn)角處，體區(qū)彎度41近似P基412的彎曲度，體區(qū)彎度41較大。再看圖4B，P阱421寬度大，深度深，體區(qū)彎度42由P阱421和P基422的綜合輪廓決定，因此體區(qū)彎度較小，電場降低。參看圖3F，當P基322尺寸一定時，P阱321越深越寬，體區(qū)彎度越小，擊穿電壓越高。因此，體區(qū)彎度可以通過P阱321的布圖寬度來調(diào)節(jié)并和布圖寬度呈負相關。擊穿電壓也可通過P阱321的布圖寬度來調(diào)節(jié)并和布圖寬度呈正相關。圖5A示意性地示出了 P阱布圖寬度和體區(qū)彎度間的負相關關系。從圖中可以看至IJ，當布圖寬度增大時，體區(qū)彎度減小，因此布圖寬度的設計可以根據(jù)所需的體區(qū)彎度水平來進行調(diào)整。圖5B示意性地示出了一定布圖寬度范圍內(nèi)的P阱布圖寬度和擊穿電壓間的正相關關系。“一定布圖寬度范圍”排除了當P阱太深時，最大的電場將出現(xiàn)在P阱內(nèi)部而不再符合圖5B所示關系的情況。當處在一定布圖寬度范圍內(nèi)時并且LDMOS的其它參數(shù)一定時，當布圖寬度增大，擊穿電壓也相應提高。因此，布圖寬度的設計可根據(jù)所需的擊穿電壓水平來進行調(diào)節(jié)。當器件需要較小的體區(qū)彎度和較大的擊穿電壓時，P阱的布圖寬度可設計地較大。在一個實施例中，柵極在制作P阱后與制作P基之前制作。在另一個實施例中，柵極在制作P阱和P基后制作。P基的側(cè)向擴散步驟可不實行。在制作體區(qū)32和溝道區(qū)域35后，參看圖3F，同時制作N+源極區(qū)33和N+漏極接觸區(qū)34。其中源極區(qū)33與體區(qū)32在柵極35的一側(cè)相接，并和柵極35對準。漏極接觸區(qū)34位于柵極35的另一側(cè)。此外還需要多個步驟來完成LDMOS器件300的制造，如制作P+體接觸區(qū)323，制作電互連等。圖6A-6D示出了根據(jù)本發(fā)明一實施例的制造LDMOS器件的另一方法。在這個方法中，N阱62作為體區(qū)P阱61的互補形成。N阱62在P阱61形成之后制作，其中在P阱61上制作氧化物作為掩膜用于形成N阱62。參看圖6A，在半導體襯底上制作LDMOS器件體區(qū)的P阱。所需的LDMOS器件的體區(qū)彎度和布圖寬度L6呈負相關。接下來參看圖6B，與P阱61邊緣對準在P阱61上形成氧化物611。在圖6C，以氧化物611作為掩膜，通過離子注入工藝形成N阱62。在圖6D，進行退火工藝，使N講62橫向擴散至P講下方。柵極、P基、源極區(qū)和漏極接觸區(qū)在隨后的步驟中制作。在一些實施例中，這些步 驟和圖3A-3F所示的方法中相應的步驟一致。圖7A-7G示出了根據(jù)本發(fā)明一實施例的制造N型LDMOS器件的第三種方法，其中LDMOS器件的體區(qū)彎度受N阱的布圖間隔寬度控制；在這個方法中，N型LDMOS器件的體區(qū)彎度受N阱703的布圖間隔寬度L7控制。首先參看圖7A，在半導體襯底上從頂面706制作N阱703。N型離子摻雜劑被從掩膜上的N阱窗口 707注入。雖然N阱703在截面圖中顯示為分隔的幾個部分，在一些實施例中，N阱703為連在一起的整體。在一個實施例中，半導體襯底包含P型襯底701，LDMOS器件下方的NBL層702，以及外延層705。在一個實施例中，半導體襯底也可包含其他材料，呈現(xiàn)其它的結(jié)構(gòu)或集成一個或多個元件、器件或系統(tǒng)。在圖示的截面圖中，N阱703包含一布圖間隔7031，在這個布圖間隔7031區(qū)域不制作N阱，形成一個N阱“空白區(qū)”用于制作其它的結(jié)構(gòu)。布圖間隔7031尺寸示為L7。在圖7B，在N阱703上通過窗口 707制作氧化物7030。采用N阱氧化工藝，使得N阱703窗口 707中形成的N阱氧化物7030和N阱703邊緣對準。而氧化物7030不會覆蓋布圖間隔區(qū)域7031。在圖7C中，以N阱氧化物7030為阻擋掩膜，在半導體襯底上從頂面制作P阱721。P型材料注入布圖間隔區(qū)域7031，形成N阱721。P阱721的橫向?qū)挾萀7’由N阱703的布圖間隔寬度L7’決定。因此，根據(jù)圖2所示的現(xiàn)象，P阱72的深度d7可以通過N阱703的布圖間隔寬度L7’調(diào)節(jié)控制。在圖7D中，在P阱721部分重疊形成P基722。相比P阱721，P基722的寬度比P阱721大，深度比P阱721淺。在圖7E，執(zhí)行退火工藝。在另一個實施例中，這個步驟可以省略。在圖7F，在頂面706上制作柵極71。在一個實施例中，制作柵極71包含制作氧化物層711和多晶硅層712。在一個實施例中，柵極先于P基制作，在制作柵極71后，和柵極對準制作P基并采用退火工藝將P基722橫向擴散到柵極71下用于形成溝道75區(qū)域。在另一個實施例中，柵極71后于P基722制作并和P基722部分重疊直接形成溝道75區(qū)域。在圖7G中，同時制作N+源極區(qū)73和N+漏極接觸區(qū)74。其中源極區(qū)73在柵極71的一側(cè)和體區(qū)72相接，漏極接觸區(qū)74位于柵極的另一側(cè)。接下來進行其它步驟最終完成LDMOS器件的制造。
如上所述，體區(qū)彎度和P阱的橫向?qū)挾瘸守撓嚓P，LDMOS器件的擊穿電壓和P阱的橫向?qū)挾瘸收嚓P。相應地，由于P阱的橫向?qū)挾萀7’由N阱703的布圖間隔寬度L7決定并近似等于N阱703的布圖間隔寬度L7，體區(qū)彎度可以通過調(diào)節(jié)布圖間隔寬度L7來調(diào)節(jié)。其中體區(qū)彎度以和布圖間隔寬度L7呈負相關的關系來進行調(diào)節(jié)控制，擊穿電壓以和布圖間隔寬度L7呈正相關的關系來進行調(diào)節(jié)控制。圖8示出了根據(jù)本發(fā)明一實施例的包含LDMOS器件的半導體器件800的部分截面圖。半導體器件800包含組成LDMOS器件的LDMOS區(qū)和組成其它結(jié)構(gòu)、元件、器件的區(qū)域。在底部，半導體器件800包含一半導體襯底。半導體襯底包含P型襯底801、NBL層802和N阱803。在另外一些實施例中，半導體襯底也可包含其他材料，或呈現(xiàn)其它的結(jié)構(gòu)或集成一個或多個元件、器件或系統(tǒng)。在一些實施例中，半導體襯底只包含P型襯底801和 NBL 層 802。
在LDMOS區(qū)，在半導體襯底80上制作了一個N型LDMOS器件。半導體器件包含半導體襯底80上的柵極81，P型體區(qū)82，位于柵極一側(cè)的N型源極區(qū)83和位于柵極81另一側(cè)的N型漏極接觸區(qū)84。柵極81包含介質(zhì)層811和導電層。介質(zhì)層可包含氧化物層，導電層可包含多晶硅層。體區(qū)82包含P阱821和P基822。P阱821的形狀比P基822橫向尺寸小，縱向尺寸深，使得P基822部分位于P阱821內(nèi)。P基822橫向擴散至柵極81下方形成溝道區(qū)域85。體區(qū)82通過P+體接觸區(qū)823和外部電路相耦接。N+源極區(qū)83與體區(qū)82和柵極81相接，其中N+源極區(qū)83和柵極81的邊緣對準。體區(qū)彎度由P阱821和P基822的輪廓決定。根據(jù)圖2所示的現(xiàn)象，P阱821的橫向?qū)挾萀c和P阱821的深度dc呈正相關。因此，圖8所示的體區(qū)彎度和P阱821的橫向?qū)挾萀。也呈正相關。半導體器件800除LDMOS器件區(qū)域外的其它區(qū)域包含P阱86。為簡化起見，該其它區(qū)域內(nèi)的其它結(jié)構(gòu)未示出。在一個實施例中，該其它區(qū)域內(nèi)的P阱86也可為另一 LDMOS器件的體區(qū)P講。P講86寬度為Ld，深度為dD。該其它區(qū)域內(nèi)的P阱86和LDMOS器件的P阱821采用相同的步驟同時制造，含有相近的摻雜濃度。其中Lc比LD，dc也相應地比dD深。由此可見，半導體器件800中的LDMOS器件體區(qū)彎度受P阱821布圖寬度控制，并和布圖寬度呈正相關。在另一個實施例中，該其它區(qū)域還包含寬度為Le，深度為dE的P阱(未示出)，其中阱821的Lc尺寸比Le小，其深度dc亦比dE小。上述多個實施例涉及N型LDMOS器件。應當知道，摻雜類型相反的相應P型LDMOS也在本發(fā)明的保護范圍之內(nèi)。在一個實施例中，第一摻雜類型指N型摻雜，第二摻雜類型指P型摻雜。在另外一個實施例中，第一摻雜類型指P型摻雜，第二摻雜類型指N型摻雜。N型摻雜指摻雜磷、砷或其它采用電子導電的的材料。P型摻雜指摻雜硼、鋁、鎵或其它采用空穴導電的材料。上述本發(fā)明的說明書和實施僅僅以示例性的方式對本發(fā)明進行了說明，這些實施例不是完全詳盡的，并不用于限定本發(fā)明的范圍。對于公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術(shù)領域的普通技術(shù)人員所了解。本發(fā)明所公開的實施例的其他變化和修改并不超出本發(fā)明的精神和保護范圍。
權(quán)利要求
1.一種在半導體襯底上制作橫向擴散金屬氧化物半導體(LDMOS)器件的方法,包括 制作柵極； 制作體區(qū)，其中所述體區(qū)包含體區(qū)彎度，制作所述體區(qū)包括 在所述半導體襯底上制作阱，其中所述阱為第一摻雜類型；和制作基區(qū)，其中所述基區(qū)為所述第一摻雜類型，所述基區(qū)和所述阱部分重疊，且所述基區(qū)比所述阱深度淺；以及 制作源極區(qū)和漏極接觸區(qū)，其中所述源極區(qū)和所述漏極接觸區(qū)為第二摻雜類型，所述源極區(qū)在所述柵極一側(cè)和所述體區(qū)相接，所述漏極接觸區(qū)位于所述柵極的另ー側(cè)； 其中通過調(diào)節(jié)所述阱的布圖寬度來控制所述體區(qū)彎度。
2.根據(jù)權(quán)利要求I所述的方法，其中所述阱的布圖寬度以與所述體區(qū)彎度成負相關的方式對所述體區(qū)彎度進行控制。
3.根據(jù)權(quán)利要求I所述的方法，其中通過增大阱的布圖寬度來降低所述體區(qū)彎度。
4.根據(jù)權(quán)利要求I所述的方法，其中通過增大阱的布圖寬度來增大擊穿電壓。
5.根據(jù)權(quán)利要求I所述的方法，其中所述基區(qū)通過和所述柵極的邊緣對準制作，所述方法進ー步包括進行退火エ藝使得所述基區(qū)擴散到柵極下形成溝道區(qū)域。
6.根據(jù)權(quán)利要求I所述的方法，進ー步包括制作第二阱，所述第二阱為所述第二摻雜類型，制作所述第二阱包括 與第一摻雜類型的所述阱邊緣對準在第一摻雜類型的所述阱上制作氧化物； 以所述氧化物作為掩膜制作第二摻雜類型的所述第二阱；以及 進行退火エ藝，使所述第二阱橫向擴散至第一摻雜類型的所述阱下方； 其中制作所述柵極在制作所述第二阱之后進行。
7.—種在半導體襯底上制作橫向擴散金屬氧化物半導體(LDMOS)器件的方法,包括 制作第一阱，所述第一阱為第一摻雜類型，所述第一阱包含布圖間隔； 制作體區(qū)，所述體區(qū)含體區(qū)彎度，制作所述體區(qū)包括 在所述布圖間隔中制作第二阱，所述第二阱為第二摻雜類型；和制作基區(qū)，所述基區(qū)為所述第二摻雜類型，所述基區(qū)和所述第二阱部分重疊，且所述基區(qū)比所述第二阱深度淺； 制作柵極；以及 制作源極區(qū)和漏極接觸區(qū)，其中所述源極區(qū)和所述漏極接觸區(qū)為所述第一摻雜類型，所述源極區(qū)在所述柵極一側(cè)和所述體區(qū)相接，所述漏極接觸區(qū)位于所述柵極的另ー側(cè)； 其中通過調(diào)節(jié)所述第一阱的布圖間隔寬度來控制所述體區(qū)彎度。
8.根據(jù)權(quán)利要求7所述的方法，其中在所述布圖間隔中制作第二阱包括 和所述第一阱對準在所述第一阱上制作氧化物；以及 采用所述氧化物作為掩膜用于在所述布圖間隔中制作所述第二阱。
9.根據(jù)權(quán)利要求7所述的方法，其中所述第一阱的布圖間隔以與所述體區(qū)彎度成負相關的方式對所述體區(qū)彎度進行調(diào)節(jié)。
10.根據(jù)權(quán)利要求7所述的方法，其中所述第一摻雜類型為N型，所述第二摻雜類型為P型。
全文摘要
本發(fā)明公開了一種橫向擴散金屬氧化物半導體(LDMOS)器件的制作方法，包括制作柵極；制作體區(qū)，其中所述體區(qū)包含體區(qū)彎度，其中制作所述體區(qū)包括在所述半導體襯底上制作阱，其中所述阱為第一摻雜類型；制作基區(qū)，其中所述基區(qū)為所述第一摻雜類型，所述基區(qū)和所述阱部分重疊，且所述基區(qū)比所述阱深度淺；以及制作源極區(qū)和漏極接觸區(qū)，其中所述源極區(qū)和所述漏極接觸區(qū)為第二摻雜類型，所述源極區(qū)在所述柵極一側(cè)和所述體區(qū)相接，所述漏極接觸區(qū)位于所述柵極的另一側(cè)；其中通過調(diào)節(jié)所述阱的布圖寬度來調(diào)節(jié)所述體區(qū)彎度。
文檔編號H01L21/336GK102856209SQ20121026984
公開日2013年1月2日 申請日期2012年8月1日 優(yōu)先權(quán)日2011年8月8日
發(fā)明者鄭志星 申請人:成都芯源系統(tǒng)有限公司