專(zhuān)利名稱(chēng)：半導(dǎo)體元件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制作方法，且特別是關(guān)于一種具有硅鋁氧化物層的半導(dǎo)體元件及其制作方法。
背景技術(shù)：
近來(lái)環(huán)保意識(shí)抬頭，具有低消耗功率、空間利用效率佳、無(wú)輻射、高畫(huà)質(zhì)等優(yōu)越特性的平面顯示面板(flat display panels)已成為市場(chǎng)主流。常見(jiàn)的平面顯示器包括液晶顯示器(liquid crystal displays)、電衆(zhòng)顯示器(plasma displays)、有機(jī)電激發(fā)光顯示器(electroluminescent displays)等。以目前最為普及的液晶顯示器為例,其主要是由薄膜晶體管陣列基板、彩色濾光基板以及夾于二者之間的液晶層所構(gòu)成。在公知的薄膜晶體管陣列基板上，通常會(huì)配置一保護(hù)層以保護(hù)薄膜晶體管(半導(dǎo)體元件)。然而，以氧化物半導(dǎo)體作為薄膜晶體管的通道層時(shí)，于制作保護(hù)層的過(guò)程中，若薄膜晶體管的氧化物通道層接觸到還原性元素，易發(fā)生氧化物通道層中氧與金屬的比例發(fā)生改變，進(jìn)而影響薄膜晶體管的特性。舉例而言，請(qǐng)參照?qǐng)D1，當(dāng)氧化物通道層變質(zhì)時(shí)，薄膜晶體管的臨界電壓(threshold voltage)傾向于隨著充電時(shí)間的增加而往左偏移,造成電性不穩(wěn)定。因此，適當(dāng)?shù)乇Ｗo(hù)通道層實(shí)為當(dāng)前研發(fā)人員亟欲解決的議題之一。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體元件及其制作方法，其具有良好的可信度(reliability)。本發(fā)明的一實(shí)施例提供一種半導(dǎo)體元件，其包括一柵極、一通道層、一柵絕緣層、一源極、一漏極以及一硅鋁氧化物層。柵極配置于基板上。通道層配置于基板上，且與柵極重疊設(shè)置。柵絕緣層位于柵極與通道層之間。源極以及漏極設(shè)置于通道層二側(cè)。硅鋁氧化物層配置于基板上并覆蓋源極、漏極以及通道層。本發(fā)明的另一實(shí)施例提供一種半導(dǎo)體元件的制作方法，此方法包括以下步驟。形成一柵極于一基板上。形成一通道層于基板上，通道層與柵極重疊設(shè)置。于柵極與通道層之間形成一柵絕緣層。形成一源極以及一漏極，且源極與漏極位于通道層二側(cè)。形成一硅鋁氧化物層于基板上并覆蓋源極、漏極以及通道層。在本發(fā)明的一實(shí)施例中，前述的硅鋁氧化物層中硅含量與鋁含量的比例由10:90至 90 10o在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件更包括一像素電極，位于硅鋁氧化物層上且電性連接于漏極。在本發(fā)明的一實(shí)施例中，前述的柵絕緣層的材質(zhì)包含硅鋁氧化物，且柵絕緣層中硅含量與鋁含量的比例由10 :90至90 :10ο在本發(fā)明的一實(shí)施例中，前述的柵極位于基板與通道層之間。 在本發(fā)明的一實(shí)施例中，前述的源極與漏極位于通道層與基板之間。在本發(fā)明的一實(shí)施例中，前述的源極與漏極位于通道層與硅鋁氧化物層之間。
在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件更包括一蝕刻阻擋圖案，覆蓋部分通道層且設(shè)置于通道層以及源極與漏極之間。在本發(fā)明的一實(shí)施例中，前述的通道層位于基板與柵極之間。在本發(fā)明的一實(shí)施例中，前述的硅鋁氧化物層位于柵極與通道層之間。在本發(fā)明的一實(shí)施例中，前述的形成硅鋁氧化物層的方法包括物理氣相沉積法。在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件的制作方法更包括于硅鋁氧化物層中形成一接觸窗以暴露出漏極。在本發(fā)明的一實(shí)施例中，前述的形成接觸窗的方法包括以氟系氣體作為主蝕刻齊U。其中該氟系氣體包括六氟化硫或四氟化碳。 在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件的制作方法更包括于硅鋁氧化物層上形成一像素電極，電性連接于漏極。在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件的制作方法更包括形成一蝕刻阻擋圖案，覆蓋部分通道層且設(shè)置于通道層以及源極與漏極之間?；谏鲜?，本發(fā)明實(shí)施例的半導(dǎo)體元件可利用于通道層上形成硅鋁氧化物層，藉此保護(hù)通道層，使通道層不易發(fā)生變異。此外，由于柵絕緣層的材質(zhì)與硅鋁氧化物層可以相同，故在制作接墊(pad)區(qū)的貫孔(via)時(shí)，可以避免因材料蝕刻率不同而產(chǎn)生的底切(undercut)現(xiàn)象。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。


圖I為公知技術(shù)的半導(dǎo)體元件可靠度測(cè)試圖。圖2A至圖2F為本發(fā)明一實(shí)施例的半導(dǎo)體元件制作流程的剖面示意圖。圖3為氧化鋁以及硅鋁氧化物膜層的穿透率比較圖。圖4A為硅與鋁含量百分比為90:10的半導(dǎo)體元件可靠度測(cè)試圖。圖4B為硅與鋁含量百分比為70:30的半導(dǎo)體元件可靠度測(cè)試圖。圖5為本發(fā)明另一實(shí)施例的半導(dǎo)體元件的側(cè)視示意圖。圖6為本發(fā)明一實(shí)施例的半導(dǎo)體元件的側(cè)視示意圖。圖7為本發(fā)明一實(shí)施例的半導(dǎo)體元件的側(cè)視示意圖。圖8為本發(fā)明另一實(shí)施例的半導(dǎo)體元件的側(cè)視示意圖。附圖標(biāo)記說(shuō)明200、500、600、700、800 :半導(dǎo)體元件210 :基板220a、220b :薄膜晶體管222a、222b :柵極224a、224b、224c、224d :通道層226a、226b、226c、226d :源極228a、228b、228c、228d :漏極230a,230b :柵絕緣層
240 :硅鋁氧化物層250:像素電極260:蝕刻阻擋圖案W1、W2:接觸窗P222a、P224a :正投影
具體實(shí)施例方式圖2A至圖2F為本發(fā)明一實(shí)施例的半導(dǎo)體元件制作流程的剖面示意圖。首先，請(qǐng)參照?qǐng)D2A，形成一柵極222a于一基板210上，其中柵極222a可以是由金 屬疊層構(gòu)成，或是由單層金屬層構(gòu)成，其材質(zhì)例如是導(dǎo)電良好的鋁、銅等金屬。請(qǐng)參照?qǐng)D2B，覆蓋一柵絕緣層230a于基板210上，并覆蓋住柵極222a。柵絕緣層230a的材質(zhì)例如是無(wú)機(jī)材料(例如氧化硅、氮化硅、氮氧化硅、硅鋁氧化物或上述至少二種材料的堆疊層)、有機(jī)材料或上述的組合。當(dāng)然，本實(shí)施例不以此為限，凡是可以提供絕緣特性的材料都可以選擇性地應(yīng)用于本實(shí)施例以制作柵絕緣層230a。請(qǐng)參照?qǐng)D2C，形成一通道層224a于基板210上，其中柵絕緣層230a介于通道層224a與柵極222a之間。此外，通道層224a與柵極210重疊設(shè)置。具體而言，通道層224a于基板210上的正投影P224a至少部分覆蓋柵極222a于基板210上的正投影P222a。而在本實(shí)施例中，通道層224a于基板210上的正投影P224a會(huì)完全覆蓋柵極222a于基板210上的正投影P222a，也就是說(shuō)，通道層224a在基板210上的投影面積與柵極222a在基板210上的投影面基會(huì)彼此重疊。另外，通道層224a的材質(zhì)可包括晶硅、非晶硅、多晶硅、有機(jī)(organic)或金屬氧化物等半導(dǎo)體材料。在本實(shí)施例中，通道層224a的材質(zhì)例如以銦鎵鋅氧化物(Indium Gallium Zinc Oxide, IGZO)為例。接著，請(qǐng)參照?qǐng)D2D，于通道層224a 二側(cè)形成一源極226a以及一漏極228a，其中源極226a以及漏極228a可以是由金屬疊層構(gòu)成，或是由單層金屬層構(gòu)成，其材質(zhì)例如是導(dǎo)電良好的鋁、銅、銀等金屬。此處，柵極222a、通道層224a、源極226a以及漏極228a形成一薄膜晶體管220a。請(qǐng)參照?qǐng)D2E，形成一硅鋁氧化物層240于基板210上并覆蓋源極226a、漏極228a以及通道層224a。在本實(shí)施例中，形成硅鋁氧化物層240的方法包括物理氣相沉積法(Physical vapor deposition, PVD)。一般來(lái)說(shuō),娃含量與招含量的比例影響娃招氧化物層240的特性，其中鋁含量越高則膜層沉積速率越慢且膜層越不容易蝕刻，而硅含量越高則對(duì)通道層224a的保護(hù)作用相對(duì)較差而使薄膜晶體管220a的元件特性不符理想。因此，在本實(shí)施例中，硅鋁氧化物層240中硅含量與鋁含量的比例設(shè)置為由10 90至90 :10。在公知技術(shù)中，通常是以電衆(zhòng)化學(xué)氣相沈積法(Plasma Enhanced ChemicalVapor Deposition, PECVD)形成娃氧化物(Silicon oxide, SiOx)或是娃氮化物(Siliconnitride, SiNx)于薄膜晶體管上，以作為薄膜晶體管的保護(hù)層。然而，在電漿化學(xué)氣相沈積的制作過(guò)程中，通道層的材質(zhì)(例如是本實(shí)施例的銦鎵鋅氧化物通道層)易與還原性元素(例如是電漿中的還原性成分)產(chǎn)生反應(yīng)，造成半導(dǎo)體元件的均勻性與電性發(fā)生變異。本實(shí)施例的通道層224a的材質(zhì)為金屬氧化物半導(dǎo)體。因此，在電漿化學(xué)氣相沈積的制作過(guò)程中，若通道層224a中的氧成分與電漿中的四氫化硅(SiH4)中的氫產(chǎn)生還原反應(yīng)，將使金屬氧化物因?yàn)檠醭煞值慕档投赡苡砂雽?dǎo)體特性轉(zhuǎn)變成導(dǎo)體特性。如此一來(lái)，通道層224a可能直接導(dǎo)通源極226a與漏極228a而使薄膜晶體管220a無(wú)法正常運(yùn)作。因此，本實(shí)施例采用通過(guò)物理氣相沉積法所形成的硅鋁氧化物層240作為薄膜晶體管220a的保護(hù)層，可使通道層224a具有較佳的均勻性和電性。當(dāng)然，本實(shí)施例中形成硅鋁氧化物層240的所采用方法不特地局限為物理氣相沉積法。再者，通道層224a選用結(jié)晶硅、非晶硅、多晶硅等提其他材質(zhì)佳以制作時(shí)，硅鋁氧化物層240也可以提供理想的保護(hù)作用以使通道層224a具有理想的元件特性。因此，本實(shí)施例不特地局限通道層224a的材質(zhì)。接著，為了形成所需的元件，于硅 鋁氧化物層240中形成一接觸窗Wl以暴露出漏極228a。在本實(shí)施例中，形成接觸窗Wl的方法包括以氟系氣體作為主蝕刻劑。其中該氟系氣體包括六氟化硫(Sulfide hexafluoride, SF6)或四氟化碳(tetrafluoromethane, CF4),其中公知的氧化娃或是氮化娃保護(hù)層即使采用氟系氣體作為蝕刻劑。換言之，本實(shí)施例雖以硅鋁氧化物層240作為薄膜晶體管220a的保護(hù)層，然而，蝕刻劑所選用的材料(氟系氣體)與公知制程中所選用的材料相同，故可不用另外制備。值得一提的是，在制作晶片接墊區(qū)的貫孔(未繪示)時(shí)，需蝕刻掉部份硅鋁氧化物層240以及部份柵絕緣層230a。為避免因材料蝕刻率不同而產(chǎn)生的底切現(xiàn)象，在本實(shí)施例中，柵絕緣層230a的材質(zhì)可選擇性地與硅鋁氧化物層240同為硅鋁氧化物，且柵絕緣層230a中硅含量與鋁含量的比例也可以設(shè)置由10 90至90 :10。如此一來(lái)，即可減少底切現(xiàn)象的產(chǎn)生。此外，柵絕緣層230a的制作方式可以相同于硅鋁氧化物層240的制作方式。此時(shí)，可避免由于使用電漿化學(xué)氣相沈積所形成的柵絕緣層230a容易在制作過(guò)程中形成氫氣，并殘留在柵絕緣層230a內(nèi)，而在高溫退火處理時(shí)影響元件的均勻性。因此，在本實(shí)施例中，通過(guò)與硅鋁氧化物層240相同的制作方式形成柵絕緣層230a，減少于制作過(guò)程中產(chǎn)生元件均勻性變異的可能性。請(qǐng)參考圖2F，于硅鋁氧化物層240上形成一像素電極250，其中像素電極250通過(guò)接觸窗Wl電性連接漏極228a。于此，半導(dǎo)體元件200制作完成，其通過(guò)制作硅鋁氧化物層240取代公知的硅氧化物或是硅氮化物，作為薄膜晶體管200a的保護(hù)層。藉此避免制作過(guò)程中還原性元素與通道層224a的材質(zhì)產(chǎn)生反應(yīng)，造成半導(dǎo)體元件200的變異，進(jìn)而提升半導(dǎo)體元件200的均勻性與電性。值得一提的是，本實(shí)施例的硅鋁氧化物層240除了于制作過(guò)程中不會(huì)造成通道層224a的變異外，其亦具有優(yōu)良的擋水性可隔絕水氣而避免通道層224a的變異。要說(shuō)明的是，以擋水性而言，氧化招(Aluminium oxides, Al2O3)的材質(zhì)亦具有優(yōu)良的擋水性。然而，相較于氧化鋁，硅鋁氧化物具有較優(yōu)良的元件特性而合適于應(yīng)用在薄膜晶體管中。以下將以圖3與圖4A、4B搭配表I針對(duì)氧化鋁以及硅鋁氧化物的元件特性加以解說(shuō)。圖3為氧化鋁以及硅鋁氧化物膜層的穿透率比較圖。請(qǐng)參照?qǐng)D3，在可見(jiàn)光的波段中(波長(zhǎng)從380納米至780納米)，可看出在鋁氧化物(AlOx)內(nèi)摻雜適量的硅有助于元件的穿透率的提升。表I為鋁氧化物在摻雜不同硅含量下的鍍膜速率與蝕刻速率的比較。在此實(shí)例中，例如是通過(guò)濺鍍(sputter)的方式分別形成氧化鋁以及硅鋁氧化物膜層。并且，表I中所表示的蝕刻速率是以六氟化硫作為蝕刻劑對(duì)氧化鋁以及硅鋁氧化物膜層進(jìn)行蝕刻的蝕刻速率。由表I可看出在鋁氧化物內(nèi)摻雜適量的硅有助于提升鍍膜速率以及蝕刻速率。具體而言，硅鋁氧化物的鍍膜速率可提升至氧化鋁(硅鋁含量比為100 0)的鍍膜速率的2至5倍。此外，由表I可知氧化鋁對(duì)于蝕刻劑(六氟化硫)的蝕刻速率幾乎為O。因此，若是選用氧化鋁作為薄膜晶體管220a的保護(hù)層的材料，則需使用腐蝕性甚強(qiáng)的蝕刻劑，例如是三氯化硼(boron trichloride, BCl3)以更高的能量進(jìn)行蝕刻。因此，在本實(shí)施例中，選用具有較佳鍍膜速率以及蝕刻速率的硅鋁氧化物層240作為薄膜晶體管220a的保護(hù)層。此外，硅鋁氧化物層240中硅含量與鋁含量的比例由10 90至90 :10。表I
權(quán)利要求
1.一種半導(dǎo)體元件，包括 一柵極，配置于一基板上； 一通道層，配置于該基板上，且與該柵極重疊設(shè)置； 一柵絕緣層，位于該柵極與該通道層之間； 一源極以及一漏極，設(shè)置于該通道層二側(cè)；以及 一硅鋁氧化物層，配置于該基板上并覆蓋該源極、該漏極以及該通道層。
2.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于，該硅鋁氧化物層中硅含量與鋁含量的比例由10 :90至90 =IO0
3.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于，更包括一像素電極，位于該硅鋁氧化物層上且電性連接于該漏極。
4.如權(quán)利要求I所述的半導(dǎo)體元件其特征在于，該柵絕緣層的材質(zhì)包含硅鋁氧化物，且該柵絕緣層中硅含量與鋁含量的比例由10 90至90 :10。
5.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于，該柵極位于該基板與該通道層之間。
6.如權(quán)利要求5所述的半導(dǎo)體元件，其特征在于，該源極與該漏極位于該通道層與該基板之間。
7.如權(quán)利要求5所述的半導(dǎo)體元件，其特征在于，該源極與該漏極位于該通道層與該硅鋁氧化物層之間。
8.如權(quán)利要求7所述的半導(dǎo)體元件，其特征在于，更包括一蝕刻阻擋圖案，覆蓋部分該通道層且設(shè)置于該通道層以及該源極與該漏極之間。
9.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于，該通道層位于該基板與該柵極之間。
10.如權(quán)利要求9所述的半導(dǎo)體元件，其特征在于，該硅鋁氧化物層位于該柵極與該通道層之間。
11.一種半導(dǎo)體元件的制作方法，包括 形成一柵極于一基板上； 形成一通道層于該基板上，該通道層與該柵極重疊設(shè)置； 于該柵極與該通道層之間形成一柵絕緣層， 形成一源極以及一漏極，該源極與該漏極位于該通道層二側(cè)；以及 形成一硅鋁氧化物層于該基板上并覆蓋該源極、該漏極以及該通道層。
12.如權(quán)利要求11所述的半導(dǎo)體元件的制作方法，其特征在于，該硅鋁氧化物層中硅含量與鋁含量的比例由10 :90至90 =IO0
13.如權(quán)利要求11所述的半導(dǎo)體元件的制作方法，其特征在于，形成該硅鋁氧化物層的方法包括物理氣相沉積法。
14.如權(quán)利要求11所述的半導(dǎo)體元件的制作方法，其特征在于，該柵絕緣層的材質(zhì)包含硅鋁氧化物，且該柵絕緣層中硅含量與鋁含量的比例由10 :90至90 :10。
15.如權(quán)利要求11所述的半導(dǎo)體元件的制作方法，其特征在于，更包括于該硅鋁氧化物層中形成一接觸窗以暴露出該漏極。
16.如權(quán)利要求15所述的半導(dǎo)體元件的制作方法，其特征在于，形成該接觸窗的方法包括以氟系氣體作為主蝕刻劑。
17.如權(quán)利要求16所述的半導(dǎo)體元件的制作方法，其特征在于，該氟系氣體包括六氟化硫或四氟化碳。
18.如權(quán)利要求15所述的半導(dǎo)體元件的制作方法，其特征在于，更包括于該硅鋁氧化物層上形成一像素電極，電性連接于該漏極。
19.如權(quán)利要求11所述的半導(dǎo)體元件的制作方法，其特征在于，更包括形成一蝕刻阻擋圖案，覆蓋部分該通道層且設(shè)置于該通道層以及該源極與該漏極之間。
全文摘要
一種半導(dǎo)體元件及其制作方法，其中半導(dǎo)體元件包括一柵極、一通道層、一柵絕緣層、一源極、一漏極以及一硅鋁氧化物層。柵極配置于基板上。通道層配置于基板上，且與柵極重疊設(shè)置。柵極絕緣層位于柵極與通道層之間。源極以及漏極設(shè)置于通道層二側(cè)。硅鋁氧化物層配置于基板上并覆蓋源極、漏極以及通道層。
文檔編號(hào)H01L21/336GK102800708SQ20121026861
公開(kāi)日2012年11月28日 申請(qǐng)日期2012年7月30日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者杜振源, 高逸群, 吳淑芬, 林俊男 申請(qǐng)人:友達(dá)光電股份有限公司