專利名稱：一種基于高k材料的ldmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，具體涉及一種擊穿電壓可以調(diào)整RF-LDMOS器件。
背景技術(shù)：
LDMOS(橫向擴(kuò)散金屬氧化物半導(dǎo)體)器件與晶體管相比，在關(guān)鍵的器件特性方面，如增益、線性度、開關(guān)性能、散熱性能以及減少級數(shù)等方面優(yōu)勢很明顯，能夠?qū)崿F(xiàn)高的增益和高的擊穿電壓，因此其被廣泛的用于DC-DC轉(zhuǎn)換的開關(guān)管和射頻功率放大器上面。LDMOS的結(jié)構(gòu)設(shè)計(jì)中，如果減少LDMOS的柵長，可以提高LDMOS的截止頻率，從而能夠讓LDMOS工作在更高的頻率。同樣，較小的柵長能夠減小LDMOS的尺寸，提高比導(dǎo)通電阻。但是，減小柵長需要克服由此帶來的LDMOS的短溝效應(yīng)；此外，減小柵長，柵氧的厚度也需要隨之減小，這帶來了很大的漏電流，這些因素限制了 LDMOS器件柵長的縮小。如何克服減小·柵長帶來的不利因素影響，盡可能減小柵長是本發(fā)明要解決的問題。

發(fā)明內(nèi)容
本發(fā)明提供了一種解決上述問題的方案，提供一種可以有效減小減小柵長同時(shí)又不會增加漏電流的RF-LDMOS器件。本發(fā)明的技術(shù)方案是提供一種基于高K材料的LDMOS器件，其包括襯底，所述襯底上設(shè)置有源極和漏極，所述源極和漏極之間通過溝道連接在一起，所述溝道上設(shè)置有柵極，所述柵極和所述溝道之間設(shè)置有絕緣層其特征在于所述絕緣層包括一個(gè)由高K材料組成的高K層。高K材料，即高介電常數(shù)材料，是介電常數(shù)大于SiO2 (K = 3.9)的介電材料的泛稱，所述絕緣層依次包括以下三層=SiO2層、高K層和SiO2層，當(dāng)然所述絕緣層也可以僅由兩層構(gòu)成第一層是Si02，第二層是高K材料組成的高K層。優(yōu)選的，構(gòu)成所述高K層的材料為Si3N4、HfO2或Zr02。優(yōu)選的，所述襯底為SOI襯底。優(yōu)選的，所述柵極是由金屬柵或多晶硅構(gòu)成的。優(yōu)選的，其還包括連接所述源極和所述襯底的連接層，所述連接層由P型重?fù)诫s或金屬構(gòu)成。優(yōu)選的，所述絕緣層靠近所述漏極一側(cè)的厚度大于其靠近所述源極一側(cè)的厚度。優(yōu)選的，其采用厚度大于所述漂移區(qū)的N阱層取代所述漂移區(qū)，所述N阱層中靠近所述源極的一側(cè)設(shè)置有 STI (sallow trench isolation)。優(yōu)選的，其采用厚度大于所述漂移區(qū)的N阱層取代所述漂移區(qū)，所述N阱層上方設(shè)置有一層由LOCOS工藝形成的第二 Si02層，所述第二 Si02層一端設(shè)置在所述絕緣層與所述N阱層之間。LOCOS工藝即硅的選擇氧化工藝，是目前常見的一種工藝方法。優(yōu)選的，所述漂移區(qū)上設(shè)置有場板，所述場板與所述漂移區(qū)之間設(shè)置有第二絕緣層。優(yōu)選的，所述第二絕緣層依次包括以下三層3102層、高K層和SiO2層。
本發(fā)明的一種基于高K材料的LDMOS器件和傳統(tǒng)結(jié)構(gòu)相比，不需要增加額外的光刻板，不會顯著增加成本。此外本發(fā)明仍然是采用傳統(tǒng)的SiO2和Si的接觸，跟直接采用高K材料和Si接觸的結(jié)構(gòu)相比，界面缺陷態(tài)密度仍然很低，降低了界面散射，提高了載流子的遷移率，提高了飽和電流。此外，采用高K材料的絕緣層結(jié)構(gòu)，能夠在相同的絕緣層厚度的情況下，提聞Cox,能夠帶來聞的飽和電流，提聞棚的控制能力，這樣可以減小DIBL等短溝效應(yīng)；也能夠在相同Cra的情況下，增加絕緣層的厚度，減小漏電流。傳統(tǒng)的LDMOS器件，希望具有更高的截止頻率，需要減小柵長，但是為了保證柵的控制能力，Cra需要保證不變，這是以減小絕緣層厚度，增加?xùn)诺穆╇娏鳛榇鷥r(jià)的，但是采用本結(jié)構(gòu)，可以通過尋找具有更高介電常數(shù)的材料來維持相同的絕緣層厚度，而不會增加?xùn)诺穆╇娏鳌?br>

圖I是本發(fā)明第一最佳實(shí)施例的一種基于高K材料的LDMOS器件的第一種結(jié)構(gòu)的剖面結(jié)構(gòu)示意·
圖2是本發(fā)明第二最佳實(shí)施例的一種基于高K材料的LDMOS器件的剖面結(jié)構(gòu)不意圖；圖3是本發(fā)明第三最佳實(shí)施例的一種基于高K材料的LDMOS器件的剖面結(jié)構(gòu)示意圖；圖4是本發(fā)明第四最佳實(shí)施例的一種基于高K材料的LDMOS器件的剖面結(jié)構(gòu)示意圖；圖5是本發(fā)明第五最佳實(shí)施例的一種基于高K材料的LDMOS器件的剖面結(jié)構(gòu)不意圖；圖6是本發(fā)明第五最佳實(shí)施例的一種基于高K材料的LDMOS器件的剖面結(jié)構(gòu)不意圖；圖7是圖I至圖6中A處的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面對本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)的描述。如圖I所不，以N型LDMOS為例，本發(fā)明第一最佳實(shí)施例的一種基于高K材料的LDMOS器件包括是高摻雜的襯底1，襯底I的電阻率通常為O. 005-0. 05Ω · cmO. 005 I O. 05 Ω I cm，高摻雜的襯底I上有一層外延層2，它的電阻率通常為10-100 Ω · cm。
源極6和漏極10是重?fù)诫s的N型組成的，其摻雜濃度通常在以上，金屬線5和金屬線
Cma
11分別是用來連接源和漏的金屬連線。N型摻雜的漂移區(qū)9是用來提高LDMOS器件的擊穿電壓。P型重?fù)诫s4是用來給P-型溝道提供一個(gè)固定的電位，防止寄生的Bipolar導(dǎo)通。P-Body7是用來形成LDMOS的溝道的，調(diào)節(jié)它的摻雜濃度可以改變LDMOS的閾值電壓，此外也可以防止溝道的Punch-Through。襯底3是通常是由P型重?fù)诫s或者是由金屬如鎢塞組成，它是用來連接源和高摻雜的襯底，這樣源的接觸就可以不通過金屬線5接出，而是通過高摻雜襯底背面貼著的金屬引出，這樣減小了源端的寄生電感，提高了器件的射頻特性。如果沒有襯底3，源端通過金屬線5引出。對于本結(jié)構(gòu)，柵8可以是跟傳統(tǒng)一樣由多晶硅組成，也可以是由金屬組成。對于金屬，可以通過選擇不同功函數(shù)的金屬，來調(diào)節(jié)器件的閾值電壓。如圖7所示，絕緣層A由三層組成SiO2層12、高K材料層134丨02層14。其中SiO2層12、14是SiO2組成的薄層；高K材料層13是高K材料層，其組成材料可以是Si3N4,也可以是HfO2,也可以是ZrO2等介電常數(shù)大于3. 9的材料。絕緣層A的結(jié)構(gòu)也可以不采用傳統(tǒng)的三層結(jié)構(gòu)，而是兩層，即由SiO2層和高K層組成。采用如圖7所示的絕緣層結(jié)構(gòu)，可以在相同絕緣層厚度的情況下，提高CM，這樣能夠增強(qiáng)柵對溝道的控制能力，抑制短溝道效應(yīng)。此外也可以在保證相同Cm的情況下提高絕緣層的厚度，減小柵的漏電流。這樣可以保證LDMOS的溝道尺寸可以繼續(xù)減小。圖2至圖6都是LDMOS器件的變形結(jié)構(gòu)。圖2中，柵8和襯底3的絕緣層的厚度不再是一樣的，而是靠近Source端的絕緣層厚度低，靠近漏端的絕緣層厚度高。絕緣層同樣是由三種材料組成，SiO2，高K材料和SiO2組成。采用這種結(jié)構(gòu)能夠減小柵和漏之間的寄生電容Cgd，提高器件輸入和輸出之間的隔離度，提高器件的穩(wěn)定性。同時(shí)柵8和N型漂移區(qū)9，具有一段較大的Overlap，跟前面的器件結(jié)構(gòu)相比。此時(shí)柵8還充當(dāng)了場板的作用，用·來提高器件的擊穿電壓。圖3中，圖2的N型漂移區(qū)9被N阱層15 (Nwell)所取代，Nwell跟NLDD相比具有較深的厚度。淺溝道隔離16的作用是減少了柵和漏之間的寄生電容Cgd，同樣能夠提高器件的穩(wěn)定性，同時(shí)本來沿著N阱層15表面流的電流因?yàn)镾TI，向N阱層15體內(nèi)流。這樣相當(dāng)于增加了漂移區(qū)的長度，因此可以承受更高的擊穿電壓。圖4中，采用SOI襯底，5102層17，厚度一般小于1“111，在40011111-60011之間。采用SOI襯底，能夠減小器件源和漏的寄生電容，提高器件工作的速度。N阱層18，SiO2層19，它跟上圖具有相同的目的能夠讓電流不是在表面，而是往N阱層18體內(nèi)流，增加了漂移區(qū)的長度，提高了擊穿電壓。SiO2層19是利用LOCOS工藝形成的，跟STI相比，工藝上更加容易實(shí)現(xiàn)。圖5和圖I的區(qū)別在于增加了一個(gè)場板21，場板21通常是跟源接在一起，場板能夠提高器件擊穿電壓。場板和襯底是通過絕緣層20，隔離的。通常是Si02。圖6中，將圖5中的場板21的絕緣層換成SiO2+高K材料+SiO2的結(jié)構(gòu)，這種方法同樣不需要增加額外的光刻板。這樣絕緣層的等效介電常數(shù)能夠提高，這樣能夠降低沿著溝道表面電場的強(qiáng)度，提高漏端的擊穿電壓。以上實(shí)施例僅為本發(fā)明其中的一種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種基于高K材料的LDMOS器件，其包括襯底，所述襯底上設(shè)置有源極和漏極，所述漏極連接有漂移區(qū)所述源極和漂移區(qū)之間通過溝道連接在一起，所述溝道上設(shè)置有柵極，所述柵極和所述溝道之間設(shè)置有絕緣層，其特征在于所述絕緣層包括一個(gè)由高K材料組成的高K層。
2.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于構(gòu)成所述高K層的材料為Si3N4、HfO2或ZrO2。
3.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于所述襯底為SOI襯底。
4.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于所述柵極是由金屬柵或多晶硅構(gòu)成的。
5.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于其還包括連接所述源極和所述襯底的連接層，所述連接層由P型重?fù)诫s或金屬構(gòu)成。
6.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于所述絕緣層靠近所述漏極一側(cè)的厚度大于其靠近所述源極一側(cè)的厚度。
7.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于其采用厚度大于所述漂移區(qū)的N阱層取代所述漂移區(qū)，所述N阱層中靠近所述源極的一側(cè)設(shè)置有淺溝道隔尚。
8.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于其采用厚度大于所述漂移區(qū)的N阱層取代所述漂移區(qū)，所述N阱層上方設(shè)置有一層由LOCOS工藝形成的第二 Si02層，所述第二 Si02層一端設(shè)置在所述絕緣層與所述N阱層之間。
9.根據(jù)權(quán)利要求I所述的一種基于高K材料的LDMOS器件，其特征在于所述漂移區(qū)上設(shè)置有場板，所述場板與所述漂移區(qū)之間設(shè)置有第二絕緣層。
10.根據(jù)權(quán)利要求9所述的一種基于高K材料的LDMOS器件，其特征在于所述第二絕緣層依次包括以下二層Si02層、聞K層和SiO2層。
全文摘要
本發(fā)明公開了一種基于高K材料的LDMOS器件，其包括襯底，所述襯底上設(shè)置有源極和漏極，所述漏極連接有N型漂移區(qū)，所述源極和N型漂移區(qū)之間通過溝道連接在一起，所述溝道上設(shè)置有柵極，所述柵極和所述溝道之間設(shè)置有絕緣層，其特征在于所述絕緣層包括一個(gè)由高K材料組成的高K層，所述絕緣層依次包括以下三層SiO2層、高K層和SiO2層。本發(fā)明在不會增加?xùn)诺穆╇娏鞯那疤嵯?，采用具有更高介電常?shù)的高K材料來降低絕緣層厚度。
文檔編號H01L29/78GK102790090SQ201210259840
公開日2012年11月21日 申請日期2012年7月20日 優(yōu)先權(quán)日2012年7月20日
發(fā)明者余庭, 張耀輝, 曾大杰, 趙一兵 申請人:昆山華太電子技術(shù)有限公司